CN101937895A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN101937895A
CN101937895A CN 201010258909 CN201010258909A CN101937895A CN 101937895 A CN101937895 A CN 101937895A CN 201010258909 CN201010258909 CN 201010258909 CN 201010258909 A CN201010258909 A CN 201010258909A CN 101937895 A CN101937895 A CN 101937895A
Authority
CN
China
Prior art keywords
semiconductor package
package part
substrate
protuberance
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010258909
Other languages
English (en)
Other versions
CN101937895B (zh
Inventor
高崇尧
李又儒
黄士洪
赖振铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 201010258909 priority Critical patent/CN101937895B/zh
Publication of CN101937895A publication Critical patent/CN101937895A/zh
Application granted granted Critical
Publication of CN101937895B publication Critical patent/CN101937895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件包括基板、半导体组件、数个组件接点及封胶。基板包括保护层及数个基板接垫，基板接垫包括突出部及埋设部，埋设部埋设于保护层内而突出部突出于保护层外。半导体组件包括数个具有凹槽的底部凸块金属，凹槽的槽宽与突出部的第一宽度的比值大于1。组件接点连接底部凸块金属与基板接垫。封胶包覆半导体组件。

Description

半导体封装件
技术领域
本发明是有关于一种半导体封装件，且特别是有关于一种覆晶晶粒尺寸级封装(Flip Chip CSP)的半导体封装件。
背景技术
传统半导体封装件包括基板、覆晶(flip chip)及封胶(molding compound)。封胶包括一定比例的填充粒(filler)，封胶包覆半导体封装件并填充于覆晶与基板之间，以固定覆晶的焊球，使覆晶稳固地结合于基板上。
基板包括数个接垫及保护层，保护层具有开孔以露出接垫。一般而言，依照接垫与保护层在结构上的差异，半导体封装件的设计区分有焊罩定义型(Solder MaskDefined，SMD)及非焊罩定义型(Non-solder Mask Defined，NSMD)。然而，无论是焊罩定义型或非焊罩定义型，接垫都低于保护层的上表面。如此一来，覆晶的焊球的一部分陷入开孔内，使保护层与覆晶之间的距离较小，导致在封装工艺中，呈液态的封胶的流动不顺，填充性不佳且封胶的填充粒不易进入等问题。
发明内容
本发明有关于一种半导体封装件，封胶可顺畅地流动于半导体封装件的半导体组件与基板之间，且更多种类的封胶内的填充粒可进入到半导体组件与基板之间，增加选用封胶上的弹性。
根据本发明一方面，提出一种半导体封装件。半导体封装件包括一基板、一半导体组件、数个组件接点及一封胶(molding compound)。基板包括一保护层及数个基板接垫，基板接垫包括一突出部及一埋设部，埋设部埋设于保护层内而突出部突出于保护层外。半导体组件包括数个底部凸块金属(Under Bump Metallurgy，UBM)，底部凸块金属具有一凹槽，凹槽的槽宽与突出部的一第一宽度的比值大于或实质上等于1。组件接点连接底部凸块金属与基板接垫。封胶包覆半导体组件。
为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依照本发明较佳实施例的半导体封装件的剖视图。
图2绘示图1的半导体组件与基板结合前的剖视图。
主要组件符号说明
100：半导体封装件
102：基板
104：半导体组件
106：组件接点
108：封胶
108a：一部分
110：基板接点
112：基板保护层
114：基板接垫
114a：突出部
114b：埋设部
114b1：底部
114b2：连接部
116、124：上表面
118：底部凸块金属
118a：内层结构
118b：外层结构
120：下表面
122：填充粒
126：侧面
130：凹槽
132：组件接垫
134：组件保护层
136：开孔
138：开口
140：基材
S1、S2：距离
H1：高度
W：槽宽
W1：第一宽度
W2：第二宽度
W3：第三宽度
具体实施方式
请参照图1及图2，图1绘示依照本发明较佳实施例的半导体封装件的剖视图，图2绘示图1的半导体组件与基板结合前的剖视图。如图1所示，半导体封装件100例如是覆晶晶粒尺寸级封装(Flip Chip CSP，FCCSP)，其包括基板102、半导体组件104、数个组件接点106、封胶108及基板接点110。基板接点110例如是焊球(solder ball)，其用以电性连接一外部电路与半导体封装件100。封胶108内含有填充粒122，填充粒122的最大尺寸较佳介于约18-23微米(μm)之间。
基板102包括基材140、基板保护层112及数个基板接垫114。基板保护层112例如是拒焊层(solder mask)，其设于基材140上。基板接垫114可应用电镀技术形成，其材质例如是铜。基板接垫114包括突出部114a及埋设部114b，埋设部114b埋设于基板保护层112内，突出部114a突出于基板保护层112外。封胶108包覆半导体组件104的上表面124及侧面126，且封胶108的一部分108a填充于半导体组件104与基板102之间。
半导体组件104例如是覆晶(flip chip)，其包括数个组件接垫132(图1仅绘示出单个)、组件保护层134、数个底部凸块金属(Under Bump Metallurgy，UBM)118(图1仅绘示出单个)。组件保护层134包覆组件接垫132的一部分，以露出组件接垫132的另一部分。组件接点106例如是焊球、凸块(bump)、铜柱(copperpillar)或多种导电材料的组合物，其电性连接底部凸块金属118与基板接垫114。
半导体组件104以底部凸块金属118设于组件接点106上，组件接点106设于基板102的突出部114a上。由于突出部114a突出于基板保护层112的上表面116，使突出部114a产生了垫高半导体组件104的效果，基板保护层112的上表面116与半导体组件104的组件保护层134的下表面120之间的距离S1因此较大。其中，距离S1大于填充粒122的最大尺寸，较佳地，距离S1与填充粒122的最大尺寸的差至少大于5μm。在此情况下，即使是尺寸较大的填充粒122也可进入基板保护层112的上表面116与半导体组件104的下表面120之间的空间，使得适以封装半导体组件104的封胶种类增多，在封胶108的选用上增加许多选择性。
相较于传统的覆晶半导体封装件的填充层(underfill)位于半导体组件与基板之间，本实施例的基板保护层112的上表面116与半导体组件104的下表面120之间的距离S1较大，可使在封装(molding)工艺中，呈液态的封胶108较顺畅地流动于上表面116与下表面120之间，以提升封胶108在基板102与半导体组件104之间的填充质量，故无须填入成本较高的填充层。
此外，每个底部凸块金属118包括相连接的内层结构118a及外层结构118b。内层结构118a设于对应的基板接垫114上，其中，内层结构118a具有凹槽130。较佳但非限定地，凹槽130的槽宽W与突出部114a的第一宽度W1的比值(W/W1)大于或大致上等于1，较佳地大于或等于1.2，藉此使底部凸块金属118更稳固地设于基板接垫114上，使底部凸块金属118可承受较大的剪应力，避免底部凸块金属118从基板接垫114上剥离，可增加结构强度及可靠度。
当凹槽130的槽宽W与突出部114a的第一宽度W1的比值大于或大致上等于1时，可使组件接点106接触突出部114a中暴露出的全部外表面，以增加组件接点106与突出部114a的接触面积，藉此提升组件接点106与突出部114a间的电性连接质量。较佳地，组件接点106大致上刚好包覆突出部114a而接触到最少的基板保护层112，使更多组件接点106的材料可用来垫高半导体组件104，以增加基板保护层112的上表面116与半导体组件104的下表面120间的距离S1。
较佳但非限定地，如图1所示，组件接点106至多包覆外层结构118b及突出部114a，以产生较佳的垫高半导体组件104的效果。
如图2所示，基板保护层112定义一开孔136及对应至开孔136的开口138，开口138连接于基板保护层112的上表面116。埋设部114b填满整个开孔136，其中，连接部114b2的第二宽度W2大致上等于开口138的口径。上述开孔136可应用例如是微影工艺或其它图案化工艺形成于基板保护层112的材料上。
埋设部114b包括底部114b1及连接部114b2。连接部114b2连接突出部114a与底部114b1，较佳但非限定地，突出部114a的第一宽度W1与连接部114b2的第二宽度W2的比值介于约0.3至1.5之间。在本实施例中，突出部114a、连接部114b2及底部114b1呈工字型，如此可增加埋设部114b与基板保护层112间的接触面积，使基板保护层112更紧固地包覆埋设部114b；或者，在一实施方面中，若第二宽度W2大于突出部114a的第一宽度W1及底部114b1的第三宽度W3，基板保护层112同样可紧固地包覆埋设部114b；或者，在另一实施方面中，第二宽度W2、第一宽度W1及第三宽度W3大致上相等。
此外，突出部114a的高度H1与距离S1的比值小于或大致上等于0.5。即，距离S1可大于突出部114a的高度H1的二倍。其中，高度H1小于25μm，然此非用以限制本发明。
如图2所示，组件接点106相距组件保护层134的下表面120的距离S2约90μm，而突出部114a的高度H1约15μm。由于突出部114a的设计，图1中基板保护层112的上表面116与半导体组件104的下表面120之间的距离S1可大于80μm，使更多种类的封胶内的填充粒可进入到上表面116与下表面120之间的空间。然此非用以限制本发明，于其它实施方面中，距离S1可视实际设计需求而定。
进一步地说，请回到图1，相较于传统的半导体封装件，本实施例的组件接点106设于突出部114a上，使整个组件接点106的高度位置高于基板保护层112的上表面116，藉此垫高半导体组件104，以获得较大的距离S1。
本发明上述实施例所揭露的半导体封装件，组件接点突出于基板保护层的上表面。如此一来，当半导体组件设于其上时，产生了垫高半导体组件的效果，可扩大基板保护层的上表面与半导体组件的下表面之间的距离，使适以封装半导体组件的封胶种类增多，在封胶选用上增加更多的选择性。此外，在封装工艺中，呈液态的封胶可较顺畅地流动于基板保护层的上表面与半导体组件的下表面之间，以提升封胶在基板与半导体组件之间的填充质量。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (20)

1.一种半导体封装件，包括：
一基板，包括一基板保护层一基板接垫，该基板接垫包括一突出部及一埋设部，该埋设部埋设于该基板保护层内而该突出部突出于该基板保护层外；
一半导体组件，包括一底部凸块金属UBM，该底部凸块金属具有一凹槽，该凹槽的一槽宽与该突出部的一第一宽度的比值大于或实质上等于1；
一组件接点，连接该底部凸块金属与该基板接垫；以及
一封胶，包覆该半导体组件。
2.如权利要求1所述的半导体封装件，其中该封胶的一部分位于该半导体组件与该基板之间。
3.如权利要求1所述的半导体封装件，其中该基板更包括一基材，该埋设部包括：
一底部，设于该基材上；以及
一连接部，连接该突出部与该底部。
4.如权利要求3所述的半导体封装件，其中该突出部的该第一宽度与该连接部的一第二宽度的比值介于0.3至1.5之间。
5.如权利要求3所述的半导体封装件，其中该突出部、该连接部及该底部呈一工字型。
6.如权利要求3所述的半导体封装件，其中该连接部的该第二宽度大于该突出部的该第一宽度且大于该底部的宽度。
7.如权利要求3所述的半导体封装件，其中该连接部的该第二宽度、该突出部的该第一宽度及该底部的宽度实质上相等。
8.如权利要求3所述的半导体封装件，其中该基板保护层定义一开孔，该埋设部填满该开孔。
9.如权利要求1所述的半导体封装件，其中该基板接垫的材质铜。
10.如权利要求1所述的半导体封装件，其中该半导体组件的下表面相距该基板保护层的上表面一距离，该突出部的高度与该距离的比值小于或实质上等于0.5。
11.如权利要求1所述的半导体封装件，其中该半导体组件包括一组件接垫，该底部凸块金属包括相连接的一内层结构及一外层结构，该内层结构设于该基板接垫上。
12.如权利要求1所述的半导体封装件，其中该凹槽的该槽宽与该突出部的该第一宽度的比值大于或实质上等于1.2。
13.如权利要求1所述的半导体封装件，其中该封胶具有数个填充粒，最大尺寸的该填充粒介于18至23微米(μm)之间。
14.如权利要求13所述的半导体封装件，其中该半导体组件的下表面相距该基板保护层的上表面一距离，该距离与最大尺寸的该填充粒的差至少大于5μm。
15.如权利要求1所述的半导体封装件，其中该突出部的高度小于25μm。
16.如权利要求1所述的半导体封装件，其中该组件接点连接该底部凸块金属与该突出部。
17.如权利要求1所述的半导体封装件，其中该组件接点至多包覆该底部凸块金属及该突出部。
18.如权利要求17所述的半导体封装件，其中该底部凸块金属包括相连接的一内层结构及一外层结构，该组件接点仅包覆该底部凸块金属的该外层结构。
19.如权利要求1所述的半导体封装件，其中该组件接点焊球、凸块或一导电柱。
20.如权利要求19所述的半导体封装件，其中该导电柱铜柱。
CN 201010258909 2010-08-16 2010-08-16 半导体封装件 Active CN101937895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010258909 CN101937895B (zh) 2010-08-16 2010-08-16 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010258909 CN101937895B (zh) 2010-08-16 2010-08-16 半导体封装件

Publications (2)

Publication Number Publication Date
CN101937895A true CN101937895A (zh) 2011-01-05
CN101937895B CN101937895B (zh) 2012-08-22

Family

ID=43391125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010258909 Active CN101937895B (zh) 2010-08-16 2010-08-16 半导体封装件

Country Status (1)

Country Link
CN (1) CN101937895B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050436A (zh) * 2011-10-17 2013-04-17 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
CN107369627A (zh) * 2017-09-04 2017-11-21 中国电子科技集团公司第二十九研究所 一种三维堆叠的气密封装方法
US9824923B2 (en) 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
CN114335071A (zh) * 2020-09-30 2022-04-12 京东方科技集团股份有限公司 显示基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
CN101378039A (zh) * 2007-08-30 2009-03-04 三星电子株式会社 半导体器件及其制造方法和具有该半导体器件的倒装芯片封装及其制造方法
CN101689515A (zh) * 2007-06-20 2010-03-31 弗利普芯片国际有限公司 具有用于化学镀镍沉积的种子层的底部凸块金属化结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
CN101689515A (zh) * 2007-06-20 2010-03-31 弗利普芯片国际有限公司 具有用于化学镀镍沉积的种子层的底部凸块金属化结构
CN101378039A (zh) * 2007-08-30 2009-03-04 三星电子株式会社 半导体器件及其制造方法和具有该半导体器件的倒装芯片封装及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050436A (zh) * 2011-10-17 2013-04-17 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
CN103050436B (zh) * 2011-10-17 2017-10-10 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
US9824923B2 (en) 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
CN107369627A (zh) * 2017-09-04 2017-11-21 中国电子科技集团公司第二十九研究所 一种三维堆叠的气密封装方法
CN107369627B (zh) * 2017-09-04 2019-07-30 中国电子科技集团公司第二十九研究所 一种三维堆叠的气密封装方法
CN114335071A (zh) * 2020-09-30 2022-04-12 京东方科技集团股份有限公司 显示基板及显示面板

Also Published As

Publication number Publication date
CN101937895B (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
US20230420313A1 (en) Seal for microelectronic assembly
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
KR101874803B1 (ko) 패키지 온 패키지 구조체
US7777351B1 (en) Thin stacked interposer package
TWI495082B (zh) 多層半導體封裝
JP5164599B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
TWI236721B (en) Leadframe for leadless flip-chip package and method for manufacturing the same
US20110156251A1 (en) Semiconductor Package
US20100133675A1 (en) Package-on-package device, semiconductor package and method for manufacturing the same
CN101582395B (zh) 布线基板
KR101964763B1 (ko) 센싱칩 패키징 어셈블리, 이를 포함하는 전자장치 및 센싱칩 패키징 어셈블리의 제조방법
JPH07169872A (ja) 半導体装置及びその製造方法
CN101207114A (zh) 半导体器件及其制造方法
CN101937895B (zh) 半导体封装件
CN102651356B (zh) 在迹线上凸块结构中延伸的金属迹线
CN103021969A (zh) 基板、半导体封装件及其制法
CN103917040A (zh) 电路基板、电路基板的制造方法和电子组件
CN104701272A (zh) 一种芯片封装组件及其制造方法
CN106463427A (zh) 半导体装置及其制造方法
CN103050466A (zh) 半导体封装件及其制法
US20100213593A1 (en) Stacked semiconductor package
US20060087010A1 (en) IC substrate and manufacturing method thereof and semiconductor element package thereby
CN105226040B (zh) 一种硅基模块的封装结构及其封装方法
CN102751203A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant