CN103050436A - 形成具有扩展基底的导电柱的半导体器件和方法 - Google Patents

形成具有扩展基底的导电柱的半导体器件和方法 Download PDF

Info

Publication number
CN103050436A
CN103050436A CN2012103941084A CN201210394108A CN103050436A CN 103050436 A CN103050436 A CN 103050436A CN 2012103941084 A CN2012103941084 A CN 2012103941084A CN 201210394108 A CN201210394108 A CN 201210394108A CN 103050436 A CN103050436 A CN 103050436A
Authority
CN
China
Prior art keywords
conductive
semiconductor element
semiconductor
conductive pole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103941084A
Other languages
English (en)
Other versions
CN103050436B (zh
Inventor
D.沙里夫
任广麟
谢丽仪
萧永宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/468,981 external-priority patent/US9824923B2/en
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN103050436A publication Critical patent/CN103050436A/zh
Application granted granted Critical
Publication of CN103050436B publication Critical patent/CN103050436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及形成具有扩展基底的导电柱的半导体器件和方法。半导体器件具有第一半导体管芯和在第一半导体管芯中的导电通孔。可以通过使通孔部分地延伸通过第一半导体管芯的第一表面来形成导电通孔。去除第一半导体管芯的第二表面的一部分以暴露导电通孔。多个导电柱形成在第一半导体管芯的第一表面上。导电柱包括电连接到导电通孔的扩展基底。导电柱的扩展基底的宽度大于导电柱的本体的宽度。导电层形成在第一半导体管芯的第二表面上。将导电层电连接到导电通孔。将第二半导体管芯安装到第一半导体管芯，其中第二导电柱具有扩展基底。

Description

形成具有扩展基底的导电柱的半导体器件和方法
要求国内优先权
本申请要求于2011年10月17日提交的临时申请No. 61/548,120的利益，通过引用将其结合到本文中。
技术领域
本发明总体上涉及半导体器件，并且更具体地涉及形成具有扩展基底（base）的导电柱（pillar）的半导体器件和方法。
背景技术
通常在现代电子产品中见到半导体器件。半导体器件在电部件的数目和密度方面不同。分立的半导体器件一般包含一种电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含数百个到数百万个电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池以及数字微镜器件（DMD）。
半导体器件执行各种功能，诸如信号处理、高速计算、发送和接收电磁信号、控制电子器件、将太阳光转变为电力以及创建用于电视显示的视觉投影。在娱乐、通信、功率变换、网络、计算机以及消费产品的领域中见到半导体器件。还在军事应用、航空、汽车、工业控制器以及办公设备中见到半导体器件。
半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电场或基电流（base current）或通过掺杂工艺来操纵其导电性。掺杂将杂质引入到半导体材料中以操纵并控制半导体器件的导电性。
半导体器件包含有源和无源电结构。包括双极晶体管和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和电场或基电流的施加，晶体管或者促进或者限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必需的电压和电流之间的关系。将无源和有源结构电连接以形成电路，这使得半导体器件能执行高速计算和其它有用的功能。
半导体器件一般使用两个复杂的制造工艺来进行制造，即，前端（front-end）制造和后端（back-end）制造，每一个潜在地涉及数百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯（die）。每个半导体管芯典型地是相同的并且包含通过将有源部件和无源部件电连接而形成的电路。后端制造涉及从已完成的晶片分割（singulate）各个半导体管芯并对管芯进行封装以提供结构支撑和环境隔离。本文所用的术语“半导体管芯”既指该词的单数形式又指复数形式，并且因此，既能指单个半导体器件又能指多个半导体器件。
半导体制造的一个目标是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能并且可以更有效地被生产。另外，较小的半导体器件具有较小的占位面积（footprint），这对于较小的终端产品而言是需要的。较小的半导体管芯尺寸可以通过前端工艺中的改进而获得，该前端工艺中的改进产生具有较小、较高密度的有源和无源部件的半导体管芯。后端工艺可以通过在电互连和封装材料中的改进而产生具有较小的占位面积的半导体器件封装。
在常规的半导体管芯中，导电柱或高轮廓凸块（bump）可以形成在管芯的有源表面上用于垂直偏移（offset）。通常在形成柱期间通过蚀刻工艺对在与有源表面的界面处的导电柱或凸块的基底进行钻蚀。即，导电柱的基底比导电柱的本体狭窄。特别是对于为了获得精细的节距和高的输入/输出（I/O）记数和密度而要求具有最小宽度的导电柱的应用而言，在导电柱的基底处的钻蚀削弱与半导体管芯的接合。导电柱的弱基底由于增加制造缺陷以及潜在的缺陷而减少产量。在临时载体的去除、处理和运输期间，导电柱的弱基底特别容易损坏。
发明内容
对维持导电柱和半导体管芯之间接合强度以减少制造缺陷存在需求。因此，在一个实施例中，本发明是一种制作半导体器件的方法，该方法包括步骤：提供半导体晶片；形成延伸到半导体晶片中的多个导电通孔；在半导体晶片的第一表面上形成多个导电柱；以及在与半导体晶片的第一表面相对的半导体晶片的第二表面上形成导电层。导电柱包括电连接到导电通孔的扩展基底。将导电层电连接到导电通孔。
在另一个实施例中，本发明是一种制作半导体器件的方法，该方法包括步骤：提供半导体管芯；形成延伸到半导体管芯中的导电通孔；以及在半导体管芯的第一表面上形成导电柱。导电柱包括电连接到导电通孔的扩展基底。
在另一个实施例中，本发明是一种制作半导体器件的方法，该方法包括步骤：提供第一半导体管芯；以及在第一半导体管芯的第一表面上形成第一导电柱。第一导电柱包括具有比导电柱的本体的宽度大的宽度的扩展基底。
在另一个实施例中，本发明是一种半导体器件，该半导体器件包括第一半导体管芯和形成在第一半导体管芯的第一表面上的第一导电柱。第一导电柱包括具有比导电柱的本体的宽度大的宽度的扩展基底。
附图说明
图1说明具有安装到其表面的不同类型的封装的印刷电路板（PCB）；
图2a-2c说明安装到PCB的代表性的半导体封装的进一步细节；
图3a-3s说明形成通过半导体管芯的导电通孔和在半导体管芯上形成具有扩展基底的导电柱的工艺；
图4说明具有导电通孔和带有扩展基底的导电柱的半导体管芯；
图5a-5f说明在半导体管芯上形成具有扩展基底的导电柱的工艺；
图6说明具有带有扩展基底的导电柱的半导体管芯；
图7a-7c说明使用具有扩展基底的导电柱堆叠两个半导体管芯；
图8说明具有导电通孔和带有扩展基底的导电柱的半导体管芯；以及
图9说明使用具有扩展基底的导电柱堆叠两个半导体管芯。
具体实施方式
在以下的描述中，参考附图以一个或更多的实施例描述本发明，在这些图中相似的标号代表相同或类似的元件。尽管以用于实现本发明的目的的最佳方式描述本发明，但是本领域技术人员应当理解，其旨在覆盖如可以包括在由随后的公开内容和附图支持的所附的权利要求和其等价物所限定的本发明的精神和范围内的替换、修改和等同物。
半导体器件一般使用两个复杂的制造工艺来进行制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。在晶片上的每个管芯包含有源和无源的电部件，将它们电连接以形成功能电路。诸如晶体管和二极管的有源电部件具有控制电流流动的能力。诸如电容器、电感器、电阻器和变压器的无源电部件创建为执行电路功能所必需的电压和电流之间的关系。
通过包括掺杂、沉积、光刻、蚀刻以及平面化的一系列工艺步骤在半导体晶片的表面上形成无源和有源部件。掺杂通过诸如离子注入或热扩散的技术将杂质引入到半导体材料中。掺杂工艺修改了有源器件中的半导体材料的导电性，将半导体材料转变为绝缘体、导体，或者响应于电场或基电流而动态地改变半导体材料的导电性。晶体管包含变化的类型和掺杂程度的区域，其按照需要被布置为根据电场或基电流的施加使晶体管能够促进或者限制电流的流动。
由具有不同的电特性的材料层形成有源和无源部件。层可以通过部分由被沉积的材料类型确定的各种沉积技术来形成。例如，薄膜沉积可能涉及化学气相沉积（CVD）、物理气相沉积（PVD）、电解镀敷、以及化学镀敷工艺。一般对每一层进行图案化以形成有源部件、无源部件或部件之间的电连接的部分。
可以使用光刻对层进行图案化，其涉及例如光致抗蚀剂的光敏材料在将要被图案化的层上的沉积。使用光将图案从光掩模转印到光致抗蚀剂。在一个实施例中，使用溶剂去除经受光的光致抗蚀剂图案的部分，暴露将被图案化的下层部分。在另一个实施例中，使用溶剂去除不经受光的光致抗蚀剂图案（负性光致抗蚀剂）的部分，暴露将被图案化的下层部分。去除光致抗蚀剂的剩余部分，留下图案化后的层。可替换地，通过使用诸如化学镀敷和电解镀敷的技术直接将材料沉积到由之前的沉积/蚀刻工艺形成的区域或空隙中来对一些类型的材料进行图案化。
图案化是基本的操作，通过其去除在半导体晶片表面上的顶层的部分。可以使用光刻、光掩模、掩模、氧化物或金属去除、照相术和模版印刷以及显微光刻来去除半导体晶片的部分。光刻包括在中间掩模或光掩模中形成图案和将图案转印到半导体晶片的表面层。光刻以两个步骤工艺在半导体晶片的表面上形成有源和无源部件的水平尺寸。第一，将在中间掩模或掩模上的图案转印到光致抗蚀剂的层中。光致抗蚀剂是光敏材料，其当被暴露于光时在结构和特性上经受变化。改变光致抗蚀剂的结构和特性的工艺作为负性作用的光致抗蚀剂或正性作用的光致抗蚀剂而发生。第二，将光致抗蚀剂层转印到晶片表面中。当蚀刻去除未被光致抗蚀剂覆盖的半导体晶片的顶层的部分时发生转印。光致抗蚀剂的化学性质使得当未被光致抗蚀剂覆盖的半导体晶片的顶层的部分被去除时，光致抗蚀剂保持基本完整并且抵抗通过化学蚀刻溶液的去除。可以根据使用的特定抗蚀剂和期望的结果修改形成、暴露和去除光致抗蚀剂的工艺以及去除半导体晶片的部分的工艺。
在负性作用光致抗蚀剂中，光致抗蚀剂被暴露于光中并且在称为聚合的工艺中从可溶解的状态改变成不可溶解的状态。在聚合中，将未聚合的材料暴露于光或能量源中并且聚合物形成抗蚀的交联材料。在大多数负性抗蚀剂中，聚合物为聚异戊二烯。使用化学溶剂或显影剂去除可溶解的部分（即，未被暴露于光的部分）在抗蚀剂层中留下对应于中间掩模上的不透明图案的孔。其图案存在于不透明区域中的掩模被称为亮场掩模。
在正性作用光致抗蚀剂中，光致抗蚀剂被暴露于光中并且在称为光溶解的工艺中从相对不溶解的状态改变成更加可溶解的状态。在光溶解中，将相对不可溶解的抗蚀剂暴露于适当的光能中并且转变成更加可溶解的状态。在显影工艺中可以利用溶剂去除抗蚀剂的光溶解的部分。基本的正性光致抗蚀剂聚合物是酚醛聚合物，也称为酚醛清漆树脂（phenol-formaldehyde novolak resin）。使用化学溶剂或显影剂去除可溶解的部分（即，被暴露于光的部分）在抗蚀剂层中留下对应于中间掩模上的透明图案的孔。其图案存在于透明区域中的掩模被称为暗场掩模。
在去除了未被光致抗蚀剂覆盖的半导体晶片的顶部之后，去除光致抗蚀剂的剩余部分，留下图案化后的层。可替换地，通过使用诸如化学镀敷和电解镀敷的技术直接将材料沉积到由之前的沉积/蚀刻工艺形成的区域或空隙中来对一些类型的材料进行图案化。
将材料的薄膜沉积在现有的图案上可以放大下面的图案并且创建非均匀平坦的表面。需要均匀平坦的表面来生产更小并且更密堆叠的有源和无源部件。平面化可以被用于从晶片的表面去除材料并且生产均匀平坦的表面。平面化涉及使用抛光垫对晶片的表面进行抛光。在进行抛光的期间，将研磨材料和腐蚀的化学物质加入到晶片的表面。组合的研磨物的机械行为和化学物质的腐蚀行为去除任何不规则的外形，产生均匀平坦的表面。
后端制造是指将已完成的晶片切割或分割成各个半导体管芯并且然后对半导体管芯进行封装用于结构支撑和环境隔离。为了分割半导体管芯，沿着被称为锯道或划线的晶片的非功能区域对晶片进行划痕并切断。使用激光切割工具或锯条来分割晶片。在分割后，将各个半导体管芯安装到封装基板，该封装基板包括用于与其它系统部件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以使用焊料凸块、立柱凸块、导电胶或引线接合来形成电连接。将密封剂或其它模塑材料沉积在封装上以提供物理支撑和电隔离。然后将已完成的封装插入到电系统中并且使得半导体器件的功能对于其它系统部件可用。
图1说明具有芯片载体基板或印刷电路板（PCB）52的电子器件50，该芯片载体基板或印刷电路板（PCB）52具有安装在其表面上的多个半导体封装。电子器件50可以根据应用而具有一种类型的半导体封装、或者多种类型的半导体封装。为了说明的目的，在图1中示出不同类型的半导体封装。
电子器件50可以是使用半导体封装以执行一个或更多电功能的独立系统。可替换地，电子器件50可以是较大系统的子部件。例如，电子器件50可以是蜂窝电话、个人数字助理（PDA）、数码摄像机（DVC）、或其它电子通信器件的一部分。可替换地，电子器件50可以是图形卡、网络接口卡或可以插入到计算机中的其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、RF电路、分立器件、或者其它半导体管芯或电部件。小型化和重量减少对于这些产品被市场接受是至关重要的。必须减小半导体器件之间的距离以获得更高的密度。
在图1中，PCB 52提供一般的基板用于安装在PCB上的半导体封装的结构支撑和电互连。使用蒸发、电解镀敷、化学镀敷、丝网印刷、或其它合适的金属沉积工艺，在PCB 52的表面上或其层内形成导电信号迹线54。信号迹线54提供用于半导体封装、安装的部件以及其它外部系统部件中的每一个之间的电通信。迹线54还向半导体封装中的每一个提供功率和接地连接。
在一些实施例中，半导体器件具有两个封装级别。第一级封装是用于将半导体管芯机械地和电地附着到中间载体的技术。第二级封装涉及将中间载体机械地和电地附着到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中管芯被直接机械地和电地安装到PCB。
为了说明的目的，在PCB 52上示出包括接合引线封装56和倒装芯片58的若干类型的第一级封装。另外，示出在PCB52上安装的若干类型的第二级封装，包括球栅阵列（BGA）60、凸块芯片载体（BCC）62、双列直插式封装（DIP）64、岸面栅格阵列（LGA）66、多芯片组件（MCM）68、四侧无引脚扁平封装（QFN）70以及四侧引脚扁平封装72。取决于系统需求，使用第一和第二级封装类型的任何组合配置的半导体封装以及其它电子部件的任何组合可以连接到PCB 52。在一些实施例中，电子器件50包括单个附着的半导体封装，而其它实施例需要多个互连的封装。通过在单个基板上组合一个或更多半导体封装，制造商可以将预制的部件结合到电子器件和系统中。由于半导体封装包括复杂的功能，所以可以使用比较便宜的部件和流线型的制造工艺来制造电子器件。产生的部件不太可能发生故障并且比较便宜地进行制造导致针对消费者的较低的成本。
图2a-2c示出示例性的半导体封装。图2a说明安装在PCB52上的DIP 64的进一步细节。半导体管芯74包括有源区域，该有源区域包含作为根据管芯的电设计而在管芯内形成且电互连的有源器件、无源器件、导电层和电介质层实现的模拟或数字电路。例如，电路可以包括一个或更多晶体管、二极管、电感器、电容器、电阻器以及在半导体管芯74的有源区域内形成的其它电路元件。接触焊盘76是诸如铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、或银（Ag）的导电材料的一层或更多层，并且电连接到在半导体管芯74内形成的电路元件。在DIP 64的装配期间，使用金-硅共熔层或诸如热环氧物或环氧树脂的粘合剂材料将半导体管芯74安装到中间载体78。封装本体包括诸如聚合物或陶瓷的绝缘封装材料。导线80和接合引线82提供半导体管芯74和PCB 52之间的电互连。将密封剂84沉积在封装上，用于通过防止水分和微粒进入封装并且污染半导体管芯74或接合引线82而进行环境保护。
图2b说明安装在PCB 52上的BCC62的进一步细节。使用底部填料或环氧树脂粘合剂材料92将半导体管芯88安装在载体90上。接合引线94提供接触焊盘96和98之间的第一级封装互连。将模塑料或密封剂100沉积在半导体管芯88和接合引线94上以便为器件提供物理支撑和电隔离。使用诸如电解镀敷或化学镀敷之类的合适的金属沉积工艺将接触焊盘102形成在PCB 52的表面上。将接触焊盘102电连接到PCB52中的一个或更多导电信号迹线54。凸块104形成在BCC 62的接触焊盘98和PCB 52的接触焊盘102之间。
在图2c中，采用倒装芯片类型第一级封装将半导体管芯58面朝下地安装到中间载体106。半导体管芯58的有源区域108包含作为根据管芯的电设计而形成的有源器件、无源器件、导电层和电介质层实现的模拟或数字电路。例如，电路可以包括一个或更多晶体管、二极管、电感器、电容器、电阻器以及在有源区域108内形成的其它电路元件。半导体管芯58通过凸块110电地和机械地连接到载体106。
采用使用凸块112的BGA类型第二级封装将BGA 60电地和机械地连接到PCB 52。半导体管芯58通过凸块110、信号线114、以及凸块112电连接到PCB 52中的导电信号迹线54。将模塑料或密封剂116沉积在半导体管芯58和载体106上以便为器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电轨迹的短的导电路径以便减少信号传播距离、降低电容并且提供整体电路性能。在另一个实施例中，可以在没有中间载体106的情况下使用倒装芯片类型第一级封装将半导体管芯58直接机械地和电地连接到PCB 52。
与图1和图2a-2c相关联，图3a-3s说明形成通过半导体管芯的导电通孔和在半导体管芯上形成具有扩展基底的导电柱的工艺。图3a示出半导体晶片120，该半导体晶片120具有诸如硅、锗、砷化镓、磷化铟或碳化硅之类的基底基板材料122以用于结构支撑。多个半导体管芯或部件124形成在由如上所述的非有源管芯间晶片区域或锯道126分隔的晶片120上。锯道126提供切割区域以将半导体晶片120分割成各个半导体管芯124。
图3b示出半导体晶片120的部分截面图。每一个半导体管芯124具有背面128和有源表面130，该有源表面130包含作为根据管芯的电设计和功能而在管芯内形成并且电互连的有源器件、无源器件、导电层和电介质层实现的模拟或数字电路。例如，电路可以包括在有源表面130内形成以实现模拟电路或数字电路（诸如数字信号处理器（DSP）、ASIC、存储器或其它信号处理电路）的一个或更多晶体管、二极管和其它电路元件。半导体管芯124也可以包含用于RF信号处理的集成无源器件（IPD），诸如电感器、电容器和电阻器。
使用激光钻孔、机械钻孔或深反应离子蚀刻（DRIE）从有源表面130通过基底基板材料122形成多个盲孔131。盲孔131部分而不是完全通过基底基板材料122地延伸。如图3c中所示，使用电解镀敷、化学镀敷工艺或其它合适的金属沉积工艺用Al、Cu、Sn、Ni、Au、Ag、钛（Ti）、钨（W）、多晶硅或其它合适的导电材料填充盲孔131以形成z-方向垂直互连的导电穿硅通孔（TSV）132。导电TSV132电连接到有源表面130上的电路。
使用诸如印刷、PVD、CVD、溅射、电解镀敷、以及化学镀敷之类的毯式金属沉积（blanket metal deposition）工艺将导电层134形成在有源表面130和导电TSV132上。导电层134是包含钛铜（TiCu）、钛钨铜（TiWCu）或钽氮铜（TaNCu）的种子层。可替换地，导电层134可以是Al、Cu、Sn、Ti、Ni、Au、Ag、或其它合适的导电材料的一层或更多层。
在图3d中，使用印刷、旋涂、或者喷涂将图案化或光致抗蚀剂层136形成在有源表面130和导电层134上。在将绝缘层用于图案化的一些实施例中，绝缘层可以包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有类似的结构特性的其它材料的一层或更多层。光致抗蚀剂层136具有20-50微米（μm）的厚度。
在图3e中，通过蚀刻工艺去除光致抗蚀剂层136的一部分以形成图案化的开口138。将图案化的开口138定位以暴露导电TSV132和导电层134的一部分。图3f示出图案化的开口138的进一步细节。控制蚀刻速率以张开（flare）与导电层134相邻的较低的开口部分138a。因此，扩展的开口部分138a的宽度大于开口部分138b的宽度。在一个实施例中，扩展的开口部分138a的宽度是22μm并且开口部分138b的宽度是20μm。图案化的开口138可以具有被配置用于形成导电柱的圆形截面区域，该导电柱具有包括圆形截面的圆柱形状。图3g示出具有圆形截面区域的图案化的开口138的平面图。可替换地，图案化的开口138具有被配置用于形成导电柱的矩形截面区域，该导电柱具有包括矩形截面的立方体形状。图3h示出具有矩形截面区域的图案化的开口138的另一个实施例的平面图。
使用蒸发、溅射、电解镀敷、化学镀敷或丝网印刷工艺在图案化的开口138内并且在有源表面130、导电层134和导电TSV 132上沉积可选的导电层139。导电层139可以是Cu、Al、W、Au、焊料或其它合适的导电材料。在一个实施例中，导电层139是包含Ti或TiW的势垒层。
使用蒸发、溅射、电解镀敷、化学镀敷或丝网印刷工艺在图案化的开口138内并且在导电层139上沉积导电材料140。特别地，导电层139和导电材料140以图案化的开口138的形状进行填充，从而具有对应于开口部分138a的扩展基底或底座宽度。导电材料140可以是Cu、Al、W、Au、焊料或其它合适的不可熔材料。在一个实施例中，通过在光致抗蚀剂层136的图案化的开口138中镀敷Cu，从而沉积导电材料140。
在图3j中，使用蒸发、电解镀敷、化学镀敷、球滴（ball drop）或丝网印刷工艺，在图案化的开口138内在导电材料140上沉积导电凸块材料142。凸块材料142可以是具有可选的助焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料142可以是共熔Sn/Pb、高铅焊料、或无铅焊料。如图3k所示，凸块材料142可以回流以形成圆形的凸块帽144。
在图3l中，通过蚀刻工艺去除光致抗蚀剂层136以留下具有凸块帽144的各个导电柱146。通过蚀刻工艺还去除在导电层139和导电柱146的占位面积之外的导电层134的部分。凸块材料142可以在去除光致抗蚀剂层136之后回流以形成圆形的凸块帽144。归因于扩展的开口部分138a，导电柱146具有扩展基底或底座146a和较小的本体或圆柱宽度146b。导电柱146具有从10到120μm范围的高度。导电柱146可以具有圆形或椭圆形截面的圆柱形状，或者，导电柱146可以具有矩形截面的立方体形状。图3m示出具有圆形截面区域的导电柱146的平面图。在另一个实施例中，可以使用堆叠的凸块或立柱凸块实现导电柱146。
导电柱146、导电层134和139、以及凸块帽144的组合构成具有不可熔部分（导电柱146）和可熔部分（凸块帽144）的复合互连结构148。在一个实施例中，复合互连结构148包括Cu/Sn、Cu/Ni/SnAg、Cu/SnAg、或Cu连同任何可湿性或贵金属。
图3n示出临时基板或载体150，该临时基板或载体150包含诸如硅、聚合物、聚合物复合物、金属、陶瓷、玻璃、玻璃环氧物、氧化铍、或其它合适的低成本刚性材料之类的牺牲基底材料以用于结构支撑。在载体150上施加可穿透粘合剂层或带152。可穿透的粘合剂层152可以是耐热和耐机械压力的单层或多层聚合物，诸如b-阶段可固化环氧树脂。以压力F将具有复合互连结构148的半导体晶片120定位在可穿透粘合剂层152上并且压入到其中。图3o示出嵌入在可穿透粘结剂层152内的复合互连结构148。将可穿透粘合剂层152固化以牢固地将半导体晶片120保持在适当的位置。利用研磨机去除背面128的部分以暴露导电TSV132。
图3p示出在背面研磨工艺之后的具有暴露的导电TSV132的半导体晶片120。使用印刷、旋凃、或喷涂将图案化或光致抗蚀剂层156形成在背面155和导电TSV132上。在将绝缘层用于图案化的一些实施例中，绝缘层可以包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有类似的结构特性的其它材料的一层或更多层。
通过蚀刻工艺去除光致抗蚀剂层156的一部分以形成图案化的开口158。将图案化的开口158定位以暴露导电TSV132以及背面155和有源表面130的一部分。控制蚀刻速率以张开与背面155相邻的较低的开口部分158a。因此，较低的开口部分158a的宽度大于开口部分158b的宽度。在一个实施例中，较低的开口部分158a的宽度是22μm并且开口部分158b的宽度是20μm。
在图3q中，使用蒸发、溅射、电解镀敷、化学镀敷或丝网印刷工艺在图案化开口158内并且在背面155和导电TSV122上形成导电层160。导电层160可以是Al、Cu、Sn、Ti、Ni、Au、Ag或其它合适的导电材料的一层或更多层。在一个实施例中，导电层160是包括种子层、势垒层、以及粘合层的多层堆叠凸块下金属化（UBM）层。种子层可以是钛铜（TiCu）、钛钨铜（TiWCu）或钽氮铜（TaNCu）。势垒层可以是Ni、镍钒（NiV）、铂（Pt）、钯（Pd）、TiW、或CrCu、或其它合适的材料。粘合层可以是Ti、TiN、TiW、Al、或铬（Cr）、或其它合适的材料。将导电层160电连接到导电TSV132和有源表面130上的电路。
在图3r中，通过化学蚀刻、机械剥离、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法拆模去除载体150。往回剥离可穿透粘合剂层152以暴露有源表面130和复合互连结构148。
在图3s中，沿着锯道126使用锯条或激光切割工具162将半导体晶片120分割成具有复合互连结构148和导电层160的各个半导体管芯124。
图4示出在分割后的半导体管芯124。在一个实施例中，半导体管芯124包括逻辑和存储接口电路。将半导体管芯124的有源表面130电连接到复合互连结构148并且通过导电通孔132电连接到导电层160。复合互连结构148包括具有扩展基底146a和较小的本体或圆柱宽度146b的导电柱146。在诸如管芯接合、载体解接合、处理和运输之类的制造工艺期间，导电柱146的较大的基底146a增加其强度和鲁棒性以减少裂化和其它对互连结构的损坏。具有扩展基底146a的复合互连结构148为半导体管芯124考虑到较高的I/O计数。
与图1和图2a-2c相关联，图5a-5f说明在半导体管芯上形成具有扩展基底的导电柱的工艺。图5a示出半导体晶片170的一部分的截面图，类似于图3a。每一个半导体管芯174具有背面178和有源表面180，该有源表面180包含作为根据管芯的电设计和功能而在管芯内形成并且电互连的有源器件、无源器件、导电层和电介质层实现的模拟或数字电路。例如，电路可以包括在有源表面180内形成以实现模拟电路或数字电路（诸如DSP、ASIC、存储器或其它信号处理电路）的一个或更多晶体管、二极管和其它电路元件。半导体管芯174也可以包含用于RF信号处理的IPD，诸如电感器、电容器和电阻器。
使用诸如印刷、PVD、CVD、溅射、电解镀敷、以及化学镀敷之类的毯式金属沉积工艺将导电层184形成在有源表面180上。导电层184是包含TiCu、TiWCu或TaNCu的种子层。可替换地，导电层184可以是Al、Cu、Sn、Ti、Ni、Au、Ag、或其它合适的导电材料的一层或更多层。
在图5b中，使用印刷、旋涂、或者喷涂将图案化或光致抗蚀剂层186形成在有源表面180和导电层184上。在将绝缘层用于图案化的一些实施例中，绝缘层可以包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有类似的结构特性的其它材料的一层或更多层。光致抗蚀剂层186具有20-50μm的厚度。
通过蚀刻工艺去除光致抗蚀剂层186的一部分以形成图案化的开口188。将图案化的开口188定位以暴露导电层184的一部分。控制蚀刻速率以张开与导电层184相邻的较低的开口部分188a，类似于图3f。因此，扩展的开口部分188a的宽度大于开口部分188b的宽度。在一个实施例中，扩展的开口部分188a的宽度是22m并且开口部分188b的宽度是20μm。图案化的开口188可以具有被配置用于形成导电柱的圆形截面区域，该导电柱具有包括圆形截面的圆柱形状，类似于图3g。可替换地，图案化的开口188具有被配置用于形成导电柱的矩形截面区域，该导电柱具有包括矩形截面的立方体形状，类似于图3h。
在图5c中，使用蒸发、溅射、电解镀敷、化学镀敷或丝网印刷工艺在图案化的开口188内并且在有源表面180和导电层184上沉积可选的导电层189。导电层189可以是Cu、Al、W、Au、焊料或其它合适的导电材料。在一个实施例中，导电层189是包含Ti或TiW的势垒层。
使用蒸发、溅射、电解镀敷、化学镀敷或丝网印刷工艺在图案化的开口188内并且在导电层189上沉积导电材料190。特别地，导电层189和导电材料190以图案化的开口188的形状进行填充，从而具有对应于开口部分188a的扩展基底宽度。导电材料190可以是Cu、Al、W、Au、焊料或其它合适的不可熔材料。在一个实施例中，通过在光致抗蚀剂层186的图案化的开口188中镀敷Cu，从而沉积导电材料190。
在图5d中，使用蒸发、电解镀敷、化学镀敷、球滴或丝网印刷工艺，在图案化的开口188内在导电材料190上沉积导电凸块材料192。凸块材料142可以是具有可选的助焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料192可以是共熔Sn/Pb、高铅焊料、或无铅焊料。凸块材料192可以回流以形成圆形的凸块帽194。
在图5e中，通过蚀刻工艺去除光致抗蚀剂层186以留下具有凸块帽194的各个导电柱196。通过蚀刻工艺还去除在导电层189和导电柱196的占位面积之外的导电层184的部分。凸块材料192可以在去除光致抗蚀剂层186之后回流以形成圆形的凸块帽194。归因于扩展的开口部分188a，导电柱196具有扩展基底196a和较小的本体或圆柱宽度196b。导电柱196具有从10到120μm范围的高度。导电柱196可以具有圆形或椭圆形截面的圆柱形状，或者，导电柱196可以具有矩形截面的立方体形状。在另一个实施例中，可以使用堆叠的凸块或立柱凸块实现导电柱196。
导电柱196、导电层184和189、以及凸块帽194的组合构成具有不可熔部分（导电柱196）和可熔部分（凸块帽194）的复合互连结构198。
在图5f中，沿着锯道176使用锯条或激光切割工具200将半导体晶片170分割成具有复合互连结构198的各个半导体管芯174。
图6示出在分割后的半导体管芯174。将半导体管芯174的有源表面180电连接到复合互连结构198。在一个实施例中，半导体管芯174包括存储电路。复合互连结构198包括具有扩展基底196a和较小的本体或圆柱宽度196b的导电柱196。在诸如管芯接合、载体解接合、处理和运输之类的制造工艺期间，导电柱196的较大的基底196a增加其强度和鲁棒性以减少裂化和其它对互连结构的损坏。具有扩展基底146a的复合互连结构198为半导体管芯174考虑到较高的I/O计数。
图7a示出具有形成在基板的表面上的导电层204的基板或PCB 202。导电层204作为导电迹线或接触焊盘进行工作。将根据图4的半导体管芯124定位在基板202上，其中复合互连结构148与导电层204对准。图7b示出安装在基板202上的半导体管芯124，其中复合互连结构148电地和冶金地连接到导电层204。将根据图6的半导体管芯174定位在半导体管芯124上，复合互连结构198与导电层160对准。图7c示出安装到半导体管芯124的半导体管芯174，其中复合互连结构198电地和冶金地连接到导电层160。在半导体管芯174的有源表面180上的电路通过复合互连结构198、导电层160、以及导电TSV 132电连接到半导体管芯124的有源表面130上的电路。在半导体管芯124的有源表面130上的电路和在半导体管芯174的有源表面180上的电路电连接到基板202上的导电层204。
在一个实施例中，半导体管芯124包括逻辑和存储接口电路，而半导体管芯174包括存储电路。复合互连结构148和198包括具有扩展基底和较小的本体或圆柱宽度的导电柱。在诸如管芯接合、载体解接合、处理和运输之类的制造工艺期间，复合互连结构148和198的较大的基底增加其强度和鲁棒性以减少裂化和其它对互连结构的损坏。具有扩展基底的复合互连结构148和198为半导体管芯124和174考虑到较高的I/O计数。
图8示出图4和图6的组合特征的实施例，其中半导体管芯210具有电连接到复合互连结构214和通过导电通孔216电连接到形成在背面224上的导电层218的有源表面212的一部分，类似于图4。在没有对应的导电通孔216的情况下将有源表面212的其它部分电连接到复合互连结构214，类似于图6。复合互连结构214包括具有扩展基底220a和较小的本体或圆柱宽度220b的导电柱220。在诸如管芯接合、载体解接合、处理和运输之类的制造工艺期间，导电柱220的较大的基底220a增加其强度和鲁棒性以减少裂化和其它对互连结构的损坏。具有扩展基底220a的复合互连结构214为半导体管芯210考虑到较高的I/O计数。
图9说明安装在基底230上的根据图8的半导体管芯210。半导体管芯210的复合互连结构214冶金地和电地连接到在基板230上形成的导电迹线或接触焊盘232。半导体管芯234包括有源表面236和形成在有源表面上的多个复合导电结构238，类似于图6。将半导体管芯234安装到半导体管芯210，其中复合导电结构238冶金地和电地连接到导电层218。
多个导电柱240形成在基板230上的导电迹线或者接触焊盘232上。使用膏印刷、压缩成型、转印成型、液体密封剂成型、真空层压、旋涂、或其它合适的敷料器将密封剂或模塑料242沉积在半导体管芯210和234、基板230上并且在导电柱240周围。密封剂242可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适合的填料的聚合物。密封剂242是非导电性的并且在环境上保护半导体器件免受外部污染物的影响。可替换地，导电柱240形成为通过密封剂242。多个凸块244形成在导电迹线或接触焊盘246上，该导电迹线或接触焊盘246在与导电迹线232相对的基板230的表面上。
在一个实施例中，半导体管芯210包括逻辑和存储接口电路，而半导体管芯234包括存储电路。复合互连结构214和238包括具有扩展基底和较小的本体或圆柱宽度的导电柱。在诸如管芯接合、载体解接合、处理和运输之类的制造工艺期间，导电柱214和238的较大的基底增加其强度和鲁棒性以减少裂化和其它对互连结构的损坏。具有扩展基底的复合互连结构214和238为半导体管芯210和234考虑到较高的I/O计数。
虽然已经详细地说明了本发明的一个或更多实施例，但是本领域技术人员应当意识到，在不偏离如以下的权利要求中阐述的本发明的范围的情况下可以进行那些实施例的修改和调整。

Claims (15)

1.一种制作半导体器件的方法，包括：
提供半导体晶片；
形成延伸到半导体晶片中的多个导电通孔；
在半导体晶片的第一表面上形成多个导电柱，所述导电柱包括电连接到所述导电通孔的扩展基底；以及
在与半导体晶片的第一表面相对的半导体晶片的第二表面上形成导电层，将导电层电连接到导电通孔。
2.权利要求1的方法，其中导电柱的扩展基底的宽度大于导电柱的本体的宽度。
3.权利要求1的方法，还包括在导电柱上形成可熔的帽。
4.权利要求1的方法，其中形成导电柱包括：
在半导体晶片上形成光致抗蚀剂层；
在光致抗蚀剂层中形成开口，所述开口包括紧邻半导体晶片的第一表面的扩展宽度；以及
在开口中沉积导电材料。
5.权利要求1的方法，其中形成导电通孔包括：
形成部分延伸到半导体晶片中的导电通孔；以及
去除半导体晶片的第二表面的一部分以暴露导电通孔。
6.一种制作半导体器件的方法，包括：
提供半导体管芯；
形成延伸到半导体管芯中的导电通孔；以及
在半导体管芯的第一表面上形成导电柱，所述导电柱包括电连接到导电通孔的扩展基底。
7.权利要求6的方法，还包括在与半导体管芯的第一表面相对的半导体管芯的第二表面上形成导电层，将导电层电连接到导电通孔。
8.权利要求6的方法，其中导电柱的扩展基底的宽度大于导电柱的本体的宽度。
9.权利要求6的方法，其中导电柱包括不可熔的材料。
10.权利要求6的方法，其中形成导电柱包括：
在半导体管芯上形成光致抗蚀剂层；
在光致抗蚀剂层中形成开口，所述开口包括紧邻半导体管芯的第一表面的扩展宽度；以及
在开口中沉积导电材料。
11.一种半导体器件，包括：
第一半导体管芯；
形成在第一半导体管芯的第一表面上的第一导电柱，第一导电柱包括具有比导电柱的本体的宽度大的宽度的扩展基底。
12.权利要求11的半导体器件，还包括形成在第一半导体管芯中的导电通孔。
13.权利要求12的半导体器件，还包括在与第一半导体管芯的第一表面相对的第一半导体管芯的第二表面上形成导电层，将导电层电连接到导电通孔。
14.权利要求11的半导体器件，还包括安装到第一半导体管芯的第二半导体管芯。
15.权利要求14的半导体器件，还包括形成在第二半导体管芯上的第二导电柱，第二导电柱包括扩展基底。
CN201210394108.4A 2011-10-17 2012-10-17 形成具有扩展基底的导电柱的半导体器件和方法 Active CN103050436B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201161548120P 2011-10-17 2011-10-17
US61/548,120 2011-10-17
US61/548120 2011-10-17
US13/468,981 US9824923B2 (en) 2011-10-17 2012-05-10 Semiconductor device and method of forming conductive pillar having an expanded base
US13/468,981 2012-05-10
US13/468981 2012-05-10

Publications (2)

Publication Number Publication Date
CN103050436A true CN103050436A (zh) 2013-04-17
CN103050436B CN103050436B (zh) 2017-10-10

Family

ID=48063035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210394108.4A Active CN103050436B (zh) 2011-10-17 2012-10-17 形成具有扩展基底的导电柱的半导体器件和方法

Country Status (1)

Country Link
CN (1) CN103050436B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993998A (zh) * 2016-10-26 2018-05-04 美国亚德诺半导体公司 在集成电路中形成硅穿孔(tsv)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476503B1 (en) * 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
US20060125042A1 (en) * 2003-07-28 2006-06-15 Edward Fuergut Electronic component and panel for producing the same
CN101378039A (zh) * 2007-08-30 2009-03-04 三星电子株式会社 半导体器件及其制造方法和具有该半导体器件的倒装芯片封装及其制造方法
US20090057893A1 (en) * 2007-09-05 2009-03-05 Nec Electronics Corporation Semiconductor apparatus
US20100308443A1 (en) * 2009-06-08 2010-12-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interconnect Structure with TSV Using Encapsulant for Structural Support
CN101937895A (zh) * 2010-08-16 2011-01-05 日月光半导体制造股份有限公司 半导体封装件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476503B1 (en) * 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
US20060125042A1 (en) * 2003-07-28 2006-06-15 Edward Fuergut Electronic component and panel for producing the same
CN101378039A (zh) * 2007-08-30 2009-03-04 三星电子株式会社 半导体器件及其制造方法和具有该半导体器件的倒装芯片封装及其制造方法
US20090057893A1 (en) * 2007-09-05 2009-03-05 Nec Electronics Corporation Semiconductor apparatus
US20100308443A1 (en) * 2009-06-08 2010-12-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interconnect Structure with TSV Using Encapsulant for Structural Support
CN101937895A (zh) * 2010-08-16 2011-01-05 日月光半导体制造股份有限公司 半导体封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993998A (zh) * 2016-10-26 2018-05-04 美国亚德诺半导体公司 在集成电路中形成硅穿孔(tsv)
US11097942B2 (en) 2016-10-26 2021-08-24 Analog Devices, Inc. Through silicon via (TSV) formation in integrated circuits

Also Published As

Publication number Publication date
CN103050436B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
TWI567898B (zh) 形成具有對半導體晶粒的接觸墊減少開口之再鈍化層的半導體裝置及方法
CN102842531B (zh) 在种子层之上形成互连结构的半导体器件和方法
US9117812B2 (en) Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
US9318380B2 (en) Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
US9824923B2 (en) Semiconductor device and method of forming conductive pillar having an expanded base
CN103050476B (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
TWI614859B (zh) 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法
CN108666214B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
TWI528466B (zh) 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
CN102201351A (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN111883481A (zh) 3d封装件结构及其形成方法
CN101996895A (zh) 半导体器件及其制造方法
CN102194717A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
TW201415585A (zh) 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法
CN102543772A (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
CN102683279A (zh) 半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法
CN102412197A (zh) 形成具有绝缘环形环的导电tsv的方法和半导体器件
US8741764B2 (en) Semiconductor device and method of forming conductive pillars having recesses or protrusions to detect interconnect continuity between semiconductor die and substrate
CN102420147A (zh) 形成保护结构用于绝缘层局部平坦化的方法和半导体器件
CN103050436A (zh) 形成具有扩展基底的导电柱的半导体器件和方法
CN103887191A (zh) 半导体器件和制作无凸块倒装芯片互连结构的方法
US11616003B2 (en) Stackable fully molded semiconductor structure with through silicon via (TSV) vertical interconnects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant