CN107369627A - 一种三维堆叠的气密封装方法 - Google Patents
一种三维堆叠的气密封装方法 Download PDFInfo
- Publication number
- CN107369627A CN107369627A CN201710784937.6A CN201710784937A CN107369627A CN 107369627 A CN107369627 A CN 107369627A CN 201710784937 A CN201710784937 A CN 201710784937A CN 107369627 A CN107369627 A CN 107369627A
- Authority
- CN
- China
- Prior art keywords
- hermetic package
- level hermetic
- pinboard
- airtight
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000007787 solid Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011148 porous material Substances 0.000 claims abstract description 13
- 238000003466 welding Methods 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims abstract description 7
- 239000000843 powder Substances 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 230000003628 erosive effect Effects 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229920006978 SSBR Polymers 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 12
- 239000000919 ceramic Substances 0.000 abstract description 11
- 238000010276 construction Methods 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000649 photocoagulation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供了一种三维堆叠的气密封装方法，包括转接板气密方法及金属外腔气密方法；其中，转接板气密方法为：对转接板的互连孔，采用三维堆叠技术中实心孔填充工艺加工工字形实心互连孔，作为互连结构；金属外腔气密方法为：首先焊接密封环，然后清洗密封环助焊剂后，焊接封盖；焊接密封环时，采用较低的焊接温度梯度，以防止已经焊接的结构重熔。与现有技术相比，解决了薄膜堆叠模块的互连孔和腔体气密封装问题，使模块整体气密性达到10‑7以上，填补了薄膜陶瓷基片气密封装的技术空白。成型产品可直接集成在母板表面，无需额外设计气密结构，体积缩小60%以上。
Description
技术领域
本发明涉及一种三维封装工艺领域的三维堆叠的气密封装方法，特别是涉及一种适用于薄膜陶瓷电路的三维堆叠的气密封装方法，涉及薄膜陶瓷电路立体互连，气密封装，电磁屏蔽等工艺技术。
背景技术
现有技术形态下，薄膜陶瓷基片主要通过表贴集成到组件中，达到组件级气密。即在腔体或母板表面预留安装腔槽，再采用粘接、焊接等方法将基片固定于腔槽中，最后焊金丝金带进行连接。由于功能区域被安装腔槽分隔，目前难以实现薄膜电路嵌入单元的局部气密封装和电磁屏蔽，组件小型化受到了限制。
另一方面，由于陶瓷穿孔孔壁粗糙，实心贯通孔气密性通常较差。而TCV电路外部接口基于BGA技术，焊点密度高，难以通过焊盘扇出的方式回避贯通孔问题，无法直接实现自气密封装。
发明内容
本发明要解决的技术问题是提供一种实现小型化薄膜陶瓷电路局部独立自气密封装的三维堆叠的气密封装方法。
本发明采用的技术方案如下：一种三维堆叠的气密封装方法，包括转接板气密方法及金属外腔气密方法；其中，
转接板气密方法为：对转接板的互连孔，采用三维堆叠技术中实心孔填充工艺加工工字形实心互连孔，作为互连结构；
金属外腔气密方法为：首先焊接密封环，然后清洗密封环助焊剂后，焊接封盖；焊接密封环时，采用较低的焊接温度梯度，以防止已经焊接的结构重熔。
所述工字形实心互连孔的制作方法为：实现实心孔工艺填充后，腐蚀去除实心孔工艺产生的转接板基片表面的多余填充金属，保留尺寸大于孔径的焊盘图形。
所述腐蚀去除实心孔工艺产生的转接板基片表面的多余填充金属，保留尺寸大于孔径的焊盘图形的方法为：采用光刻胶或等效方法在填充金属表面形成一层保护层，然后腐蚀去除所述多余填充金属；
去除多余填充金属之后，去除所述保护层；
所述保护层与要保留的焊盘图形的位置和大小相同。
所述互连结构两侧采用BGA焊接互连。
所述密封环采用锡钎焊方法焊接；所述封盖采用激光焊接。
所述实心孔填充工艺采用电镀工艺。
所述填充金属为铜金属。
与现有技术相比，本发明的有益效果是：形成了独立的气密封装的功能核心，去除了区域分隔，缩小了组件体积，解决了薄膜堆叠模块的互连孔和腔体气密封装问题，使模块整体气密性达到10-7以上，填补了薄膜陶瓷基片气密封装的技术空白。成型产品可直接集成在母板表面，无需额外设计气密结构，体积缩小60%以上。
附图说明
图1为本发明其中一具体实施例的转接板实心孔填充保护后的剖面结构示意图。
图2为本发明图1所示实施例多余填充金属腐蚀去除后形成的工字形实心孔填充剖面结构示意图。
图3为基于图2所示实施例的三维堆叠的整体气密性封装结构剖面机构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
具体实施例1
一种三维堆叠的气密封装方法，如图1到图3所示， 包括转接板气密方法及金属外腔气密方法；其中，
转接板气密方法为：对转接板1-1的互连孔，采用三维堆叠技术中实心孔填充工艺加工工字形实心互连孔1-3，作为互连结构，从而在基片表面形成密闭结构；
金属外腔气密方法为：首先焊接密封环2-3，然后清洗密封环助焊剂后，焊接封盖2-4，回避整体外壳气密工艺中助焊剂无法清洗造成的污染；焊接密封环时，采用较低的焊接温度梯度，以防止已经焊接的结构重熔。完成薄膜陶瓷电路三维异构核心气密封装。
由于工字形结构将孔壁缝隙封闭在内部，回避了孔壁粗糙导致的漏气问题，因此保证了基片互连端气密性。
具体实施例2
在具体实施例1的基础上，所述工字形实心互连孔的制作方法为：实现实心孔工艺填充后，腐蚀去除实心孔工艺产生的转接板基片表面的多余填充金属，保留尺寸大于孔径的焊盘图形，从而在基片表面形成密闭结构。
在本具体实施例中，如图1和图2所示，将薄膜陶瓷基板进行穿孔填充，形成表面覆盖有填充金属的实心孔基板A-A´；腐蚀去掉多余填充金属B-B´，得到具备工字形实心孔结构的气密转接板。
具体实施例3
在具体实施例2的基础上，所述腐蚀去除实心孔工艺产生的转接板基片表面的多余填充金属，保留尺寸大于孔径的焊盘图形的方法为：如图1和图2所示，采用光刻胶或等效方法在填充金属表面形成一层保护层1-2，然后腐蚀去除所述多余填充金属；
去除多余填充金属之后，去除所述保护层；
所述保护层与要保留的焊盘图形的位置和大小相同。
具体实施例4
在具体实施例1到3之一的基础上，所述互连结构两侧采用BGA焊接互连。在本具体实施例中，完成转接板实心孔工字形结构后，在实心孔表侧植球形成BGA焊点2-1，焊接薄膜三维陶瓷电路功能部分2-2，形成气密互连。
具体实施例5
在截图实施例1到4之一的基础上，所述密封环采用锡钎焊方法焊接；所述封盖采用激光焊接，完成薄膜陶瓷电路三维异构核心气密封装。从而实现焊接温度梯度要求，避免已经焊接的结构重熔。
具体实施例6
在具体实施例1到5之一的基础上，所述实心孔填充工艺采用电镀工艺。
具体实施例7
在具体实施例1到6之一的基础上，所述填充金属为铜金属。
Claims (7)
1.一种三维堆叠的气密封装方法，包括转接板气密方法及金属外腔气密方法；其中，
转接板气密方法为：对转接板的互连孔，采用三维堆叠技术中实心孔填充工艺加工工字形实心互连孔，作为互连结构；
金属外腔气密方法为：首先焊接密封环，然后清洗密封环助焊剂后，焊接封盖；焊接密封环时，采用较低的焊接温度梯度，以防止已经焊接的结构重熔。
2.根据权利要求1所述的气密封装方法，所述工字形实心互连孔的制作方法为：实现实心孔工艺填充后，腐蚀去除实心孔工艺产生的转接板基片表面的多余填充金属，保留尺寸大于孔径的焊盘图形。
3.根据权利要求2所述的气密封装方法，所述腐蚀去除实心孔工艺产生的转接板基片表面的多余填充金属，保留尺寸大于孔径的焊盘图形的方法为：采用光刻胶或等效方法在填充金属表面形成一层保护层，然后腐蚀去除所述多余填充金属；
去除多余填充金属之后，去除所述保护层；
所述保护层与要保留的焊盘图形的位置和大小相同。
4.根据权利要求1所述的气密封装方法，所述互连结构两侧采用BGA焊接互连。
5.根据权利要求1所述的气密封装方法，所述密封环采用锡钎焊方法焊接；所述封盖采用激光焊接。
6.根据权利要求1所述的气密封装方法，所述实心孔填充工艺采用电镀工艺。
7.根据权利要求2所述的气密封装方法，所述填充金属为铜金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710784937.6A CN107369627B (zh) | 2017-09-04 | 2017-09-04 | 一种三维堆叠的气密封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710784937.6A CN107369627B (zh) | 2017-09-04 | 2017-09-04 | 一种三维堆叠的气密封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107369627A true CN107369627A (zh) | 2017-11-21 |
| CN107369627B CN107369627B (zh) | 2019-07-30 |
Family
ID=60311476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710784937.6A Active CN107369627B (zh) | 2017-09-04 | 2017-09-04 | 一种三维堆叠的气密封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107369627B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384601A (zh) * | 2020-03-20 | 2020-07-07 | 上海无线电设备研究所 | 一种高集成度tr组件的焊接装配互连方法 |
| CN113745169A (zh) * | 2021-07-23 | 2021-12-03 | 中国电子科技集团公司第二十九研究所 | 多腔槽ltcc基板与封装盒体焊接结构及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452907A (zh) * | 2008-12-30 | 2009-06-10 | 北京大学 | 一种用于三维系统级封装的垂直互连过孔及其制备方法 |
| CN101937895A (zh) * | 2010-08-16 | 2011-01-05 | 日月光半导体制造股份有限公司 | 半导体封装件 |
| CN102583218A (zh) * | 2012-03-06 | 2012-07-18 | 华中科技大学 | 基于硅基的气密性封装外壳 |
| CN105957838A (zh) * | 2016-04-28 | 2016-09-21 | 清华大学 | 用于三维系统级封装的封装结构及封装方法 |
| CN106229276A (zh) * | 2016-08-08 | 2016-12-14 | 华东光电集成器件研究所 | 一种基于ltcc基板的bga一体化封装装置 |
-
2017
- 2017-09-04 CN CN201710784937.6A patent/CN107369627B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452907A (zh) * | 2008-12-30 | 2009-06-10 | 北京大学 | 一种用于三维系统级封装的垂直互连过孔及其制备方法 |
| CN101937895A (zh) * | 2010-08-16 | 2011-01-05 | 日月光半导体制造股份有限公司 | 半导体封装件 |
| CN102583218A (zh) * | 2012-03-06 | 2012-07-18 | 华中科技大学 | 基于硅基的气密性封装外壳 |
| CN105957838A (zh) * | 2016-04-28 | 2016-09-21 | 清华大学 | 用于三维系统级封装的封装结构及封装方法 |
| CN106229276A (zh) * | 2016-08-08 | 2016-12-14 | 华东光电集成器件研究所 | 一种基于ltcc基板的bga一体化封装装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384601A (zh) * | 2020-03-20 | 2020-07-07 | 上海无线电设备研究所 | 一种高集成度tr组件的焊接装配互连方法 |
| CN113745169A (zh) * | 2021-07-23 | 2021-12-03 | 中国电子科技集团公司第二十九研究所 | 多腔槽ltcc基板与封装盒体焊接结构及方法 |
| CN113745169B (zh) * | 2021-07-23 | 2023-10-24 | 中国电子科技集团公司第二十九研究所 | 多腔槽ltcc基板与封装盒体焊接结构及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107369627B (zh) | 2019-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716105B (zh) | 半导体装置及其制造方法 | |
| CN104201113B (zh) | 系统级封装的气密性密封结构及其制造方法 | |
| US20150070851A1 (en) | Circuit module and method of producing the same | |
| CN109037160A (zh) | 半导体装置封装 | |
| CN102574361B (zh) | 层合材料及其制造方法 | |
| US10699988B2 (en) | Chip packaging method and package structure | |
| CN107369627A (zh) | 一种三维堆叠的气密封装方法 | |
| CN109494202A (zh) | 一种半导体芯片封装方法及封装结构 | |
| JP2004158705A (ja) | 微細孔への金属充填方法及びその方法により形成された金属が充填した微細孔を備えたワーク | |
| CN108364933A (zh) | 半导体封装的制造方法 | |
| CN109037188A (zh) | 半导体装置封装 | |
| JP2014027219A (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN104465570A (zh) | 一种TSV Interposer结构及其封装方法 | |
| JP2014175567A (ja) | セラミックパッケージ | |
| CN107241862B (zh) | 电路板 | |
| CN109461705A (zh) | 陶瓷封装外壳 | |
| US11152281B2 (en) | Method of manufacturing a cooling circuit on an integrated circuit chip using a sacrificial material | |
| JP4384339B2 (ja) | 連結セラミック配線基板の製造方法、および配線基板の製造方法。 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| CN105826215B (zh) | 半导体结构的形成方法 | |
| JP2009123853A (ja) | 発光装置、発光装置の製造方法及び配線体 | |
| JP5898561B2 (ja) | セラミックパッケージ | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
| CN113013104A (zh) | 半导体装置以及制造半导体装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Wang Chunfu Inventor after: Li Yanrui Inventor after: Pan Yuhua Inventor after: Qin Yueli Inventor after: Wang Hui Inventor before: Wang Chunfu Inventor before: Li Yanrui Inventor before: Qin Yueli Inventor before: Wang Hui |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |