CN101928935A - 等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法 - Google Patents

等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法 Download PDF

Info

Publication number
CN101928935A
CN101928935A CN2010102133353A CN201010213335A CN101928935A CN 101928935 A CN101928935 A CN 101928935A CN 2010102133353 A CN2010102133353 A CN 2010102133353A CN 201010213335 A CN201010213335 A CN 201010213335A CN 101928935 A CN101928935 A CN 101928935A
Authority
CN
China
Prior art keywords
electrode
gas
processing apparatus
introduction port
protuberances
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102133353A
Other languages
English (en)
Other versions
CN101928935B (zh
Inventor
山崎舜平
井上卓之
菊地彫
井上博登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101928935A publication Critical patent/CN101928935A/zh
Application granted granted Critical
Publication of CN101928935B publication Critical patent/CN101928935B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Plasma Technology (AREA)

Abstract

本发明的一个方式的目的在于提供一种可以形成均匀且优质的膜的等离子体处理装置。该等离子体处理装置具有如下结构：其上部电极具有设置有第一引入孔(第一气体管道)的凸部和设置有第二引入孔(第二气体管道)的凹部，所述上部电极的第一引入孔(第一气体管道)连接到填充有不容易离解的气体的第一汽缸且第二引入孔(第二气体管道)连接到填充有容易离解的气体的第二汽缸，从设置在所述上部电极的凸部的表面的第一引入孔(第一气体管道)的引入口将不容易离解的气体引入到反应室并从设置在凹部的表面的第二引入孔(第二气体管道)的引入口将容易离解的气体引入到反应室。

Description

等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法
技术领域
本发明涉及等离子体处理装置、使用该等离子体处理装置的薄膜的制造方法和薄膜晶体管的制造方法。
背景技术
已有具备具有凸部及凹部的上部电极的平行平板型的等离子体处理装置，其使用分解效率高的气体和分解效率低的气体作为原料气体而在衬底上沉积均匀的膜。在该等离子体处理装置中，通过从上部电极中的离下部电极近的区域(即，凸部的表面)的引入口将分解效率高的气体(O2)引入到处理室内，从上部电极中的离下部电极远的区域(即，凹部的表面)的引入口将分解效率低的气体(SiF4)引入到处理室内，将频率为13.56MHz的高频电压施加到下部电极，并且将频率为27.12MHz的高频电压施加到上部电极，而在下部电极和上部电极之间产生等离子体。此时，不仅在凸部的表面和下部电极的表面之间产生等离子体，而且还在上部电极的凹部中产生等离子体，并且，在凸部的表面，垂直于设置在下部电极上的衬底的方向上的高密度等离子体区域窄，而在上部电极的凹部中，垂直于衬底的方向上的高密度等离子体区域宽。因为从上部电极中的凹部的表面的引入口将分解效率低的气体引入到凹部中的高密度等离子体区域，所以与分解效率高的气体相比，分解效率低的气体的暴露于等离子体的时间变长，而促进离解。结果，可以提高等离子体处理速度，并且可以使分解效率低的气体离解得充分而在衬底上沉积均匀的膜(参照专利文献1)。
专利文献1日本专利申请公开2000-269201号公报
发明内容
本发明的一个方式的目的在于提供一种可以形成均匀且优质的膜的等离子体处理装置。
本发明的一个方式的目的在于使用上述等离子体处理装置制造均匀且优质的膜。
本发明的一个方式的目的在于使用上述等离子体处理装置制造可靠性高的薄膜晶体管。
本发明的一个方式是一种等离子体处理装置，包括：上部电极和下部电极，其中，所述上部电极具有设置有第一引入口的凸部和设置有第二引入口的凹部，并且，所述上部电极的凸部的间隔为在产生等离子体时产生的鞘层(sheath)的厚度的2倍以下。
本发明的一个方式是一种等离子体处理装置，包括：上部电极和下部电极，其中，所述上部电极具有设置有第一引入口的凸部和设置有第二引入口的凹部，并且，所述上部电极的凸部和凹部的高低差为在产生等离子体时产生的鞘层的厚度以下。
本发明的一个方式是一种等离子体处理装置，包括：上部电极和下部电极，其中，所述上部电极具有设置有第一引入口的凸部和设置有第二引入口的凹部，并且，在所述上部电极的凸部附近产生电子密度高的主等离子体(bulk plasma)。
另外，在具有上述结构的等离子体处理装置中，从第一引入口引入到反应室的气体和从第二引入口引入到反应室的气体的种类优选为不相同。
本发明的一个方式是一种等离子体处理装置，包括：上部电极和下部电极，其中，所述上部电极具有设置有第一引入孔(第一气体管道)的凸部和设置有第二引入孔(第二气体管道)的凹部，所述上部电极的第一引入孔(第一气体管道)连接到填充有不容易离解的气体的第一汽缸且第二引入孔(第二气体管道)连接到填充有容易离解的气体的第二汽缸，从设置在所述上部电极的凸部的表面的第一引入孔(第一气体管道)的引入口将不容易离解的气体引入到反应室并从设置在凹部的表面的第二引入孔(第二气体管道)的引入口将容易离解的气体引入到反应室。这里，如在括号中描述那样，在本说明书中，“引入孔”表示气体管道，而“引入口”表示连接到气体管道的气体的出口部分。
本发明的一个方式是使用上述等离子体处理装置的膜的制造方法。
本发明的一个方式是应用上述膜的制造方法的薄膜晶体管的制造方法。
根据本发明的一个方式，可以制造均匀且优质的膜。再者，可以制造可靠性高的薄膜晶体管。
附图说明
图1是说明等离子体处理装置的一个例子的图；
图2是说明等离子体处理装置的一个例子的图；
图3A和3B是说明等离子体处理装置的上部电极的形状的图；
图4A和4B是说明等离子体处理装置的上部电极的形状的图；
图5是说明成膜装置的结构的一个例子的图；
图6是说明等离子体处理装置的上部电极和下部电极的图；
图7A和7B是说明计算结果的图；
图8A和8B是说明计算结果的图；
图9A和9B是说明等离子体处理装置中的等离子体的强度的图；
图10A和10B是说明等离子体处理装置中的等离子体的强度的图；
图11A和11B是说明计算结果的图；
图12A至12C是说明薄膜晶体管的制造方法的一个例子的图；
图13A至13C是说明薄膜晶体管的制造方法的一个例子的图；
图14A至14D是说明电子设备的图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。注意，当参照附图说明发明结构时，在不同的附图中也共同使用相同的附图标记来表示相同的部分。另外，也有如下情况：当表示相同的部分时使用相同的阴影线，而不特别附加附图标记。另外，为方便起见，有时将绝缘层不表示在平面图中。注意，在每一个附图中，每一个组件的大小或每一个层的厚度或区域在某些情况下为了清晰可见而可能被夸大。因此，不一定限定于其尺寸。
实施方式1
图1示出等离子体处理装置的一个结构。反应室100b由铝或不锈钢等具有刚性的材料形成，并其内部构成为可以真空排气。本实施方式所示的等离子体处理装置使用不锈钢作为反应室材料且对其内面进行铝热喷涂，以提高机械强度。另外，本实施方式所示的等离子体处理装置采用可分解的反应室结构以便进行维修，并且定期地进行再次铝热喷涂。在反应室100b中具备有第二电极102(也称为上部电极)和与第二电极102相对的第一电极101(也称为下部电极)。
第二电极102联结有高频电力供给单元103。第一电极101接地，并构成为可以装载衬底。第二电极102与反应室100b通过绝缘材料116绝缘分离，而构成为不漏失高频电力。例如，当使用陶瓷材料作为绝缘材料116时，由于很难使用刀口型金属密封法兰来密封上部电极，所以优选使用O型密封圈。
注意，虽然在图1中表示具有第二电极102和第一电极101的电容耦合型(平行平板型)结构，但是，本发明不局限于此。只要是可以通过供给高频电力在反应室100b内部产生辉光放电等离子体的结构，就也可以采用如感应耦合型等的其他结构。
第二电极102是有规则地，优选等间距地配置有凸部141及凹部143的凹凸电极。凸部141也可以说是设置在第二电极102上的突出部分。并且，在第二电极102的凸部141设置有连接到气体供给单元108的第一引入孔142，并且在第二电极102的凹部143设置有连接到气体供给单元108的第二引入孔144。通过采用这种结构，可以使从凸部141和凹部143供给给反应室100b的气体种类不同。另外，这里，以具有离下部电极的表面近的引入口的区域作为凸部141并以具有离下部电极的表面远的引入口的区域作为凹部143。
第一引入孔142通过气体管道145连接到气体供给单元108的填充有反应性气体(氮化性气体、氧化性气体或氢气体)的汽缸110a。第二引入孔144通过气体管道146连接到气体供给单元108的填充有包含硅或锗的沉积性气体的汽缸110c。因此，从设置在凸部141的第一引入孔142的引入口将反应性气体(氮化性气体、氧化性气体或氢气体)供给给反应室100b。从设置在凹部143的第二引入孔144的引入口将包含硅或锗的沉积性气体供给给反应室100b。
气体供给单元108由填充有气体的汽缸110、压力调节阀111、停止阀112、质量流量控制器113等构成。气体供给单元108具有填充有反应性气体(氮化性气体、氧化性气体或氢气体)的汽缸110a、填充有包含硅或锗的沉积性气体的汽缸110c和填充有稀释气体的汽缸110b。另外，填充有稀释气体的汽缸110b只要连接到第一引入孔142和第二引入孔144中的一方或双方，即可。另外，这里，作为填充有反应性气体(氮化性气体、氧化性气体或氢气体)的汽缸110a、填充有包含硅或锗的沉积性气体的汽缸110c和填充有稀释气体的汽缸110b，分别典型地示出一个供给源，但是，汽缸110a、汽缸110b和汽缸110c也可以分别具有多个供给源。
作为填充在汽缸110a中的氧化性气体，有例如氧气体、臭氧气体、一氧化二氮气体等，但是也可以使用其他氧化性气体。
作为填充在汽缸110a中的氮化性气体，有例如氮气体、氨气体、肼气体等，但是也可以使用其他氮化性气体。
作为填充在汽缸110c中的包含硅或锗的沉积性气体，有例如硅烷(SiH4)气体、乙硅烷(Si2H6)气体、锗烷(GeH4)气体、乙锗烷(Ge2H6)气体等，但是也可以使用其他沉积性气体。
作为填充在汽缸110b中的稀释气体，有如氦气体、氖气体等的稀有气体。
由加热控制器115控制其温度的衬底加热器114设置在第一电极101内。在衬底加热器114设置在第一电极101内时，采用热传导加热方式。例如，衬底加热器114由护套加热器(sheathed heater)构成。
高频电力供给单元103包括高频电源104、匹配器106和高频滤波器129。将从高频电源104供给的高频电力供给给第二电极102。在第一匹配器106的输出侧设置有阻挡从高频电源104输出的高频成分的高频阻挡滤波器129。
高频电源104供给60MHz以下的高频电力。在安装在第一电极101上的衬底为第七代以上的大面积衬底时，作为高频电源104，优选供给大致10m以上的高频电力。例如，优选供给13.56MHz以下，尤其是3MHz以上且13.56MHz以下的高频电力。通过使高频电源104供给上述范围的高频电力，即使将第七代以上的大面积衬底安装在第一电极101上而进行辉光放电，也可以在不受到表面驻波的影响的情况下在大面积衬底上产生均匀的等离子体，因此，可以在整个衬底上形成均匀且优质的膜。
例如，在使用具有13.56MHz频率的电源作为高频电源104时，使用10pF至100pF的可变电容器作为高频阻挡滤波器129。
或者，作为高频阻挡滤波器129，还可以进一步使用线圈来构成使用线圈和可变电容器的并联谐振电路。
连接到反应室100b的排气单元109具有进行真空排气的功能和在导入反应气体时将反应室100b内调整为保持指定的压力的功能。作为排气单元109的结构包括蝶阀117、蝶阀118、停止阀119至124、涡轮分子泵125、涡轮分子泵126、干燥泵127等。另外，涡轮分子泵126通过停止阀124与干燥泵127联结。
在对反应室100b内进行真空排气时，首先，打开用于粗略排气的停止阀119和用于粗略排气的停止阀121，在使用干燥泵127对反应室100b内进行排气之后关闭停止阀119而打开蝶阀117和停止阀120进行真空排气。再者，当对反应室100b内进行低于10-5Pa的压力的超高真空排气时，在使用干燥泵对反应室100b内进行排气后关闭蝶阀117、停止阀120和停止阀121，并打开蝶阀118至停止阀122、停止阀123和停止阀124，通过使用串联连接的涡轮分子泵125、126和干燥泵127进行排气来进行真空排气。此外，在进行了真空排气之后，优选对反应室100b内进行热处理以进行内壁的脱气处理。
等离子体处理装置具有可以适当地设定第二电极102和第一电极101之间的间隔(也称为间隙间隔)的结构。通过调整反应室100b内的第一电极101的高度来调节该间隙间隔。通过使用波纹管107，可以保持反应室100b内的真空，并且可以调节间隙间隔。
第二电极102也可以具有多个扩散板(参照图2)。从气体管道145供给的气体在被扩散板151扩散之后经过扩散板151的贯穿孔153而从设置在凸部141的第一引入孔142的引入口供给给反应室100b。并且，从气体管道146供给的气体在被扩散板152扩散之后经过扩散板152的贯穿孔154而从设置在凹部143的第二引入孔144的引入口供给给反应室100b。如图2所示，第二电极102具有扩散板151及扩散板152，使得从气体管道145及气体管道146引入的气体在第二电极102内充分地扩散，而可以将均匀的气体供给给反应室100b，由此可以在衬底上形成均匀且优质的膜。
这里，参照图3A和3B、图4A和4B说明第二电极102的形状的一个方式。图3A和图4A是从第一电极101一侧看第二电极102的平面图，而图3B和图4B是沿图3A和4A的A-B线的截面图。另外，在图3A和图4A中，为了清楚地理解凹凸的状态，以宽间距的阴线表示在第一电极101一侧突出的区域(即，凸部)，并以窄间距的阴线表示凹陷的区域(即，凹部)。
如图3A所示，有规则地，优选等间距地配置有形成在凸部141的第一引入孔142的引入口和形成在凹部143的第二引入孔144的引入口。另外，如图3B所示，在凸部141设置有第一引入孔142的引入口，并且在凹部143设置有第二引入孔144的引入口。每个凸部141彼此分离，而每个凹部143存在于连接的一个平面上。这里，凸部141为四角锥台。另外，凸部141不局限于此，而也可以适当地采用三角锥台、五角锥台、六角锥台和其他多角锥台。另外，优选的是，凸部141的边缘及顶部具有圆度，而成为角部具有圆度的多角锥台。
或者，如图4A所示，凸部141也可以为圆锥台。并且，如图4B所示，在凸部141设置有第一引入孔142的引入口，并且在凹部143设置有第二引入孔144的引入口。另外，优选的是，凸部141的边缘具有圆度，而成为角部具有圆度的圆锥台。
在图3A和3B、图4A和4B中，通过使凸部141和凹部143的边缘和顶部具有圆度，可以降低局部性电弧放电，而能够减小所产生的灰尘。
另外，图5示出具备多个反应室的多室等离子体处理装置的一个方式的概要图。该装置具备公共腔130、装载/卸载室131、第一反应室100a、第二反应室100b、第三反应室100c和第四反应室100d。装载/卸载室131具有如下结构：装置于盒子(cassette)的衬底由公共腔130的搬送机构134搬送出/搬入到各反应室，即采用板料送进方式。在公共腔130和各室之间设置有闸门阀133，以便使在各反应室内进行的处理互不干涉。
各反应室根据所形成的薄膜的种类区分。当然，反应室的个数不局限于此，根据需要可以任意增减。另外，既可以在一个反应室内形成一种膜，又可以在一个反应室内形成多种膜。
各反应室连接有排气单元109。排气单元不局限于图1和图5所示的真空泵的组合，只要能够排气到大约10-5Pa至10-1Pa的真空度，就可以应用其他真空泵。在排气单元109和各反应室之间设置有蝶阀，由此可以分离大气与被进行了真空排气的室内，并且通过由停止阀和涡轮分子泵调整排气速度，而可以调整各反应室的压力。
另外，装载/卸载室131也可以联结有能够进行超高真空的真空排气的低温泵135。通过使用低温泵135，可以将装载/卸载室131的压力设定为低于10-5Pa的超高真空，并且可以降低沉积在反应室中的衬底上的膜所包含的杂质元素的浓度。因为低温泵135的排气速度比涡轮分子泵和干燥泵快，所以通过将低温泵135设置在开闭频率高的装载/卸载室131，而可以提高处理量。
气体供给单元108由填充有气体的汽缸110、压力调节阀111、停止阀112、质量流量控制器113等构成。气体供给单元108具有填充有包含硅或锗的沉积性气体的汽缸110c、填充有反应性气体(氮化性气体、氧化性气体或氢气体)的汽缸110a和填充有稀释气体的汽缸110b。另外，填充有稀释气体的汽缸110b只要连接到第一引入孔142和第二引入孔144中的一方或双方，即可。另外，这里，作为填充有包含硅或锗的沉积性气体的汽缸110c、填充有反应性气体(氮化性气体、氧化性气体或氢气体)的汽缸110a和填充有稀释气体的汽缸110b，分别典型地示出了一个供给源，但是，这些汽缸也可以分别具有多个供给源。
各反应室联结有用来形成等离子体的高频电力供给单元。高频电力供给单元至少包括高频电源104和匹配器106。
各反应室可以根据所形成的薄膜的种类而分别使用。每个薄膜具有最合适的成膜温度，因此通过个别区分使用反应室，来可以容易根据所形成的薄膜而管理成膜温度。再者，由于能够反复形成相同种类的膜，所以可以消除起因于以前形成的膜的残留杂质物的影响。
图6是为说明用于计算的参数而示出图1所示的第二电极102和第一电极101的形状和尺寸的详细的图。在第二电极102上设置有凸部141和凹部143，并且凸部141不是锥形状。
在图6中，h表示凹部143的深度，并且它是第二电极102的凸部141的高度(凸部141的顶部的表面和凹部143的表面的高低差)。hGap表示电极间距离，即是第二电极102的凸部141和第一电极101之间的距离(凸部141的顶部的表面和第一电极101的表面的高低差)。d表示凹部143的宽度，并且它是凸部141和相邻的凸部141之间的距离。dlower表示下部电极的直径。
图7A和7B是示出沿图6中的A1-A2的电子密度分布的计算结果的图，其中以横轴表示从A1到A2的距离(即，从凹部143的中心到凸部141的距离)，并以纵轴表示电子密度。图7A是示出凹部的深度h＝4mm时的凹部143的宽度d＝0(没有凹部及凸部的平行平板)、4mm、10mm、20mm的各电子密度分布。图7B是示出凹部的深度h＝20mm时的凹部143的宽度d＝0(没有凹部及凸部的平行平板)、4mm、10mm、20mm的各电子密度分布。
从图7A和7B可知，凹部143的宽度越大，凹部143的正下的电子密度和离凹部143远的区域的电子密度的差异越大。另外，因为凹部的深度越深，进入到凹部的等离子体越多，所以其变化程度变大。据此，通过将凹部143的宽度和凹部的深度设定为10mm以下，可以不在凹部中产生等离子体，而在凸部141的表面产生等离子体。
图8A和8B是示出沿图6中的B1-B2的电子密度比的分布的计算结果的图，其中以横轴表示从B1到B2的距离(即，从凹部143的表面到第一电极101的距离)，并以纵轴表示电子密度比。另外，在图8A及图8B中，电子密度比是以各凹部中的电子密度的最大值作为标准而规格化的。图8A是示出凹部的深度h＝4mm时的凹部143的宽度d＝0(没有凹部及凸部的平行平板)、4mm、10mm、20mm的各电子密度比的分布。图8B是示出凹部的深度h＝20mm时的凹部143的宽度d＝0(没有凹部及凸部的平行平板)、4mm、10mm、20mm的各电子密度比的分布。另外，在压力为100Pa、电压为100V、高频电源的频率为13.56MHz的条件下进行了计算。
从图8A可知，当凹部的深度h＝4mm时，可以不在凹部中产生等离子体，而在凸部141的表面产生等离子体。从图8B可知，当凹部的深度h＝20mm时，通过将凹部143的宽度设定为10mm以下，可以不在凹部中产生等离子体，而在凸部141的表面产生等离子体。这是因为在用于计算的条件下鞘层的厚度为几mm左右的缘故。从图8B可知，凹部143的宽度必须为鞘层的厚度的大致2倍以下，以不在凹部中产生等离子体。并且，必须为低压力和低电力。
如上所述那样，凹部143的宽度优选为鞘层的厚度的2倍以下，以不在凹部中产生等离子体。
或者，通过使凹部的深度小于鞘层的厚度，可以不在凹部中产生等离子体。
另外，鞘层的厚度根据高频电源的频率和电压、反应室内的压力等而调整，尤其是在降低高频电源的频率时，可以进一步增大鞘层的厚度。
图9A和9B示出对电磁场的强度进行计算而得到的结果。图9A与图6等同样地示出将凸部的侧面设置为垂直于凹部的表面时的电磁场的强度的分布，而图9B示出第二电极102的凸部尖锐时的电磁场的强度的分布。图9B所示的第二电极102的凸部的截面形状为锥形状，以θ表示该锥形角。就是说，锥形角θ表示由凸部的侧面和凹部的表面形成的角度。另外，在凸部的截面形状为锥形状时，其截面积越接近引入口一侧越一味地缩小。
在图9B中，锥形角θ越小，能够达到到凹部的表面的电磁波越多，因此，可以减小电场极为弱的区域而缓和电场，可以降低离子损伤，并且可以减小因电弧放电而产生的灰尘。另外，随着凸部的顶部的表面的区域的减小，可以将电场强的区域集中在顶部。
在本实施方式所示的等离子体处理装置中，通过将第二电极102的凹部的宽度设定为鞘层的厚度的大致2倍以下，或者，使第二电极102的凹部的深度小于鞘层的厚度，而在将高频电力供给给等离子体处理装置的第二电极102时，在第二电极102和第一电极101之间产生辉光放电，而如图10A所示那样可以在第二电极102的凹部产生鞘层，并且可以在第二电极102的凸部141一侧产生主等离子体161。并且，在主等离子体161中，可以在凸部141的附近(突出部分的正下或第一气体引入孔的正下)产生高密度等离子体区域162。
实施方式2
在本实施方式中，说明使用实施方式1所示的等离子体处理装置的膜的制造方法。这里，作为等离子处理装置，参照图1、图10A和10B进行说明。
在图1所示的等离子体装置中，从设置在第二电极102的凸部141的内部的第一引入孔142的引入口将填充在气体供给单元108的汽缸110a中的反应性气体(氮化性气体、氧化性气体或氢气体)引入到反应室100b。
从设置在第二电极102的凹部143的内部的第二引入孔144的引入口将填充在气体供给单元108的汽缸110c中的包含硅或锗的沉积性气体引入到反应室100b。
并且，在使用排气单元109对反应室100b内的气体进行排气之后，调整反应室100b内的压力。
然后，在将高频电力供给给实施方式1所说明的等离子体处理装置的第二电极102时，在第二电极102和第一电极101之间产生辉光放电，而如图10A所示那样在第二电极102的凸部141一侧产生主等离子体161。并且，在主等离子体161中，在凸部141的附近产生高密度等离子体区域162。另一方面，在第二电极102的凹部143不产生主等离子体，而产生鞘层。
因为在主等离子体161的高密度等离子体区域162中，电子密度高，并且每单位时间的电离频度高，所以从第一引入孔142引入到反应室的反应性气体(氮化性气体、氧化性气体或氢气体)容易离解，而成为高能量的活性种。即使在将不容易离解的气体引入到反应室时，也因高密度等离子体区域162中的电离频度高而使不容易离解的气体容易离解。
当在包含硅或锗的沉积性气体中含有高次硅烷或高次硅烷和硅烷中的一个或多个因分子间力而键合的缔合分子(associated molecule)时，高次硅烷或缔合分子不起充分的反应，从而其一部分在未起反应的状态下沉积在衬底上。这成为膜缺陷的一个原因。
但是，通过使用实施方式1所说明的等离子体处理装置在衬底上形成膜，包含硅或锗的沉积性气体中含有的缔合分子或簇与由反应性气体(氮化性气体、氧化性气体或氢气体)离解而成的高能量的活性种之间的反应被促进，因此，未起反应的高次硅烷或硅簇的一部分不容易直接沉积在衬底上，而可以在衬底上形成缺陷少的膜。
另一方面，如图10B所示，当在第二电极102的表面和凹部的内侧产生主等离子体163，再者，在相邻的凸部141之间(突出部分的侧面的周围或第二气体引入口的正下)产生高密度等离子体区域164时，从第二引入孔144引入的包含硅或锗的沉积性气体在高密度等离子体区域164中生成活性种，并且该活性种彼此在高密度等离子体区域164中起反应，这导致缔合分子或簇的形成。
但是，在本实施方式中，通过使用实施方式1所说明的等离子体处理装置产生辉光放电，而如图10A所示那样地在第二电极102的凸部141之间的空间不产生主等离子体161，而产生鞘层。因此，即使在从第二引入孔144引入到反应室的包含硅或锗的沉积性气体生成活性种的情况下也不会促进该活性种之间的反应。结果，不形成缔合分子或簇，从而包含硅或锗的沉积性气体的活性种迁移到衬底表面。或者，包含硅或锗的沉积性气体的活性种与在高密度等离子体区域162中离解而成的高能量的活性种起反应，而沉积在衬底上。
因此，引入到反应室的包含硅或锗的沉积性气体即使生成活性种，该活性种之间的反应也受到抑制，并且与在高密度等离子体区域162中离解而成的高能量的活性种起反应而离解，因此，可以抑制缔合分子或簇在未起反应的状态下沉积，而可以在衬底上形成缺陷少的均匀的膜。
以下，说明由反应性气体(氮化性气体、氧化性气体或氢气体)在主等离子体中离解而成的活性种分解在包含硅或锗的沉积性气体中含有的缔合分子的机理。这里，使用氨基(NH2 *)作为反应性气体(氮化性气体、氧化性气体或氢气体)在等离子体中离解而成的活性种的典型例子，并且使用硅缔合分子的一个例子的乙硅烷(Si2H6)作为缔合分子，通过密度泛函法对乙硅烷的分解机理的微视模型进行计算。另外，作为计算用软件，使用Gaussian公司所制造的量子化学计算软件Gaussian03。
反应式1示出乙硅烷(Si2H6)和氨基(NH2 *)起反应而生成甲硅烷基(SiH3 *)和氨基硅烷(SiNH5)的模型(模型1)。
Si2H6+NH2 *→SiNH5+SiH3 *              (1)
并且，反应式2示出乙硅烷(Si2H6)和氨基(NH2 *)起反应而生成乙硅烷基(Si2H5 *)和氨的模型(模型2)。
Si2H6+NH2 *→Si2H5 *+NH3                (2)
图11A和11B示出根据模型1及模型2，以反应物的能量为基准计算生成物的能量及活性化能量的能量图及分子的模型的示意图。另外，活性化能量以中间体的能量和反应物的能量之间的差异来表示。图11A示出反应式1的计算结果，而图11B示出反应式2的计算结果。
根据图11A可知：模型1的跃迁状态的活性化能量为0.171eV。并且，生成物的能量为-1.12eV；因为生成物的能量比反应物的能量低，所以生成物比反应物稳定。
根据图11B可知：模型2的跃迁状态的活性化能量为0.170eV。并且，生成物的能量为-0.852eV；因为生成物的能量比反应物的能量低，所以生成物比反应物稳定。
因为模型1所示的从乙硅烷和氨基生成甲硅烷基的反应的活性化能量(反应势垒1)和模型2所示的从乙硅烷和氨基生成氨的反应的活性化能量(反应势垒2)大致相同，所以上述两个模型的反应速度可以说是大致相同。就是说，可知由氨基分解乙硅烷。
在模型1中，从生成物变成中间体的反应势垒3是生成物的能量和活性化能量的差异，即1.29eV。在模型2中，从生成物变成中间体的反应势垒4同样地计算为1.02eV。因为反应势垒3及4比反应势垒1及2大，所以不容易发生在上述两个模型中生成物回到反应前的乙硅烷和氨基的反应。
从上述可知，在包含氨基的气氛中乙硅烷被分解，而生成乙硅烷基及甲硅烷基。然后，在反应式2中生成的乙硅烷基与另一氨基起反应而被分解，而生成甲硅烷基。就是说，在图1所示的第二电极102的表面为凹凸形状，并且可以在凸部141附近产生主等离子体的等离子体处理装置中，通过从凸部141内的第一引入孔142的引入口将反应性气体(氮化性气体、氧化性气体或氢气体)引入到反应室并从凹部143内的第二引入孔144的引入口将包含硅或锗的沉积性气体引入到反应室，而使包含硅或锗的沉积性气体中含有的缔合分子或簇与由反应性气体(氮化性气体、氧化性气体或氢气体)离解而成的高能量的活性种起反应而被分解，因此高次硅烷或硅簇不容易沉积在衬底上，而可以在衬底上形成缺陷少的膜。
实施方式3
在本实施方式中，参照图12A至12C和图13A至13C说明使用实施方式1所示的等离子体处理装置的薄膜晶体管的制造方法。
这里，优选使形成在一个衬底上的所有薄膜晶体管的导电性一致，以抑制制造工序数的增加。因此，在本实施方式中说明n沟道型薄膜晶体管的制造方法。
如图12A所示，在衬底301上形成栅电极303。接着，在形成覆盖栅电极303的栅极绝缘层305之后形成第一半导体层306。
作为衬底301，除了可以使用玻璃衬底、陶瓷衬底以外，还可以使用具有能够耐受本制造工序的处理温度的耐热性的塑料衬底等。此外，在不要求衬底具有透光性的情况下，还可以使用在不锈钢合金等金属衬底表面设置有绝缘层的衬底。作为玻璃衬底，例如可以使用如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等的无碱玻璃衬底。另外，作为衬底301，可以使用第3代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第4代(680mm×880mm或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm、2450mm×3050mm)、第10代(2950mm×3400mm)等的玻璃衬底。
作为栅电极303，可以使用钼、钛、铬、钽、钨、铝、铜、钕、钪等金属材料或以该金属材料为主要成分的合金材料的单层或叠层。或者，还可以使用以掺杂有磷等杂质元素的多晶硅为代表的半导体层或AgPdCu合金。
作为栅电极303的双层的叠层结构，优选采用：在铝层上层叠钼层的双层结构；在铜层上层叠钼层的双层结构；或者在铜层上层叠氮化钛层或氮化钽层的双层结构；或者层叠氮化钛层和钼层的双层结构。另外，作为栅电极303的三层的叠层结构，优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层。通过在电阻低的层上层叠用作阻挡层的金属层，可以降低电阻，并且可以防止金属元素从金属层扩散到半导体层。
另外，为了提高栅电极306与衬底301的密接性，可以在衬底301和栅电极303之间设置上述金属材料的氮化物层。
栅电极303通过如下步骤可以形成：在衬底301上通过利用溅射法或真空蒸镀法形成导电层，在该导电层上通过光刻法或喷墨法等形成掩模，并且使用该掩模蚀刻导电层。或者，也可以利用喷墨法将银、金或铜等的导电纳米膏喷射到衬底上并进行焙烧来形成栅电极303。在此，在衬底301上形成导电层之后，使用通过第一光刻步骤而形成的抗蚀剂掩模进行蚀刻，以形成栅电极303。
另外，在光刻步骤中，既可在衬底整个表面上形成抗蚀剂，又可在形成抗蚀剂掩模的区域通过印刷法印刷抗蚀剂，然后，进行曝光，以节省抗蚀剂而降低成本。或者，也可以使用激光束直描装置对抗蚀剂进行曝光，来代替使用曝光机对抗蚀剂进行曝光。
另外，通过将栅电极303形成为锥形形状，可以减少形成在栅电极303上的半导体层和布线层的水平差部分的布线断裂。优选在将抗蚀剂掩模缩小的同时进行蚀刻，以便将栅电极303的侧面成为锥形形状。
另外，可以在形成栅电极303的工序中同时形成栅极布线(扫描线)和电容布线。注意，扫描线是指选择像素的布线，电容布线是指连接到像素的存储元件的一方电极的布线。然而，不局限于此，也可以以不同的工序形成栅极布线及电容布线的一方或双方和栅电极303。
可以使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层形成栅极绝缘层305。
注意，在本说明书中，氧氮化硅是指其组成中的氧含量大于氮含量的物质，优选的是在使用卢瑟福背散射法(RBS：Rutherford Backscattering Spectrometry)及氢前散射法(HFS：Hydrogen Forward Scattering)进行测量时，作为组成范围包含50at.％至70at.％的氧、0.5at.％至15at.％的氮、25at.％至35at.％的硅、以及0.1at.％至10at.％的氢的物质。另外，氮氧化硅是指其组成中的氮含量大于氧含量的物质，优选的是在使用RBS及HFS进行测量时，作为组成范围包含5at.％至30at.％的氧、20at.％至55at.％的氮、25at.％至35at.％的硅、10at.％至30at.％的氢的物质。注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100at.％时，氮、氧、硅及氢的含量比率包括在上述范围内。
通过使用实施方式1所示的等离子体处理装置的等离子体CVD法形成栅极绝缘层305，而可以形成缺陷少的栅极绝缘层。由此，可以减少后面形成的薄膜晶体管的电特性的不均匀性或退化。
另外，通过使用有机硅烷气体的CVD法而形成氧化硅层作为栅极绝缘层305的最外表面，可以提高以后形成的第一半导体层的结晶性，而可以提高薄膜晶体管的导通电流和电场效应迁移率。作为有机硅烷气体，可以使用如正硅酸乙酯(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(TMS：化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲基氨基)硅烷(SiH(N(CH3)2)3)等的含硅化合物。
作为第一半导体层306，形成微晶半导体层。作为微晶半导体层，例如使用微晶硅层、微晶硅锗层、微晶锗层等而形成。或者，也可以使用包含磷、砷或锑的微晶硅层、包含磷、砷或锑的微晶硅锗层、包含磷、砷或锑的微晶锗层等。
构成微晶半导体层的微晶半导体是指具有结晶结构(包含单晶、多晶)的半导体。微晶半导体是具有在自由能方面很稳定的第三状态的半导体，并且是具有短程有序且晶格畸变的结晶半导体，晶粒径为2nm以上200nm以下、优选为10nm以上80nm以下、更优选为20nm以上50nm以下的柱状结晶或针状结晶在相对于衬底表面沿法线方向生长。因此，在柱状晶体或针状晶体的界面中有时形成有晶粒界面。
对于作为微晶半导体的典型例子的微晶硅而言，其拉曼光谱的峰值向比表示单晶硅的520cm-1低波数一侧偏移。就是说，在表示单晶硅的520cm-1和表示非晶硅的480cm-1之间示出微晶硅的拉曼光谱的峰值。另外，可以包含1at.％以上的氢或卤素，以终止悬空键。再者，可以添加稀有气体元素比如氦、氩、氪或氖等，由此进一步促进晶格畸变，而使微晶结构的稳定性增高，得到优良微晶半导体。例如，在美国专利4,409,134号中公开有关于这种微晶半导体的记载。
另外，通过将微晶半导体层所包含的氧和氮的通过二次离子质谱技术测量的浓度设定为1×1018atoms/cm3，可以提高微晶半导体层315a的结晶性，因此是优选的。
另外，在图12A至12C中，虽然示出层状的第一半导体层306，但是也可以将半导体粒子分散在栅极绝缘层305上。通过将半导体粒子的尺寸设定为1nm至30nm，将密度设定为低于1×1013/cm2，优选为低于1×1010/cm2，可以形成被分离的半导体粒子。此时，后面形成的混合区域307b接触于半导体粒子和栅极绝缘层305。再者，通过在栅极绝缘层305上形成微晶半导体粒子作为第一半导体层306之后，在该微晶半导体粒子上沉积微晶半导体层，而也可以形成即使在栅极绝缘层305的界面结晶性也高的微晶半导体层。
第一半导体层306的厚度为3nm至100nm，优选为5nm至50nm。这是因为如果第一半导体层306太薄，则薄膜晶体管的导通电流降低的缘故。或者，这是因为如果第一半导体层306太厚，则当薄膜晶体管在高温下工作时截止电流上升的缘故。通过将第一半导体层306的厚度设定为3nm至100nm厚，优选为5nm至50nm厚，可以得到良好的导通电流及截止电流。
在实施方式1所示的等离子体处理装置的处理室中，通过混合包含硅或锗的沉积性气体和氢并利用辉光放电等离子体，而形成第一半导体层306。或者，通过混合包含硅或锗的沉积气体、氢、稀有气体如氦、氩、氖、氪、氙等，且使用辉光放电等离子体，来形成第一半导体层306。将氢流量稀释到含硅或锗的沉积性气体的流量的10倍至2000倍(优选为10倍至200倍)，形成微晶硅、微晶硅锗、微晶锗等。此时的沉积温度为室温至300℃，优选为200℃至280℃。
作为包含硅或锗的沉积性气体的典型例，有硅烷(SiH4)气体、乙硅烷(Si2H6)气体、锗烷(GeH4)气体、乙锗烷(Ge2H6)等。
另外，如果使用氮化硅层形成栅极绝缘层305，则在第一半导体层306为微晶半导体层时容易形成沉积初期的非晶半导体区域，这样就使微晶半导体层的结晶性低，并且使薄膜晶体管的电特性低。因此，在使用氮化硅层形成栅极绝缘层305时，优选地是，在包含硅或锗的沉积性气体的稀释率高的条件或低温条件下沉积微晶半导体层。例如，优选采用如下高稀释率条件：将氢流量稀释到含硅或锗的沉积性气体的流量的200倍至2000倍(优选为250倍至400倍)。另外，优选采用微晶半导体层的沉积温度为200℃至250℃的低温条件。通过采用高稀释率条件或低温条件，可以提高初期核发生密度，降低栅极绝缘层上的非晶成分，从而使微晶半导体层的结晶性得到提高。
通过使用氦、氩、氖、氪、氙等的稀有气体作为第一半导体层306的原料气体，提高第一半导体层306的沉积速度。另外，当沉积速度得到提高时，混入到第一半导体层306的杂质量减少，因此，可以提高第一半导体层306的结晶性。由此，薄膜晶体管的导通电流和电场效应迁移率得到提高，并且可以提高处理量。
另外，在形成第一半导体层306之前，通过对CVD装置的处理室内进行排气且导入包含硅或锗的沉积气体，而去除处理室内的杂质，可以减少以后形成的薄膜晶体管的栅极绝缘层305和第一半导体层306中的杂质量，并且可以提高薄膜晶体管的电特性。
或者，在形成第一半导体层306之前，也可以使栅极绝缘层305的表面暴露于氧等离子体、氢等离子体等。
接着，如图12B所示，在第一半导体层306上形成第二半导体层307。这里，作为第二半导体层307，示出混合区域307b和包含非晶半导体的区域307c。接着，在第二半导体层307上形成杂质半导体层309和导电层311。接着，在导电层311上形成抗蚀剂掩模313。
以第一半导体层306作为晶种，在部分地进行结晶生长的条件下，可以形成具有混合区域307b和包含非晶半导体的区域307c的第二半导体层307。
在实施方式1所示的等离子体处理装置的处理室中，通过混合包含硅或锗的沉积性气体、氢和包含氮的气体并利用辉光放电等离子体，而形成第二半导体层307。作为包含氮的气体，有氨、氮、氟化氮、氯化氮等、氯胺、氟胺等。辉光放电等离子体的生成可以是与第一半导体层306同样的。
此时，通过使包含硅或锗的沉积性气体和氢的流量比为与第一半导体层306同样地形成微晶半导体层的条件，并且通过使用包含氮的气体作为原料气体，可以使第二半导体层307的形成条件为与第一半导体层306的沉积条件相比减少结晶生长的条件。结果，在第二半导体层307中，可以形成混合区域307b和由缺陷少且价电子带的带边中的能级的尾(下端)的斜率陡峭的具有高秩序性的半导体层形成的包含非晶半导体的区域307c。
这里，形成第二半导体层307的条件的典型例子为：氢的流量为含硅或锗的沉积性气体的流量的10倍至2000倍，优选为10倍至200倍。另外，通常的形成非晶半导体层的条件的典型例子为：氢的流量为含硅或锗的沉积性气体的流量的0倍至5倍。
或者，通过对第二半导体层307的原料气体引入氦、氖、氩、氙或氪等稀有气体，可以提高成膜速度。
第二半导体层307的厚度优选为50nm至350nm，优选为120nm至250nm。
在第二半导体层307的沉积初期中，因为在原料气体中含有包含氮的气体，所以部分地抑制了结晶生长而使锥形状的微晶半导体区域生长，并且形成填充在该锥形状的微晶半导体区域之间的非晶半导体区域。像这样，微晶半导体区域和非晶半导体区域混合在一起的区域被称为307b。再者，锥形状的微晶半导体区域的结晶生长停止，而只形成不包含微晶半导体区域的非晶半导体区域。像这样，不包含微晶半导体区域而只形成有非晶半导体的区域被称为包含非晶半导体区域的区域307c。另外，有时会有如下情况：在锥形状的微晶半导体区域生长之前，以第一半导体层306作为晶种而在整个第一半导体层306上沉积微晶半导体层。
另外，这里，对第二半导体层307的原料气体混合了包含氮的气体，以形成具有混合区域307b和包含非晶半导体的区域307c的第二半导体层307，但是作为第二半导体层307的另一形成方法，可以使用如下方法：将第一半导体层306的表面暴露于包含氮的气体，而使氮被吸附到第一半导体层306的表面，然后，通过以包含硅或锗的沉积性气体和氢作为原料气体，来形成具有混合区域307b和包含非晶半导体的区域307c的第二半导体层307。
通过在等离子体处理装置的处理室内混合包含硅的沉积性气体、氢和磷化氢(氢稀释或硅烷稀释)并利用辉光放电等离子体，形成杂质半导体层309。用氢稀释包含硅的沉积性气体，来形成添加有磷的非晶硅或添加有磷的微晶硅。另外，在制造p沟道型的薄膜晶体管时，作为杂质半导体层309，只要使用乙硼烷代替磷化氢，并通过辉光放电等离子体形成添加有硼的非晶硅或添加有硼的微晶硅，即可。
可以通过使用铝、铜、钛、钕、钪、钼、铬、钽或钨等以单层或叠层形成导电层311。或者，也可以使用添加有防止小丘的元素的铝合金(可以用于栅电极303的铝-钕合金等)来形成。也可以采用如下叠层结构：利用钛、钽、钼、钨或这些元素的氮化物形成与杂质半导体层309接触一侧的层，并且在其上形成铝或铝合金。再者，也可以采用如下叠层结构：使用钛、钽、钼、钨或这些元素的氮化物夹持铝或铝合金的上表面及下表面。
导电层311通过CVD法、溅射法或真空沉积法等形成。或者，导电层311也可以通过丝网印刷法或喷墨法等吐出银、金或铜等的导电性纳米糊料并进行焙烧来形成。
抗蚀剂掩模313通过第二光刻工序而形成。抗蚀剂掩模313具有厚度不同的区域。这种抗蚀剂掩模可以通过使用多级灰度掩模而形成。通过使用多级灰度掩模，可以缩减所使用的光掩模数量而缩减制造步骤数目，因此是优选的。在本实施方式中，在形成第一半导体层306和第二半导体层307的图案的步骤和将半导体层分成源区和漏区的步骤中，可以使用通过使用多级灰度掩模而形成的抗蚀剂掩模。
多级灰度掩模是指可以以多个阶段的光量进行曝光的掩模，例如，以曝光区域、半曝光区域以及非曝光区域的三个阶段的光量进行曝光。通过使用多级灰度掩模，可以以一次的曝光及显影步骤形成具有多种(如两种)厚度的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以缩减光掩模的数量。
接下来，使用抗蚀剂掩模313对第一半导体层306、第二半导体层307、杂质半导体层309和导电层311进行蚀刻。通过该步骤，对第一半导体层306、第二半导体层307、杂质半导体层309和导电层311按每个元件进行分离，而形成第三半导体层315、杂质半导体层317和导电层319。另外，第三半导体层315具有第一半导体层306被蚀刻的微晶半导体层315a、第二半导体层307的混合区域307b被蚀刻的混合区域315b和第二半导体层307的包含非晶半导体的区域307c被蚀刻的包含非晶半导体的区域315c(参照图12C)。
接着，使抗蚀剂掩模313缩退，形成被分离的抗蚀剂掩模323。作为抗蚀剂掩模的缩退，使用利用氧等离子体的灰化而进行，即可。在此，通过对抗蚀剂掩模313进行灰化以在栅电极上进行分离，可以形成抗蚀剂掩模323(参照图13A)。
接着，使用抗蚀剂掩模323蚀刻导电层319，形成用作源电极及漏电极的布线325(参照图13B)。这里，使用干蚀刻。布线325不仅起到源电极或漏电极的作用，而且还起到信号线的作用。但是，不局限于此，也可以分别设置信号线和源电极及漏电极。
接下来，使用抗蚀剂掩模323分别对第三半导体层315的包含非晶半导体的区域315c和杂质半导体层317的一部分进行蚀刻。这里，使用干蚀刻。通过进行上述工序，形成在其表面存在有凹部的包含非晶半导体的区域329c和用作源区及漏区的杂质半导体层327(参照图13C)。然后，去除抗蚀剂掩模323。
另外，这里，因为分别对导电层319、包含非晶半导体的区域315c和杂质半导体层317的一部分进行了干蚀刻，所以导电层319被各向异性地蚀刻，而成为布线325的侧面和杂质半导体层327的侧面大致一致的形状。
另外，在去除抗蚀剂掩模323之后，也可以蚀刻杂质半导体层317和包含非晶半导体的区域315c的一部分。通过进行该蚀刻，布线325的侧面和杂质半导体层327的侧面大致一致，这是因为使用布线325蚀刻了杂质半导体层317的缘故。
另外，也可以对导电层319进行湿蚀刻，并且对包含非晶半导体的区域315c和杂质半导体层317进行干蚀刻。通过进行湿蚀刻，导电层319被各向同性地蚀刻，因此形成比抗蚀剂掩模323向内一侧缩小的布线325。并且，成为杂质半导体层327的侧面形成在布线325的侧面的外侧的形状。
接着，在去除抗蚀剂掩模323之后，也可以进行干蚀刻。作为干蚀刻条件，采用如下条件：露出的包含非晶半导体的区域329c的表面不受到损伤，且对于包含非晶半导体的区域329c的蚀刻速度低。也就是，采用如下条件：露出的包含非晶半导体的区域329c的表面几乎不受到损伤，且包含非晶半导体的区域329c的露出的部分的厚度几乎不减薄。作为蚀刻气体，使用如Cl2、CF4或N2等。对于蚀刻方法没有特别的限制，可以采用电感耦合型等离子体(ICP：Inductively Coupled Plasma)方式、电容耦合型等离子体(CCP：Capacitively Coupled Plasma)方式、电子回旋共振等离子体(ECR：Electron Cyclotron Resonance)方式、反应离子蚀刻(RIE：Reactive Ion Etching)方式等。
接着，也可以对包含非晶半导体的区域329c的表面进行等离子体处理如水等离子体处理、氨等离子体处理、氮等离子体处理等。
通过在反应空间引入以水蒸气为主要成分的气体，生成等离子体，而可以进行水等离子体处理。
如上所述，通过在形成杂质半导体层327之后，在不对包含非晶半导体的区域329c造成损伤的条件下进一步进行干蚀刻，可以去除存在于露出的包含非晶半导体的区域329c的表面上的残渣等的杂质。并且，通过进行等离子体处理，可以使源区和漏区之间的绝缘可靠，并且降低完成的薄膜晶体管的截止电流，而可以减少电特性的不均匀性。
通过上述步骤，可以以少的掩模数量高生产率地制造具有缺陷少的栅极绝缘层的薄膜晶体管。并且，可以高生产率地制造电特性的不均匀或退化少的薄膜晶体管。另外，在本实施方式中，作为薄膜晶体管，示出了反交错型薄膜晶体管，但是可以适当地使用顶栅型薄膜晶体管。
实施方式4
可以将实施方式3所说明的薄膜晶体管应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)；用于计算机等的监视器；电子纸；数码相机、数码摄像机；数码相框；便携电话(也称为移动电话、移动电话装置)；便携式游戏机；便携式信息终端；声音再现装置；弹珠机等的大型游戏机等。
可以将实施方式3所说明的薄膜晶体管应用于例如电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，能够将电子纸应用于电子书籍(电子书)、海报、电车等交通工具的车厢广告、信用卡等各种卡片中的显示等。图14A至14D示出电子设备的一例。
图14A示出电子书籍的一例。例如，图14A所示的电子书籍由框体400及框体401构成。框体400及框体401由铰链404形成为一体，而可以进行开闭工作。通过采用这种结构，可以如使用纸的书籍那样进行使用。
框体400组装有显示部402，而框体401组装有显示部403。显示部402及显示部403的结构既可以是显示连续的画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右边的显示部(图14A中的显示部402)显示文章，而在左边的显示部(图14A中的显示部403)显示图像。可以将由实施方式3所示的薄膜晶体管构成的显示装置应用于显示部402及显示部403。
此外，在图14A中示出框体400具备操作部等的例子。例如，在框体400中，具备电源输入端子405、操作键406、扬声器407等。操作键406例如可以具备翻页的功能。此外，也可以采用在与框体的显示部相同的面上具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子及可以与USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。再者，图14A所示的电子书籍也可以具有电子词典的功能。
此外，图14A所示的电子书籍也能够具备以无线方式收发信息的结构。还可以采用如下结构：以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载。
图14B示出数码相框的一例。例如，在图14B所示的数码相框中，框体411组装有显示部412。显示部412可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，能够发挥与一般的相框同样的功能。作为显示部412，可以使用由实施方式3所说明的薄膜晶体管构成的显示装置。
此外，图14B所示的数码相框优选采用具备操作部、外部连接用端子(USB端子、可以连接到诸如USB电缆等电缆的端子等)、记录介质插入部等的结构。这些结构也可以组装到与显示部相同的面上，但是当将它们设置在侧面或背面上时，设计性提高，所以是优选的。例如，能够对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后将所提取的图像数据显示于显示部412。
注意，图14B所示的数码相框也可以采用能够以无线方式收发信息的结构。还能采用以无线方式提取所希望的图像数据并进行显示的结构。
图14C示出电视装置的一例。在图14C所示的电视装置中，框体421组装有显示部422。通过利用显示部422，可以显示影像。此外，在此示出利用支架423支撑框体421的结构。作为显示部422，能够应用由实施方式3所说明的薄膜晶体管构成的显示装置。
能够通过利用框体421所具备的操作开关或分体形成的遥控操作机进行图14C所示的电视装置的操作。通过利用遥控操作机所具备的操作键，能够进行对频道及音量的操作，并能够对在显示部422上显示的影像进行操作。注意，也可以采用在遥控操作机中设置显示从该遥控操作机输出的信息的显示部的结构。
此外，图14C所示的电视装置采用具备接收机及调制解调器等的结构。能够通过利用接收机接收一般的电视广播，再者，通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者彼此之间等)的信息通信。
图14D示出便携电话的一例。图14D所示的便携电话除了安装在框体431中的显示部432之外还具备操作按钮433、操作按钮437、外部连接端口434、扬声器435及麦克风436等。作为显示部432，能够应用由实施方式3所说明的薄膜晶体管构成的显示装置。
图14D所示的便携电话的显示部432既可以是触摸面板(touch panel)，也可以是能够通过用手指等触摸显示部432来操作显示部432的显示内容的结构。在此情况下，能够通过用手指等触摸显示部432来打电话或制作电子邮件等。
显示部432的画面主要有三种模式。第一模式是以图像的显示为主的显示模式，第二模式是以文字等信息的输入为主的输入模式。第三模式是混合有显示模式和输入模式这两种模式的显示与输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部432设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部432的画面的大多部分中显示键盘或号码按钮。
注意，通过在图14D所示的便携电话的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断便携电话的方向(纵向或横向)，能够对显示部432的显示信息进行自动切换。
通过触摸显示部432或利用框体431的操作按钮437进行的操作，切换画面模式，即可。此外，还能根据显示在显示部432上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文本数据时，将画面模式切换成输入模式，即可。
注意，当在输入模式中通过检测出显示部432的光传感器所检测的信号得知在一定期间没有显示部432的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还能够将显示部432用作图像传感器。例如，通过用手掌或手指触摸显示部432，并利用图像传感器拍摄掌纹、指纹等，能够进行个人识别。注意，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光源，还能拍摄手指静脉、手掌静脉等。
如上所说明，可以将本发明的一个方式的薄膜晶体管和显示装置应用于各种电子设备。
本说明书根据2009年6月19日在日本专利局受理的日本专利申请编号2009-146926而制作，所述申请内容包括在本说明书中。

Claims (34)

1.一种等离子体处理装置，其中在反应室内产生辉光放电等离子体并在该反应室内的衬底上沉积生成物，该等离子体处理装置包括：
在所述反应室内，
其上装载有所述衬底的第一电极；
与所述第一电极相对的第二电极，该第二电极包括与所述第一电极相对的所述第二电极的表面上的多个突出部分；以及
电连接于所述第二电极的高频电源，
其中，所述第二电极具有设置在所述多个突出部分的顶面的第一气体引入口、设置在所述多个突出部分之间的第二气体引入口，
并且，在将高频电力供给给所述第二电极时，在所述多个突出部分上产生的所述辉光放电等离子体的电子密度高于在所述多个突出部分之间产生的所述辉光放电等离子体的电子密度。
2.根据权利要求1所述的等离子体处理装置，其中供给频率为13.56MHz以下的所述高频电力的所述高频电源电连接到所述第二电极。
3.根据权利要求1所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的截面积越接近每个所述第一气体引入口越一味地缩小。
4.根据权利要求1所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的边缘部或顶部具有圆度。
5.根据权利要求1所述的等离子体处理装置，其中将反应性气体通过所述第一气体引入口引入到所述反应室，并且将沉积性气体通过所述第二气体引入口引入到所述反应室。
6.根据权利要求5所述的等离子体处理装置，其中所述反应性气体为氮化性气体、氧化性气体或氢气体，并且，所述沉积性气体包含硅或锗。
7.一种等离子体处理装置，其中在反应室内产生辉光放电等离子体并在该反应室内的衬底上沉积生成物，该等离子体处理装置包括：
在所述反应室内，
其上装载有所述衬底的第一电极；
与所述第一电极相对的第二电极，该第二电极包括与所述第一电极相对的所述第二电极的表面上的多个突出部分；以及
电连接于所述第二电极的高频电源，
其中，所述第二电极具有设置在所述多个突出部分的顶面的第一气体引入口、设置在所述多个突出部分之间的第二气体引入口，
并且，在将高频电力供给给所述第二电极时，相邻的所述第二电极的多个突出部分之间的距离小于因所述辉光放电等离子体而产生在所述第二电极的多个突出部分之间的鞘层的厚度的2倍。
8.根据权利要求7所述的等离子体处理装置，其中引入到所述第一气体引入口的气体与引入到所述第二气体引入口的气体不同。
9.根据权利要求7所述的等离子体处理装置，其中供给频率为13.56MHz以下的所述高频电力的所述高频电源电连接到所述第二电极。
10.根据权利要求7所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的截面积越接近每个所述第一气体引入口越一味地缩小。
11.根据权利要求7所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的边缘部或顶部具有圆度。
12.根据权利要求7所述的等离子体处理装置，其中将反应性气体通过所述第一气体引入口引入到所述反应室，并且将沉积性气体通过所述第二气体引入口引入到所述反应室。
13.根据权利要求12所述的等离子体处理装置，其中所述反应性气体为氮化性气体、氧化性气体或氢气体，并且，所述沉积性气体包含硅或锗。
14.一种等离子体处理装置，其中在反应室内产生辉光放电等离子体并在该反应室内的衬底上沉积生成物，包括：
在所述反应室内，
其上装载有所述衬底的第一电极；
与所述第一电极相对的第二电极，该第二电极包括与所述第一电极相对的所述第二电极的表面上的多个突出部分；以及
电连接于所述第二电极的高频电源，
其中，所述第二电极具有设置在所述多个突出部分的顶面的第一气体引入口、设置在所述多个突出部分之间的第二气体引入口，
并且，在将高频电力供给给所述第二电极时，所述第二电极的多个突出部分的高度小于因所述辉光放电等离子体而产生在所述第二电极的多个突出部分之间的鞘层的厚度。
15.根据权利要求14所述的等离子体处理装置，其中引入到所述第一气体引入口的气体与引入到所述第二气体引入口的气体不同。
16.根据权利要求14所述的等离子体处理装置，其中供给频率为13.56MHz以下的所述高频电力的所述高频电源电连接到所述第二电极。
17.根据权利要求14所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的截面积越接近每个所述第一气体引入口越一味地缩小。
18.根据权利要求14所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的边缘部或顶部具有圆度。
19.根据权利要求14所述的等离子体处理装置，其中将反应性气体通过所述第一气体引入口引入到所述反应室，并且将沉积性气体通过所述第二气体引入口引入到所述反应室。
20.根据权利要求19所述的等离子体处理装置，其中所述反应性气体为氮化性气体、氧化性气体或氢气体，并且，所述沉积性气体包含硅或锗。
21.一种等离子体处理装置，其中在反应室内产生辉光放电等离子体并在该反应室内的衬底上沉积生成物，包括：
在所述反应室内，
其上装载有所述衬底的第一电极；
与所述第一电极相对的第二电极，该第二电极包括与所述第一电极相对的所述第二电极的表面上的多个突出部分；以及
电连接于所述第二电极的高频电源，
其中，所述第二电极具有设置在所述多个突出部分的顶面的第一气体引入口、设置在所述多个突出部分之间的第二气体引入口，
引入到所述第一气体引入口的气体与引入到所述第二气体引入口的气体不同，
并且，在将高频电力供给给所述第二电极时，在所述多个突出部分上产生的所述辉光放电等离子体的电子密度高于在所述多个突出部分之间产生的所述辉光放电等离子体的电子密度。
22.根据权利要求21所述的等离子体处理装置，其中供给频率为13.56MHz以下的所述高频电力的所述高频电源电连接到所述第二电极。
23.根据权利要求21所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的截面积越接近每个所述第一气体引入口越一味地缩小。
24.根据权利要求21所述的等离子体处理装置，其中所述第二电极的多个突出部分的每一个的边缘部或顶部具有圆度。
25.根据权利要求21所述的等离子体处理装置，其中将反应性气体通过所述第一气体引入口引入到所述反应室，并且将沉积性气体通过所述第二气体引入口引入到所述反应室。
26.根据权利要求25所述的等离子体处理装置，其中所述反应性气体为氮化性气体、氧化性气体或氢气体，并且，所述沉积性气体包含硅或锗。
27.一种使用等离子体处理装置的膜的制造方法，该等离子体处理装置包括：
其上装载有衬底的第一电极；与所述第一电极相对的第二电极，该第二电极包括与所述第一电极相对的所述第二电极的表面上的多个突出部分，并具有设置在所述多个突出部分的顶面的第一气体引入口、设置在所述多个突出部分之间的第二气体引入口；以及电连接于所述第二电极的高频电源，所述制造方法包括如下步骤：
在从所述第一气体引入口引入反应性气体并从所述第二气体引入口引入沉积性气体的同时，将电力供给给所述高频电源；
在所述第二电极的所述多个突出部分的正下产生其电子密度高于所述多个突出部分的侧面的周围的的电子密度的主等离子体；以及
在所述衬底上形成所述膜。
28.根据权利要求27所述的膜的制造方法，
其中，所述反应性气体为氮化性气体、氧化性气体或氢气体，
并且，所述沉积性气体包含硅或锗。
29.一种薄膜晶体管的制造方法，包括如下步骤：
通过使用根据权利要求27所述的膜的制造方法，在形成在所述衬底上的栅电极上形成所述膜；
在所述膜上形成半导体层；以及
形成连接到所述半导体层的布线。
30.一种薄膜晶体管的制造方法，包括如下步骤：
通过使用根据权利要求27所述的膜的制造方法，在形成在所述衬底上的半导体层上形成所述膜；
在所述膜上形成栅电极；以及
形成连接到所述半导体层的布线。
31.一种使用等离子体处理装置的膜的制造方法，该等离子体处理装置包括：
其上装载有衬底的第一电极；与所述第一电极相对的第二电极，该第二电极包括与所述第一电极相对的所述第二电极的表面上的多个突出部分，并具有设置在所述多个突出部分的顶面的第一气体引入口、设置在所述多个突出部分之间的第二气体引入口；以及电连接于所述第二电极的高频电源，所述制造方法包括如下步骤：
在从所述第一气体引入口引入反应性气体并从所述第二气体引入口引入沉积性气体的同时，将电力供给给所述高频电源；
在所述第二气体引入口的正下产生其厚度等于或厚于所述多个突出部分的高度的鞘层；以及
在所述衬底上形成所述膜。
32.根据权利要求31所述的膜的制造方法，
其中，所述反应性气体为氮化性气体、氧化性气体或氢气体，
并且，所述沉积性气体包含硅或锗。
33.一种薄膜晶体管的制造方法，包括如下步骤：
通过使用根据权利要求31所述的膜的制造方法，在形成在所述衬底上的栅电极上形成所述膜；
在所述膜上形成半导体层；以及
形成连接到所述半导体层的布线。
34.一种薄膜晶体管的制造方法，包括如下步骤：
通过使用根据权利要求31所述的膜的制造方法，在形成在所述衬底上的半导体层上形成所述膜；
在所述膜上形成栅电极；以及
形成连接到所述半导体层的布线。
CN201010213335.3A 2009-06-19 2010-06-17 等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法 Expired - Fee Related CN101928935B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-146926 2009-06-19
JP2009146926 2009-06-19

Publications (2)

Publication Number Publication Date
CN101928935A true CN101928935A (zh) 2010-12-29
CN101928935B CN101928935B (zh) 2015-01-14

Family

ID=43354704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010213335.3A Expired - Fee Related CN101928935B (zh) 2009-06-19 2010-06-17 等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法

Country Status (5)

Country Link
US (2) US20100323501A1 (zh)
JP (1) JP5478380B2 (zh)
KR (1) KR101698327B1 (zh)
CN (1) CN101928935B (zh)
TW (1) TWI556309B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035468A (zh) * 2011-09-29 2013-04-10 东京毅力科创株式会社 自由基选择装置和基板处理装置
CN106650564A (zh) * 2015-08-28 2017-05-10 辛纳普蒂克斯公司 用于生物计量感测的电容性传感器架构
CN108293292A (zh) * 2016-03-30 2018-07-17 东京毅力科创株式会社 等离子电极以及等离子处理装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
US9177761B2 (en) 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
WO2011037190A1 (ja) * 2009-09-25 2011-03-31 京セラ株式会社 堆積膜形成装置および堆積膜形成方法
KR101612741B1 (ko) * 2010-03-08 2016-04-18 주성엔지니어링(주) 가스분배수단 및 이를 포함한 기판처리장치
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
JP5731301B2 (ja) * 2011-07-13 2015-06-10 株式会社アルバック 真空処理装置用のガス供給装置
US9416450B2 (en) * 2012-10-24 2016-08-16 Applied Materials, Inc. Showerhead designs of a hot wire chemical vapor deposition (HWCVD) chamber
KR102061749B1 (ko) * 2012-12-27 2020-01-02 주식회사 무한 기판 처리 장치
JP6219179B2 (ja) * 2014-01-20 2017-10-25 東京エレクトロン株式会社 プラズマ処理装置
JP6404111B2 (ja) * 2014-12-18 2018-10-10 東京エレクトロン株式会社 プラズマ処理装置
TWI733712B (zh) * 2015-12-18 2021-07-21 美商應用材料股份有限公司 用於沉積腔室的擴散器及用於沉積腔室的電極
KR20190039445A (ko) * 2016-09-02 2019-04-11 솜니오 글로벌 홀딩스, 엘엘씨 자유 라디칼 발생 장치 및 그 제조 방법
US9964863B1 (en) * 2016-12-20 2018-05-08 Applied Materials, Inc. Post exposure processing apparatus
JP2019192892A (ja) * 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
US20210035780A1 (en) * 2018-04-19 2021-02-04 Jusung Engineering Co., Ltd. Substrate treatment device
JP2022102490A (ja) * 2020-12-25 2022-07-07 東京エレクトロン株式会社 プラズマ処理装置及びクリーニング方法
GB2605379A (en) * 2021-03-29 2022-10-05 Barton Blakeley Tech Limited Reaction vessel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200345A (ja) * 2002-12-18 2004-07-15 Hitachi Kokusai Electric Inc プラズマ処理装置
CN101110434A (zh) * 2006-07-19 2008-01-23 三菱电机株式会社 Tft阵列衬底及其制造方法、以及使用该衬底的显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4342901A (en) * 1980-08-11 1982-08-03 Eaton Corporation Plasma etching electrode
US5031571A (en) * 1988-02-01 1991-07-16 Mitsui Toatsu Chemicals, Inc. Apparatus for forming a thin film on a substrate
JPH02205681A (ja) * 1989-02-06 1990-08-15 Nec Corp 化学気相成長装置
KR100276736B1 (ko) * 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
JP3107971B2 (ja) * 1994-05-17 2000-11-13 株式会社半導体エネルギー研究所 気相反応装置
US6106663A (en) * 1998-06-19 2000-08-22 Lam Research Corporation Semiconductor process chamber electrode
US6344420B1 (en) * 1999-03-15 2002-02-05 Kabushiki Kaisha Toshiba Plasma processing method and plasma processing apparatus
JP3682178B2 (ja) * 1999-03-15 2005-08-10 株式会社東芝 プラズマ処理方法及びプラズマ処理装置
KR100416308B1 (ko) 1999-05-26 2004-01-31 동경 엘렉트론 주식회사 플라즈마 처리 장치
JP4105353B2 (ja) 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
JP5010781B2 (ja) 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置
US6620736B2 (en) * 2001-07-24 2003-09-16 Tokyo Electron Limited Electrostatic control of deposition of, and etching by, ionized materials in semiconductor processing
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
KR20060003591A (ko) * 2004-07-07 2006-01-11 주성엔지니어링(주) 다수의 돌출부를 가지는 플라즈마 전극을 포함하는플라즈마 공정장치
JP4408821B2 (ja) * 2005-02-28 2010-02-03 三洋電機株式会社 プラズマ処理装置
US7695633B2 (en) * 2005-10-18 2010-04-13 Applied Materials, Inc. Independent control of ion density, ion energy distribution and ion dissociation in a plasma reactor
US7780866B2 (en) * 2006-11-15 2010-08-24 Applied Materials, Inc. Method of plasma confinement for enhancing magnetic control of plasma radial distribution
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US7935393B2 (en) * 2007-08-07 2011-05-03 Tokyo Electron Limited Method and system for improving sidewall coverage in a deposition system
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
US7736914B2 (en) * 2007-11-29 2010-06-15 Applied Materials, Inc. Plasma control using dual cathode frequency mixing and controlling the level of polymer formation
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP2009228032A (ja) * 2008-03-19 2009-10-08 Sanyo Electric Co Ltd プラズマ処理方法及びプラズマ処理装置
JP5030850B2 (ja) * 2008-04-23 2012-09-19 株式会社日立国際電気 プラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200345A (ja) * 2002-12-18 2004-07-15 Hitachi Kokusai Electric Inc プラズマ処理装置
CN101110434A (zh) * 2006-07-19 2008-01-23 三菱电机株式会社 Tft阵列衬底及其制造方法、以及使用该衬底的显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035468A (zh) * 2011-09-29 2013-04-10 东京毅力科创株式会社 自由基选择装置和基板处理装置
CN106650564A (zh) * 2015-08-28 2017-05-10 辛纳普蒂克斯公司 用于生物计量感测的电容性传感器架构
CN106650564B (zh) * 2015-08-28 2021-11-23 辛纳普蒂克斯公司 电容性传感器以及制作电容性传感器的方法
CN108293292A (zh) * 2016-03-30 2018-07-17 东京毅力科创株式会社 等离子电极以及等离子处理装置

Also Published As

Publication number Publication date
CN101928935B (zh) 2015-01-14
TWI556309B (zh) 2016-11-01
US8951894B2 (en) 2015-02-10
KR101698327B1 (ko) 2017-01-20
TW201126604A (en) 2011-08-01
KR20100136933A (ko) 2010-12-29
US20130012006A1 (en) 2013-01-10
JP2011023714A (ja) 2011-02-03
US20100323501A1 (en) 2010-12-23
JP5478380B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
CN101928935B (zh) 等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法
JP5530860B2 (ja) 半導体装置の作製方法
CN102077331B (zh) 薄膜晶体管
CN101369539B (zh) 显示装置的制造方法
CN103730515B (zh) 半导体器件
KR101752646B1 (ko) 미결정 반도체막 및 박막 트랜지스터의 제작 방법
CN102077354B (zh) 薄膜晶体管、半导体装置及电子设备
US9177761B2 (en) Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
CN101540276B (zh) 等离子体处理装置以及半导体装置的制造方法
CN101937932B (zh) 薄膜晶体管及其制造方法
JP2011054950A (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
TWI540734B (zh) 薄膜電晶體
CN102386072B (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
CN102136498A (zh) 薄膜晶体管
TWI497724B (zh) 薄膜電晶體及其製造方法
CN102243992A (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
KR20120003374A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150114

CF01 Termination of patent right due to non-payment of annual fee