CN101896999A - 半导体基板、半导体基板的制造方法及电子器件 - Google Patents

半导体基板、半导体基板的制造方法及电子器件 Download PDF

Info

Publication number
CN101896999A
CN101896999A CN2008801199956A CN200880119995A CN101896999A CN 101896999 A CN101896999 A CN 101896999A CN 2008801199956 A CN2008801199956 A CN 2008801199956A CN 200880119995 A CN200880119995 A CN 200880119995A CN 101896999 A CN101896999 A CN 101896999A
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor substrate
layers
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801199956A
Other languages
English (en)
Other versions
CN101896999B (zh
Inventor
高田朋幸
山中贞则
秦雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN101896999A publication Critical patent/CN101896999A/zh
Application granted granted Critical
Publication of CN101896999B publication Critical patent/CN101896999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明使用廉价且散热特性优良的Si基板，制得质量良好的GaAs系的结晶薄膜。本发明提供一种具有：Si基板；在基板上结晶生长，并形成为孤立的岛状的Ge层；在Ge层上结晶生长，且由含P的3-5族化合物半导体层构成的缓冲层；以及在缓冲层上结晶生长的功能层的半导体基板。所述Ge层形成为岛状，所述岛状的大小不超过进行退火时在所述退火的温度及时间内结晶缺陷所移动的距离的2倍。所述Ge层形成为岛状，所述岛状的大小满足进行退火时在所述退火的温度下所述Ge层与所述Si基板之间的热膨胀系数的差异所产生的应力不会导致剥离发生的条件。

Description

半导体基板、半导体基板的制造方法及电子器件
【技术领域】
本发明涉及半导体基板、半导体基板的制造方法及电子器件。本发明尤其涉及在廉价的硅基板上形成结晶性优异的结晶薄膜的半导体基板、半导体基板的制造方法及电子器件。
【背景技术】
在GaAs系等的化合物半导体器件中，利用异质结开发各种高功能电子器件。而对于高功能电子器件而言，由于结晶性的好坏会影响器件的特性，因而谋求质量良好的结晶薄膜。在GaAs系器件的薄膜结晶生长中，根据在异质界面的晶格匹配等的要求，选择GaAs或者与GaAs的晶格常数极为接近的Ge等作为基板。
另外，在非专利文献1中，记载了在Si基板上形成高质量的Ge外延生长层(以下，也称之为Ge外延层)的技术。该技术中，记载了在Si基板上限定区域形成了Ge外延层之后，对Ge外延层实施循环热退火，使平均位错密度成为2.3×106cm-2。
【非专利文献1】Hsin-Chiao Luan et.al.，“High-quality Ge epilayers onSi with low threading-dislocation densities”，APPLIED PHYSIC S LETTERS，VOLUME 75，NUMBER 19，8NOVEMBER 1999.
在制造GaAs系的电子器件时，考虑到晶格匹配，如上所述选择能够使GaAs基板或Ge基板等的可与GaAs晶格匹配的基板。可是，GaAs基板或Ge基板等的与GaAs晶格匹配的基板价格昂贵，会使器件的成本上升。另外，这些基板的散热特性不充分，为了具有散热设计，有时要抑制器件的形成密度。或则可能具有要在散热管理可能的范围内使用器件等的限制。因而，谋求一种廉价且能使用散热特性好的Si基板制造的具有质量良好的GaAs系的结晶薄膜的半导体基板。
【发明内容】
为了解决上述课题，在本发明的第1方案中，提供一种半导体基板，其具有：Si基板；在基板上结晶生长，且形成为孤立的岛状的Ge层；在Ge层上结晶生长，且由含P的3-5族化合物半导体层构成的缓冲层；以及在缓冲层上结晶生长的功能层。本发明的第2方案中，提供一种半导体基板，具有：Si基板；在基板上以500℃以下的温度结晶生长，且形成为孤立的岛状的由GaAs层构成的缓冲层；及在缓冲层上结晶生长的功能层。另外，本发明的第3方案中，提供一种半导体基板，其具有：Si基板以及在基板上结晶生长且形成为孤立的岛状的功能层，其中，对基板表面由含有P的气体进行了表面处理。
在上述第1方案中，所述Ge层形成为岛状，所述岛状的大小不超过进行退火时在所述退火的温度及时间内结晶缺陷所移动的距离的2倍。或所述Ge层形成为岛状，所述岛状的大小满足进行退火时在所述退火的温度下所述Ge层与所述Si基板之间的热膨胀系数的差异所产生的应力不会导致缺陷发生的条件。Ge层可形成面积在1mm2以下的岛状，Ge层可以在结晶缺陷能移动的温度及时间内退火，退火可以重复进行多次。功能层可以为与Ge晶格匹配或准晶格匹配的3-5族化合物层或是2-6族化合物层，比如功能层可以是与Ge晶格匹配或准晶格匹配的3-5族化合物层，作为3族元素，包含Al、Ga、In中的至少1种，作为5族元素，包括N、P、As、Sb中的至少1种。
在本发明的第2方案中，提供一种半导体基板，其包含Si基板；在上述基板上，相互隔开而形成的多个Ge层；在所述多个Ge层的各层上形成的缓冲层；以及在上述缓冲层上形成的功能层。
在上述半导体基板中，上述缓冲层也可以与上述多个Ge层的各层晶格匹配或准晶格匹配，上述功能层可与上述缓冲层晶格匹配或准晶格匹配。在上述半导体基板中，上述缓冲层还可以包括含有P的3-5族化合物半导体层。在上述半导体基板中，上述多个Ge层的各层是在含有氢的气氛中进行退火而成的。在上述半导体基板中，上述多个Ge层的各层的与上述功能层对置的面，可以用含P的气体进行表面处理。
在上述半导体基板中，上述多个Ge层的各上表面的面积可以是1mm2以下。在上述半导体基板中，上述多个Ge层的各上表面的面积可以是1600μm2以下。在上述半导体基板中，上述多个Ge层的各上表面的面积可以是900μm2以下。在上述半导体基板中，上述多个Ge层的各上表面是长方形，上述长方形的长边可以是80μm以下。上述多个Ge层的各上表面表面是长方形，上述长方形的长边可以是40μm以下。
在上述半导体基板中，上述基板的主面是(100)面，上述多个Ge层的各上表面是正方形或长方形，上述正方形或上述长方形的至少1边的方向可以与从由上述主面的<010>方向、<0-10>方向、<001>方向及<00-1>方向构成的组中选择的任何一个方向实质上平行。在上述半导体基板中，上述基板的主面是(111)面，上述多个Ge层的各上表面是六边形，上述六边形的至少1边的方向可以与从由上述主面的<1-10>方向、<-110>方向、<0-11>方向、<01-1>方向、<10-1>方向及<-101>方向所构成的组中选择的任何一个方向实质上平行。另外，关于表示结晶的面或方向的米勒指数(Millerindex)，当指数为负的时候一般是在数字上面加上横杠来标示。但在本说明书中，为了方便起见，当指数为负的时候用负数标示。例如，单位晶格的a轴、b轴及c轴的各轴与1、-2及3相交的面标示为(1-23)面。表示方向的米勒指数也同样。
在本发明的第3方案中，提供一种半导体基板，其包括：Si基板；在上述基板上，相互隔开而形成的含GaAs层的多个缓冲层；以及形成在上述多个缓冲层的各层上的功能层。在上述半导体基板中，上述功能层可与上述多个缓冲层的各层晶格匹配或准晶格匹配。在上述半导体基板中，上述GaAs层可以是以600℃以下的温度中结晶生长而形成的。
在本发明的第4方案中，提供一种半导体基板，包括：Si基板；在上述基板上，相互隔开而形成的多个功能层，其中，上述基板的表面，在上述功能层形成之前，由包含P的气体进行过表面处理。在上述半导体基板中，上述功能层可以是3-5族化合物层或是2-6族化合物层。在上述半导体基板中，上述功能层是3-5族化合物层，作为3族元素，包含从由Al、Ga及In所构成的组中选择的1种以上的元素，作为5族元素，包含从由N、P、As及Sb构成的组中选择的1种以上的元素。在上述半导体基板中，上述功能层的算术平均粗糙度在0.02μm以下为好。
在本发明的第5方案中，提供半导体基板的制造方法，该方法包括：在Si基板上结晶生长Ge层的步骤；使Ge层形成图案，形成孤立的岛状的Ge层的步骤；在Ge层上使由含P的3-5族化合物半导体层所构成的缓冲层结晶生长的步骤；以及在所述缓冲层上结晶生长功能层的步骤。在第5方案中，还可以包括对岛状的Ge层以结晶缺陷能移动的温度及时间进行退火的步骤，还可以包括重复进行多次退火的步骤。
在本发明的第6方案中，提供半导体基板的制造方法，包括：在Si基板上形成相互隔开的多个Ge层的步骤；在上述多个Ge层的各层上形成缓冲层的步骤；在上述缓冲层上形成功能层的步骤。在上述半导体基板的制造方法中，可以在形成上述缓冲层的步骤中，使上述缓冲层与上述Ge层晶格匹配或准晶格匹配，在形成上述功能层的步骤中，使上述功能层与上述缓冲层晶格匹配或准晶格匹配。在上述半导体基板的制造方法中，形成上述缓冲层的步骤中，可以包括形成含P的3-5族化合物半导体层的步骤。在上述半导体基板的制造方法中还可以包括对多个Ge层的各个层以结晶缺陷能移动的温度及时间进行退火的步骤。在上述半导体基板的制造方法中，进行上述退火的步骤中，也可以对上述多个Ge层的各个层以680℃以上且不足900℃的温度进行退火。在上述半导体基板的制造方法中，进行上述退火的步骤中，也可以对上述多个Ge层的各个层在含有氢的气氛中进行退火。在上述半导体基板的制造方法中可以包括多个上述退火的步骤。
在本发明的第7方案中，提供半导体基板的制造方法，该方法包括：在Si基板上形成多个相互隔开的包含GaAs层的缓冲层的步骤；以及在所述多个缓冲层的各层上形成功能层的步骤。在上述半导体基板的制造方法中，上述GaAs层可以在600℃以下的温度下结晶生长。同时，本发明的第8方案提供半导体基板的制造方法，包括：通过含P的气体对Si基板的表面进行表面处理的步骤；以及在所述基板上形成相互隔开的多个功能层的步骤。
在上述半导体基板的制造方法中，上述功能层可以是3-5族化合物层，作为3族元素，含有从由Al、Ga及In构成的组中选择的1种以上的元素，作为5族元素，含有从由N、P、As及Sb构成的组中选择的1种以上的元素。形成上述功能层的步骤中，以1nm/min以上300nm/min以下的生长速度使上述功能层结晶生长。
在本发明的第9方案中，提供一种电子器件，其具有：Si基板；在所述基板上结晶生长，且形成为孤立的岛状的Ge层；在所述Ge层上结晶生长，且由含P的3-5族化合物半导体层构成的缓冲层；在所述缓冲层之上结晶生长的功能层；以及在所述功能层形成的电子元件。在第9方案中，电子元件可以是异质外延结双极型晶体管，电子元件也可以在每个岛状的Ge层上各形成1个。电子元件可以互相连接，电子元件也可并联连接。可在基板上形成多个岛状的Ge层，多个岛状的Ge层可以等间隔配置。
在本发明的第10方案中，提供一种电子器件，其包括：Si基板；在所述基板上，相互隔开而形成的多个Ge层；在所述多个Ge层的各层上形成的缓冲层；在所述缓冲层上形成的功能层；以及在所述功能层形成的电子元件。在上述电子器件中，上述缓冲层也与所述多个Ge层的各层晶格匹配或准晶格匹配，所述功能层与所述缓冲层晶格匹配或准晶格匹配。在上述电子器件中，上述缓冲层可以包括含P的3-5族化合物半导体层。在上述电子器件中，可以在每个上述Ge层各形成一个上述电子元件。在上述电子器件中，所述多个Ge层的各层以等间隔配置。
在本发明的第11方案中，提供一种电子器件，其具有：Si基板；在所述基板上相互隔开而形成的包含GaAs层的多个缓冲层；在所述多个缓冲层的各层上形成的功能层；以及在所述功能层形成的电子元件。在上述电子器件中，上述功能层可与上所述多个缓冲层的各层晶格匹配或准晶格匹配。在上述电子器件中，上述GaAs层可以600℃以下的温度结晶生长。在上述电子器件中，可以在每个上述缓冲层各形成一个上述电子元件。在上述电子器件中，所述多个缓冲层的各层以等间隔配置。
在本发明的第12方案中，提供一种电子器件，其包括Si基板；在所述基板上相互隔开而形成的多个功能层；在所述功能层形成的电子元件，其中，在所述功能层形成之前，由含P的气体对所述基板表面进行表面处理。在上述电子器件中，可以在每一上述功能层各形成一个上述电子元件。在上述电子器件中，可以将所述多个功能层的各层以等间隔配置。
在上述电子器件中，上述电子元件可以是异质外延结双极型晶体管。在上述电子器件中，上述电子元件可以相互连接。在上述电子器件中，上述电子元件可以并联连接。
【附图说明】
【图1】本实施方案的半导体基板101的平面例。
【图2】表示形成在岛状的Ge层120上的HBT和半导体基板101的剖面例。
【图3】半导体基板101在制造过程的剖面例。
【图4】表示半导体基板101在制造过程的剖面例。
【图5】表示半导体基板101在制造过程的剖面例。
【图6】表示半导体基板101在制造过程的剖面例。
【图7】表示在半导体基板101制造过程的剖面例。
【图8】表示在其他的实施方案的半导体基板201的剖面例。
【图9】表示在半导体基板201制造过程的剖面例。
【图10】表示在半导体基板201制造过程的剖面例。
【图11】进一步表示在其他的实施方案中的半导体基板301的剖面例。
【图12】表示在半导体基板301制造过程的剖面例。
【图13】表示未做退火处理的Ge层剖面形状。
【图14】表示以700℃进行退火处理的Ge层剖面形状。
【图15】表示以800℃进行退火处理的Ge层剖面形状。
【图16】表示以850℃进行退火处理的Ge层剖面形状。
【图17】表示以900℃进行退火处理的Ge层剖面形状。
【图18】表示在具有与Si晶片的<010>方向平行的边的开口内部形成的GaAs结晶的电子显微镜照片。
【图19】表示在具有与Si晶片的<010>方向平行的边的开口内部形成的GaAs结晶的电子显微镜照片。
【图20】表示在具有与Si晶片的<011>方向平行的边的开口内部形成的GaAs结晶的电子显微镜照片。
【图21】表示在开口内部形成的GaAs结晶的膜厚。
【图22】表示HBT元件的电特性与Ge层的上表面的面积之间的关系图。
【图23】表示HBT元件的激光显微镜像。
【图24】表示含3个HBT元件的电子元件的激光显微镜像。
【符号说明】
101半导体基板，102Si晶片，108集电极，110发射电极，112基电极，120Ge层，122缓冲层，123InGaP层，124元件形成层，125附生层，130Ge膜，201半导体基板，202缓冲层，204GaAs膜，301半导体基板
【具体实施方式】
以下，通过发明的实施方案对本发明的一个方面进行说明。以下的实施方案并不限定权力请求的范围。在实施方案中说明的特征组合并非全部为本发明所必须。图1表示本实施方案的半导体基板101的平面例。本实施方案的半导体基板101中，在Si晶片102上具有岛状的Ge层120。岛状的Ge层120构成形成元件的元件形成区域。如图所示，在Si晶片102表面形成多个岛状的Ge层120，并以等间隔配置。
在本实施方案的半导体基板101中，图1表示在岛状的Ge层120上形成HBT(异质外延结双极型晶体管)作为电子元件的例子。另外，作为HBT而例示的电子元件，可以在每一个岛状的Ge层120上各形成一个。电子元件可以相互连接，还可以并联连接。
Si晶片102可以是Si基板的一个例子。Si晶片102可利用市售的Si晶片。
另外，Si晶片102可以是不含杂质的高电阻Si晶片，也可以是含有p型或n型杂质的中电阻或是低电阻的Si晶片。Ge层120可以不含杂质的Ge，也可以含p型或n型的杂质。Si晶片102表面可以是基板的主面的一例。
图2表示在岛状的Ge层120上形成的HBT和半导体基板101的剖面例。半导体基板101具有Si晶片102、Ge层120、缓冲层122和元件形成层124。在元件形成层124上形成HBT作为电子元件。另外，作为在元件形成层124上形成的电子元件，在本实施方案中示例了HBT，但并不受此限定。比如，可以形成发光二极管、HEMT(高电子移动率晶体管)、太阳电池、薄膜传感器等的电子元件。
元件形成层124的表面分别形成HBT的集电极台面(Collector mesa)、发射极台面(Emitter mesa)及基极台面(Base mesa)。在集极台面、发射极台面及基极台面的表面经由接触孔(contact hole)而形成集电极108、发射极电极110及基电极112。在元件形成层124含有HBT的集极层、发射极层及基极层。
作为集极层，可以例示从基板方向依次将载流子浓度3.0×1018cm-3、膜厚500nm的n+GaAs层，与载流子浓度1.0×1016cm-3、膜厚500nm的n-GaAs层进行层叠的层叠膜。作为基极层，可以例示载流子浓度5.0×1019cm-3、膜厚50nm的p-GaAs层。作为发射极层，能例示从基板方向将载流子浓度3.0×1017cm-3、膜厚30nm的n-InGaP层和载流子浓度3.0×1018cm-3、膜厚100nm的n+GaAs层和载流子浓度1.0×1019cm-3、膜厚100nm的n+InGaAs层依次层叠得到的层叠膜。
Si晶片102可如上所述。Ge层120在Si晶片102上形成孤立的岛状。Ge层120在Si晶片102上结晶生长而形成。作为结晶生长的一个例子可以例举外延生长。所述Ge层120形成为岛状，所述岛状的大小不超过进行退火时在所述退火的温度及时间内结晶缺陷所移动的距离的2倍。
同时，所述Ge层120形成为岛状，所述岛状的大小满足进行退火时在所述退火的温度下所述Ge层与所述Si基板之间的热膨胀系数的差异所产生的应力不会导致缺陷发生的条件。Ge层120可形成1个岛状的Ge层120的上表面的面积为1mm2以下、优选不足0.25mm2的岛状。Ge层120能够在结晶缺陷可移动的温度及时间内进行退火，退火可以重复多次。
当在Si晶片102上形成多个Ge层120时，该多个Ge层120可以在Si晶片102上相互隔开而形成。多个Ge层120的各层相互间以等间隔配置。并且，在本说明书中，所谓的Ge层120的“上表面”是指与Ge层120基板侧的面相反侧的面。比如，当Ge层120与Si晶片102的表面相接时，将Ge层120的与Si晶片102的表面接触的侧面称之为下表面，将与该下表面相反侧的面称之为上表面。同时，有时还称Ge层120上表面的形状为上表面形状。
多个Ge层120的各上表面的面积为1mm2以下，优选为小于0.25mm2。上述面积可以是0.01mm2以下，优选是1600μm2以下，更优选可以是900μm2以下。在上述面积为0.01mm2以下时，与上述面积超过0.01mm2的情况比较，能够缩短对Ge层120进行退火处理所需要的时间。同时，当功能层与基板的热膨胀系数的差异大时，容易因为热退火处理而在功能层产生局部性的翘曲。而即使是在这样的情况下，也可以通过把上述面积作成0.01mm2以下，而得以抑制由于该翘曲而在功能层上产生结晶缺陷。
当各个Ge层120的上表面的面积为1600μm2以下时，利用在Ge层120上表面形成的功能层，能够制造高性能的电子器件。当上述面积为900μm2以下时，能够成品率良好地制造上述电子器件。
另一方面，各个Ge层120上表面的面积可以是25μm2以上。如果上述面积比25μm2小，则在各个Ge层120上使结晶外延生长时，该结晶的生长速度将变得不稳定，形状上也容易产生不整齐。此外，如果再加上上述面积比25μm2小的话，则存在装置加工困难、成品率降低、不利于工业性生产的问题。
在各个Ge层120上表面形状为正方形或长方形时，该上表面形状的一边的长度可以是100μm以下，优选是80μm以下，更优选是40μm以下，是30μm以下更好。另外，在上述表面形状为长方形时，上述一边的长度可以是长边的长度。
在上述表面形状的一边长度为100μm以下时，与上述表面形状的一边的长度大于100μm的情况相比，能缩短对Ge层120进行退火处理所需要的时间。同时，即使是功能层和基板的热膨胀系数之差大的情况下，也能抑制在功能层产生结晶缺陷。
当上述表面形状的一边的长度为80μm以下时，使用在各个Ge层120上形成的功能层，可形成高功能的电子器件。当上述表面形状的一边的长度为40μm以下时，能够高成品率地制造上述电子器件。
Ge层120，比如可以用CVD法或MBE法(分子射线外延生长法)形成。原料气体可以是GeH4。Ge层120可以在0.1Pa以上100Pa以下的压力下，通过CVD法来形成。Ge层120可以在具有含卤元素的气体的原料气体的气氛中用CVD法形成。含有卤元素的气体可以是氯化氢气体或是氯气。Ge层120可以通过在Si晶片102的表面形成Ge膜，然后将该Ge膜图案化而形成。上述Ge膜可以用上述的方法形成。
在Ge层120的上表面形状为多边形的情况下，该多边形的至少1边的方向可与基板的主面的结晶学面方位的1个面方位实质上平行。在这里的「实质上平行」包括上述多边形的一边的方向与基板的结晶学的面方位的1个面方位从平行方向稍微倾斜的情况。上述倾斜度的大小可以是5°以下。因此，得以稳定地形成Ge层120。此外，当在Ge层120上使结晶外延生长时，能抑制该结晶的不规则。这样，可稳定地形成上述结晶。其结果可获得如下效果：结晶容易生长，能得到形状整齐的结晶，且能得到质量良好的结晶。
基板的主面可以是(100)面、(110)面或(111)面，或与这些等效的面。此外，基板的主面也可从上述结晶学面方位稍微倾斜。即，上述基板可以有倾斜角。上述倾斜度的大小可以是10°以下。上述倾斜度的大小是0.05°以上6°以下为佳，更好的是0.3°以上6°以下。当形成上表面形状为正方形或长方形的Ge层120时，基板的主面可以是(100)面或(110)面或与这些等效的面。以此，可使Ge层120及形成在Ge层120上的结晶稳定。同时，当使方形结晶生长在Ge层120上时，基板的主面可以是(100)面或(110)面或与这些等效的面。这样，上述结晶中容易出现4重对称的侧面。
作为一个例子，针对在Si晶片102的表面的(100)面形成上表面形状为正方形或长方形的Ge层120，并在该Ge层120上形成作为元件形成层124的GaAs结晶的情况进行说明。在该情况下，Ge层120的上表面形状的至少1边的方向，可与从由Si晶片102的<010>方向、<0-10>方向、<001>方向及<00-1>方向构成的组中选择的任1个方向实质上平行。以此，可使GaAs结晶的侧面出现稳定的面。
作为另一个例子，对在Si晶片102的表面的(111)面上形成上表面形状为六边形的Ge层120，并在该Ge层120上形成作为元件形成层124的GaAs结晶的情况进行说明。这种情况下，Ge层120的上表面形状的至少1边的方向，可与从由Si晶片102的<1-10>方向、<-110>方向、<0-11>方向、<01-1>方向、<10-1>方向及<-101>方向构成的组中选择的任一个方向实质上平行。以此，可使GaAs结晶的侧面出现稳定的面。另外，Ge层120的上表面形状可以是正六边形。同样，也可以不是GaAs结晶，而形成属于六方晶的结晶的GaN结晶。
Ge层120可以在不足900℃、优选在850℃以下进行退火。这样，能维持Ge层120表面的平坦性。Ge层120表面的平坦性，特别是当在Ge层120表面层叠其他层时尤其重要。另一方面，Ge层120可以在680℃以上，优选在700℃以上进行退火。这样，能降低Ge层120的结晶缺陷的密度。Ge层120可以在680℃以上且不足900℃的条件下进行退火。
Ge层120可以在大气气氛下、氮气氛下、氩气氛下或氢气氛下进行退火。特别是通过在含有氢的气氛中对Ge层120进行退火处理，可使Ge层120的表面状态维持光滑的状态，且还能降低Ge层120的结晶缺陷的密度。
Ge层120可以在满足结晶缺陷能移动的温度及时间的条件下进行退火。如果对Ge层120实施退火处理，则Ge层120内部的结晶缺陷在Ge层120内部移动，比如，被Ge层120的表面或Ge层120内部的吸集区所捕获。因此，能够排除Ge层120的表面附近的结晶缺陷。Ge层120的表面或Ge层120的内部的吸集区可以是捕捉能在Ge层120内部移动的结晶缺陷的缺陷捕捉部的一个例子。
缺陷捕捉部可以是结晶的界面或者表面或是物理性伤痕。缺陷捕捉部，可以配置在退火处理的温度及时间内结晶缺陷可能移动的距离内。
另外，Ge层120可以是对功能层提供种晶(seeding)面的种晶层的一个例子。作为种晶层的其他例，能例示SixGe1-x(式中，0≤x＜1)。同时，退火可以是2级退火，即重复进行以800～900℃、2～10分种的高温退火和以680～780℃、2～10分钟的低温退火处理。
另外，在本实施方案中，围绕Ge层120接触于Si晶片102表面而形成的情况进行了说明，但并不限定于此。比如，也可以在Ge层120与Si晶片102之间配置其他的层。上述的其他层，可为单一的层，也可包含多个层。
可以按照以下的步骤形成Ge层120。首先，以低温形成种晶。种晶可以是SixGe1-x(式中，0≤x＜1)。种晶的生长温度可为330℃以上450℃以下。此后，将形成有种晶的Si晶片102的温度升温至预定温度，可形成Ge层120。
同时，可以用含有P的气体对多个Ge层120的各个层的与功能层对置的面进行表面处理。上述表面处理，比如在形成Ge层120之后，通过对Ge层120表面比如实施PH3暴露处理来实施。由此，如果在Ge层120上使结晶外延生长时，该结晶的结晶性得以提高。上述PH3处理，可以在500℃以上900℃以下，优选在600℃以上800℃以下的温度下实施。如果比500℃低则有时呈现不出处理的效果，如果比900℃高则有时造成Ge层120的变质。
缓冲层122在Ge层120上结晶生长，并由含P的3-5族化合物半导体层构成。即缓冲层122形成在Ge层120和元件形成层124之间，作为缓冲层122，可以例示结晶生长的含有P的3-5族化合物半导体层，例如InGaP层。作为结晶生长，比如能例示外延生长。同时，缓冲层122可以是在Si晶片102上以500℃以下的温度结晶生长且形成为孤立的岛状的GaAs层。予以说明，在Ge层120和元件形成层124之间也可不形成缓冲层122。当不具备缓冲层122时，可用含P的气体对Ge层120的与元件形成层124对置的表面进行表面处理。
元件形成层124，可以是功能层的一个例子。在元件形成层124上能够形成如上所述作为电子元件的一个例子的HBT。即，元件形成层124可以与Ge层120相接的方式形成。即，元件形成层124可以与Ge层120相接的方式或夹隔缓冲层122的方式结晶生长。作为结晶生长的例子，可以举出外延生长。
元件形成层124，可以是与Ge晶格匹配或准晶格匹配的3-5族化合物层或是2-6族化合物层。或者，元件形成层124，可以是与Ge晶格匹配或准晶格匹配的3-5族化合物层，作为3族元素，包含Al、Ga、In中的至少一种，作为5族元素，包括N、P、As、Sb中的至少1种。比如作为元件形成层124，可例示GaAs层。所谓准晶格匹配是指互相接触的2个半导体层的各自的晶格常数之差较小，因此虽然不是完全的晶格匹配，但由于晶格失配而发生的缺陷在不显著的范围内，是大体上的晶格匹配，是能够层叠互相接触的2个半导体层的状态。比如，Ge层和GaAs层的层叠状态即被称作为准晶格匹配。
元件形成层124的算术平均粗糙度(以下，有时称作Ra值。)可为0.02μm以下，最好是0.01μm以下。这样，使用元件形成层124能形成高功能的电子器件。在这里，Ra值是表示表面粗糙度的指标，可按照JISB0601-2001算出。Ra值可以用以下方式计算，即，将一定长度的粗糙度曲线以中心线为基准折叠，再将用该粗糙度曲线与该中心线而得的面积除以测得的长度而算出。
元件形成层124是3-5族化合物层，作为3族元素，含有从由Al、Ga及In构成的组中选择的1种以上的元素，作为5族元素，含有从由N、P、As及Sb构成的组中选择的1种以上的元素，元件形成层124的生长速度可以是300nm/min以下，优选是200nm/min以下，更优选是60nm/min以下。以此，能使元件形成层124的Ra值达到0.02μm以下。另一方面，元件形成层124的生长速度，可以是1nm/min以上，优选是5nm/min以上。以此，能够在不牺牲生产率的前提下，得到质量优良的元件形成层124。比如，可以使元件形成层124以1nm/min以上300nm/min以下的生长速度结晶生长。
当在Si晶片102上相互隔开地形成多个Ge层120时，可以在该多个Ge层120的各层上形成元件形成层124。可以得到含有Si基板、在基板上相互隔开地形成的多个Ge层120和形成在多个Ge层120的各层上的功能层的半导体基板。此时，各个元件形成层124可与该多个Ge层120的各层晶格匹配或准晶格匹配。
在元件形成层124可以形成HBT等的电子元件。以此，可以得到含有Si基板、在基板上相互隔开地形成的多个Ge层120、在多个Ge层120的各层上形成的功能层和在功能层形成电子元件的电子器件。电子元件可以在多个Ge层120的每一个上各形成一个。电子元件可以是异质外延结双极型晶体管。上述电子元件可以相互连接。上述电子元件也可以并联连接。
另外，在本实施方案中，围绕在Ge层120的表面形成元件形成层124的情况进行了说明，但并不受此限定。比如，也可以在Ge层120和元件形成层124之间配置中间层。中间层可以是单一的层，也可以包含多个层。中间层可以在600℃以下形成，优选在550℃以下形成。以此，可提高元件形成层124的结晶性。另一方面，中间层可以在400℃以上形成。中间层可以在400℃以上600℃以下形成。由此，可提高元件形成层124的结晶性。中间层可以是600℃以下，最好是550℃以下的温度下形成的GaAs层。
元件形成层124可以按照以下的步骤形成。首先，在Ge层120的表面形成中间层。中间层的生长温度可以是600℃以下。此后，将形成有中间层的Si晶片102的温度升温到预定的温度后，形成元件形成层124。
半导体基板101，比如可通过在Si晶片102上形成相互隔开的多个Ge层120，再在多个Ge层120的各层上形成元件形成层124而制得。半导体基板101可以使多个Ge层120的各个层与元件形成层124晶格匹配或准晶格匹配的方式来制造。可在形成了多个Ge层120的各个层之后，直至形成元件形成层124为止的期间，以600℃以下的温度形成GaAs层。还可以在形成多个Ge层120的各个层之后，直至形成元件形成层124为止的期间，用含有P的气体对多个Ge层120的各个层进行表面处理。
图3至图7表示半导体基板101的制造过程中的剖面例。如图3所示，准备Si晶片102，在Si晶片102的表面比如通过外延生长形成Ge膜130。对Ge层120的外延生长而言，可使用比如MOCVD法(有机金属化学气相生长法)或MBE法(分子射线外延生长法)。原料气体可以使用GeH4。
如图4所示，使Ge膜130形成图案，形成岛状的Ge层120。比如可采用光刻法来形成图案。
如图5所示，对形成图案的Ge层120实施热退火。热退火处理中，可例如在实施以未达Ge熔点的温度下进行的高温退火处理后再实施以比高温退火处理温度低的温度下进行的低温退火处理这2阶段的退火处理。而且，这2阶段的退火处理可反复进行多次。作为高温退火处理的温度及时间，可举例有900℃，10分钟，作为低温退火处理的温度及时间，可举例有780℃，10分钟。反复的次数可例示10次。
在本实施方案中，对图案化而形成了岛状的Ge层120重复多次2阶段的退火处理。因此，能够通过退火处理让在外延生长及形成图案的步骤中存在的结晶缺陷向Ge层120的边缘部移动，将该结晶缺陷排除在Ge层120的边缘部，从而，得以使Ge层120结晶缺陷密度降为极低的水平。因此，能够减少之后形成的例如起因于取向附生薄膜(epitaxial film)的基板材料而产生的缺陷，就结果而言能够提升形成于元件形成层124的电子元件的性能。同时，即使是起因于晶格失匹配而不能直接结晶生长在硅基板上的种类的薄膜，也能够将结晶性出色的Ge层120作为基板材料而形成质地优良的结晶薄膜。
如图6所示，使比如作为缓冲层122的InGaP层在Ge层120上结晶生长。作为结晶生长的例子，比如有外延生长。另外，在未形成Ge层120的Si晶片102上也可以形成InGaP层123。但InGaP层123由于结晶性低劣，所以不能在其上形成电子元件。InGaP层123比如可通过蚀刻法除去。
对InGaP层的外延生长而言，比如能采用MOCVD法或MBE法。原料气体可以用TM-Ga(三甲基镓)、TM-In(三甲基铟)、PH3(磷化氢)。InGaP层的外延生长中，比如用650℃的高温气氛形成结晶薄膜。
再者，本实施方案中，图5表示形成Ge层120的步骤中进行退火的例子。可是，退火也能在形成缓冲层122的步骤中实施。如图6所示，即在形成了Ge层120之后，不进行退火，继续形成缓冲层122及InGaP层123，然后再对缓冲层122及Ge层120实施退火。
如图7所示，譬如使元件形成层124外延生长在缓冲层122上。另外，在InGaP层123上也能形成与元件形成层124同时形成的附带层125。但附生层125在结晶性方面差，故不在其上形成电子元件。附生层125比如可以用蚀刻法除去。
作为元件形成层124比如可例示GaAs层或含InGaAs等的GaAs系层叠膜。在GaAs层或GaAs系层叠膜的外延生长中，可使用比如MOCVD法或者MBE法。原料气体可以采用TM-Ga(三甲基镓)、AsH3(三氢化砷)及其他的气体，生长温度可例示比如600℃到650℃。
此后，只要用公知的方法，在元件形成层124上形成比如HBT等电子元件，即可完成图2所示的半导体基板101。通过上述方法，能制造本实施方案的半导体基板101。
本实施方案的半导体基板101中，比如通过蚀刻法区划Ge层120，形成岛状的Ge层120。并且，通过对Ge层120实施多次2阶段的退火，可使Ge层120的结晶性提高，进一步形成InGaP层作为缓冲层122。因此，能得到具有作为结晶性出色的元件形成层124的GaAs层的半导体基板101。半导体基板101采用Si晶片102，因此能廉价地制造半导体基板101，而且可以有效地排出形成在元件形成层124的电子元件所发出的热量。
再者，在图5中说明的对Ge层120退火处理并非是必须的。即使是不对Ge层120进行退火处理，也可以在某种程度上获得由缓冲层122提升结晶性的效果。
图8表示在其他的实施方案中的半导体基板201的剖面例。半导体基板201与半导体基板101大体上相同，但在不使用Ge层120，而使用在500℃以下的温度下结晶生长的GaAs层作为缓冲层202这一点上不同。在以下的说明中，围绕与半导体基板101的情况相异之点加以说明。
图9及图10表示在半导体基板201制造过程的剖面例。如图9所示，准备Si晶片102，在Si晶片102表面以500℃以下的温度结晶生长GaAs膜204。比如能采用MOCVD法或MBE法形成GaAs膜204。原料气体可以使用TE-Ga(三乙基镓)，AsH3(三氢化砷)。作为生长温度，比如能例示450℃。
其次，如图10所示，采用光刻法对GaAs膜204进行蚀刻，使缓冲层202形成孤立的岛状。此后的工序，可以与半导体基板101的情况相同。
在半导体基板201中，作为缓冲层202使用了以500℃以下的温度形成的GaAs层。即使是由低温生长的GaAs层形成的缓冲层202，也可在某种程度上提高元件形成层124的结晶性。因而，能廉价地提供半导体基板201，能提高在元件形成层124形成的电子元件的性能，获得与半导体基板101的情况同样的效果。
图11表示又一其他实施方案的半导体基板301的剖面例。半导体基板301中，用含P的气体对Si晶片102的表面进行了表面处理。图12表示半导体基板301制造过程的剖面例。如图12所示，比如，对Si晶片102的表面实施PH3的暴露处理。暴露处理口可以在高温气氛下实施也可以通过等离子等活化PH3。
在实施了PH3暴露处理的Si晶片102表面，使作为元件形成层124的比如GaAs膜结晶生长后，通过比如光刻法进行蚀刻，以此可使元件形成层124形成为孤立的岛状。
另外，如图12所示，比如由PH3进行了暴露处理后，继续如图9所示的步骤以后的步骤，即可形成与如图8所示的半导体基板201同样的半导体基板。即，对半导体基板201表面比如实施PH3暴露处理，并以500℃以下的温度使GaAs膜204结晶生长，此后，将GaAs膜204图案化，即可形成可为岛状的GaAs层的缓冲层202。
用含P的原料气体对Si晶片102的表面进行表面处理之后，将以500℃以下的温度形成的GaAs层作为缓冲层202时，可使作为元件形成层124的GaAs层的结晶性良好。因而，可以得到廉价地提供半导体基板，且能使元件形成层124上形成的电子元件高性能化的与半导体基板101的情况同样的效果。
【实施例】
(实验例1)
以考查退火温度对Ge层表面的平坦性带来的影响为目的，实施了以下的实验。实验通过对形成于Si晶片表面的Ge层进行退火处理，并观察经退火处理的Ge层的剖面形状来实施。通过围绕退火处理的温度不同的情况实施上述的实验，调查了退火温度对Ge层表面的平坦性带来的影响。
按照以下的步骤形成Ge层。首先，以热氧化法在Si晶片表面形成了SiO2层。Si晶片使用了市售的单晶Si基板。根据蚀刻法，在SiO2层形成了开口。SiO2层的平面形状为边长是400μm的正方形。在这里，所谓SiO2层的「平面形状」是指将SiO2层投影在基板的主面时的形状。以下，所谓开口的「底面形状」是指在形成了开口的SiO2层的Si晶片侧的面的开口的形状。
其次，根据CVD法，在开口内部使Ge层选择性地外延生长。原料气体用了GeH4。原料气体的流量及成膜时间，分别设定了预定的值。
图13到图17表示退火温度与Ge层的平坦性之间的关系。图13表示未退火的Ge层的剖面形状。图14、图15、图16及图17表示分别以700℃、800℃、850℃、900℃实施了退火处理时Ge层的剖面形状。Ge层的剖面形状，通过激光显微镜进行观察。各图的纵轴表示垂直于Si晶片的主面的方向上的距离，表示Ge层的膜厚。各图的横轴表示平行于Si晶片的主面的方向上的距离。
由图13至图17可知，退火温度越低，Ge层表面的平坦性越良好。可知尤其是退火温度未达900℃时，Ge层的表面显示出优良的平坦性。
(实验例2)
以考查Ge层的上表面形状与基板的结晶学的方位之间的关系对形成在该Ge层上的结晶带来的影响为目的，实施了以下的实验。实验通过在Si晶片的(100)面形成了Ge层之后，使GaAs结晶生长在Ge层上，并观察该GaAs结晶的形状来实施。针对Ge层的上表面形状与Si晶片的结晶学的面方位之间的位置关系的不同的情况实施上述的实验，以此调查Ge层的上表面形状与基板的结晶学的面方位之间的关系对该Ge层上面形成的结晶的影响。
Ge层按照以下的步骤形成。首先，在Si晶片的表面形成了SiO2层。作为Si晶片使用了市售的单结晶Si基板。Si晶片表面的面方位是Si的(100)面。根据蚀刻法将SiO2层图案化为预定的形状。在Si晶片的表面形成了3个以上的上述预定大小的SiO2层。将上述预定大小的SiO2层以500μm的间隔等间隔地排列形成了上述SiO2层。根据蚀刻法，在SiO2层形成了具有预定底面形状的开口。以使上述底面形状的一边的方向和Si晶片的<010>方向或<011>方向平行的方式形成上述开口。当上述底面形状为长方形时，以长边的方向和Si晶片的<010>方向或<011>方向平行的方式形成开口。
其次，根据CVD法，使Ge层选择性地生长于开口内部。原料气体使用了GeH4。原料气体的流量及成膜时间分别设定了预定值。其次，根据MOCVD法，在经过退火处理的Ge层上形成了GaAs结晶。GaAs结晶以620℃、8MPa为条件，在开口内部的Ge层表面外延生长。原料气体使用了三甲基镓及三氢化砷。原料气体的流量及成膜时间各自设定为预定值。
如上所述，改变Si晶片的结晶学方位和开口底面形状之间的位置关系，形成了GaAs结晶。围绕各种情况，用电子显微镜观察所形成的GaAs结晶的表面状态。图18至图20是电子显微镜照片，显示形成在Ge层上面的GaAs结晶的表面。
图18表示以开口的一边的方向与Si晶片的<010>方向实质上平行的方式在SiO2层形成了开口之后，在该开口内部使GaAs结晶生长的结果。在本实验例中，SiO2层的平面形状是一边的长度为300μm的正方形。开口的底面形状是边长为10μm的正方形。图18中，图中的箭形符号表示<010>方向。如图18所示，可得到形状整齐的结晶。
由图18可知，在GaAs结晶的4个侧面分别出现(10-1)面、(1-10)面、(101)面及(110)面。同时，图中在GaAs结晶的左上角上呈现(11-1)面，图中，在GaAs结晶的右下角出现(1-11)面。(11-1)面及(1-11)面是与(-1-1-1)面等效的面，是稳定的面。
另一方面，可知在图中GaAs结晶的左下角及右上角没出现这样的面。比如，在图中，尽管可以在左下角出现(111)面，但没出现(111)面。这可以认为这是在图中的左下角被比(111)面更稳定的(110)面及(101)面所夹持的缘故。
图19表示如以开口的一边的方向与Si晶片的<010>方向实质上的平行的方式在SiO2层形成了开口之后，在该开口内部使GaAs结晶生长的结果。图19表示从斜上方45°观察到的结果。在本实验例中，SiO2层的平面形状是边长为50μm的正方形。开口的底面形状为边长是10μm的正方形。在图19中，图中的箭头表示<010>方向。如图19所示，能得到形状整齐的结晶。
图20表示以开口的一边的方向与Si晶片的<011>方向实质上平行的方式在SiO2层形成开口之后，在该开口内部使GaAs结晶使生长的结果。在本实验例中，SiO2层的平面形状为边长是400μm的正方形。开口的底面形状为边长是10μm的正方形。在图20中，图中的箭头表示<011>方向。如图20所示，得到比图18及图19的形状更加不规则的结晶。因此可以认为产生结晶形状不规则的原因在于，在GaAs结晶的侧面出现了比较不稳定的(111)面的结果。
(实验例3)
以考查形成在Ge层上的结晶的生长速度与该结晶表面粗造度之间的关系为目的，实施了以下实验。实验通过在Si晶片表面形成Ge层之后，在Ge层上使GaAs结晶生长，并观察在一定时间内生长的GaAs结晶的膜厚与该GaAs结晶剖面的形状来实施。针对GaAs结晶的生长速度不同的情况实施了上述的实验，以此，调查GaAs结晶的生长速度对GaAs结晶表面粗度造成的影响。
以与实验例2同样的步骤，在Si晶片上形成Ge层及GaAs结晶。在本实验例中，在对SiO2层图案化的步骤中，设定SiO2层的平面形状的一边的长度为200μm、500μm、700μm、1000μm、1500μm、2000μm、3000μm或4250μm。在本实验例中，当从Si晶片上面观看时，发现是以SiO2层的周围被Si晶片的表面包围的方式形成了SiO2层。
针对各种情况进行了3次实验，即，开口的底面形状分别为边长是10μm的正方形的情况、边长是20μm的正方形的情况、短边为30μm且长边为40μm的长方形的情况。以开口的底面形状的一边的方向与Si晶片的<010>方向平行的方式形成了开口。当上述底面形状为长方形时，以使长边的方向与Si晶片的<010>方向平行的方式形成了开口。Ge层及GaAs结晶的生长条件设定成与实验例2的条件相同。
如上所述，改变SiO2层的平面形状及开口的底面形状，形成GaAs结晶。针对各自的情况，观察了在一定时间之内所形成的GaAs结晶的膜厚和该GaAs结晶剖面形状。GaAs结晶的膜厚根据以下方式算出，即，利用针式等级差别计(KLA Tencor公司制造，Surface Profiler P-10)，测量在GaAs结晶的3处的测量点的膜厚，再将该3处的膜厚取平均而求出。GaAs结晶的剖面形状通过激光显微镜装置来观察。另外，上述膜厚可以用以下方式算出，即利用透射式电子显微镜或扫描型电子显微镜进行的剖面观察法直接测量元件形成层124的3处的测量点的膜厚，再将该3处的膜厚取平均而算出。
(实验例4)
以考查形成在Ge层上面的结晶的生长速度与该结晶表面粗糙度之间的关系为目的，实施了以下的实验。除了把三甲基镓的供给量减半，并使GaAs结晶的生长速度降低为约一半以外与实验例3的情况相同地实施了试验。另外，在本实验例中，在对SiO2层图案化的步骤中，设定SiO2层的平面形状的一边的长度为200μm、500μm、1000μm、2000μm、3000μm或4250μm。同时，关于开口的底面形状，以边长是10μm的正方形的情况实施了实验。
如上所述，改变SiO2层的平面形状形成GaAs结晶。针对各种情况，观察了在一定时间内所形成的GaAs结晶的膜厚和该GaAs结晶的剖面形状。另外，以观察GaAs结晶的膜厚及剖面形状为目的，在形成GaAs结晶之后，除去了上述SiO2层。与实验例3的情况同样地进行了对GaAs结晶的膜厚及剖面形状的观察。
实验例3及实验例4的实验结果表示在图21及表1中。在图21表示实验例3的各种情况下的GaAs结晶的膜厚的平均值。表1表示实验例3及实验例4各种情况下的GaAs结晶的生长速度和Ra值。以下，在说明书及附图中，有时称上述SiO2层为覆盖区域。同时，有时称开口的底面形状的一边的长度为开口的一边的长度。有时称SiO2层的平面形状的一边的长度为SiO2层的一边的长度或覆盖区域的一边的长度。
图21表示GaAs结晶的生长速度与SiO2层平面形状及开口平面形状之间的关系。在图21中，纵轴表示在一定时间之内生长的GaAs结晶的膜厚，横轴表示SiO2层的一边的长度[μm]。在本实验例中，因为GaAs结晶的膜厚是在一定时间之内生长的膜厚，因此用该膜厚除以该时间，便能获得GaAs结晶的生长速度的近似值。
在图21中，菱形标记表示开口底面形状为边长是10μm的正方形时的实验数据，四角形标记表示开口底面形状是边长为20μm的正方形时的实验数据。在该图中，三角形图是开口底面形状的长边为40μm、短边为30μm的长方形的情况下的实验数据。由图21可知，SiO2层的一边的长度达到4250μm之前，上述生长速度随着SiO2的尺寸增大而稳定地增加。
表1表示实验例3及实验例4的各个情况下的GaAs结晶的生长速度
Figure GPA00001155208600211
和Ra值[μm]。另外，GaAs结晶的膜厚用针式段差计进行测量。同时，Ra值是通过激光显微镜装置的观察结果算出的。由表1可知，GaAs结晶的生长速度越慢，表面粗糙度越得以改善。同时可知GaAs结晶的生长速度在300nm/min以下时，Ra值在0.02μm以下。
【表1】
Figure GPA00001155208600221
(实验例5)
以考查Ge层表面形状对利用形成在Ge层上的功能层的电子器件的特性及成品率造成的影响为目的，实施了以下的实验。实验通过使用在Ge层上形成的功能层制造HBT元件，并测量HBT元件的基极薄片电阻Rb[Ω/□]和电流放大率β来实施。通过对Ge层上表面的面积的大小不同的情况实施上述的实验，考查Ge层的上表面形状给予上述电子器件的特性及成品率的影响。
按照以下的步骤制造了HBT元件。首先，制造了具有Si晶片、Ge层、及作为元件形成层的GaAs层的半导体基板。其次，在制得的半导体基板上形成半导体层，制造了HBT元件。
按照以下的步骤制造了上述半导体基板。首先，与实验例3同样，在Si晶片的表面形成SiO2层，在设置在SiO2层上的开口内部形成了Ge层。形成Ge层之后，实施了退火处理。
在本实验例中，围绕开口底面形状分别是：边长为20μm的正方形、短边为20μm长边为40μm的长方形、边长为30μm的正方形、短边为30μm长边为40μm的长方形、或短边为20μm长边80μm的长方形的各种情况制造了HBT元件。
在开口底面形状为正方形时，以上述底面形状的正交的2个边的一方与Si晶片的<010>方向平行，另一方与Si晶片的<001>方向平行的方式形成了开口。当开口底面形状为长方形时，以上述底面形状的长边与Si晶片的<010>方向平行、短边与Si晶片的<001>方向平行的方式形成了开口。SiO2层的平面形状主要围绕1边为300μm的正方形的情况进行了实验。
在本实验例中，在Ge层和GaAs层之间形成了中间层。中间层是在对Ge层进行退火处理之后，根据MOCVD法在Ge层上形成的。中间层是将形成Ge层的Si晶片的温度设定为550℃而形成的。中间层以三甲基镓及三氢化砷作为原料气体来生长。中间层的膜厚是30nm。其次，在将形成有中间层的Si晶片的温度升温到640℃后，根据MOCVD法形成GaAs层。GaAs层的膜厚是500nm。
其次，通过MOCVD法，在上述GaAs层的表面层叠半导体层。以此，得到依次配置了Si晶片，膜厚850nm的Ge层，膜厚30nm的中间层，膜厚500nm的非掺杂GaAs层，膜厚300nm的n型GaAs层，膜厚20nm的n型InGaP层，膜厚3nm的n型GaAs层，膜厚300nm的GaAs层，膜厚50nm的p型GaAs层，膜厚20nm的n型InGaP层，膜厚120nm的n型GaAs层和膜厚60nm的n型InGaAs层的HBT元件构造。在上述半导体层中，作为n型杂质使用了Si。在上述半导体层中，作为p型杂质使用了C。对所得到的HBT元件构造配置电极，制成HBT元件。
如上所述，改变开口的底面形状，制造HBT元件。关于各个情况，分别测量了所制造的HBT元件的基极薄片电阻值Rb[Ω/□]和电流放大率β。用基极电流值除集电极电流值求出电流放大率β。
图22表示HBT元件的电流放大率β与基极片电阻值Rb之比与开口的平面形状的面积[μm2]之间的关系。另外，Ge层上表面的面积与开口底面形状的面积大体上一致。同时，Ge层上表面形状的一边长度与开口底面形状的一边的长度大体上相同。
在图22中，纵轴表示基极片电阻Rb[Ω/□]除电流放大率β得到的值，横轴表示开口的底面形状的面积。另外，图22中虽然没表示电流放大率β的值，但电流放大率得到了70～100左右的高值。另一方面，如果对Si晶片的整个面形成同样的HBT元件构造，形成了HBT元件的电流放大率β是10以下。
由此可知，由于在Si晶片的表面局部性地形成上述HBT元件构造，从而得以制造出电特性出色的器件。特别是，明确了在Ge层的上表面形状的一边的长度为80μm以下，或Ge层的上表面的面积为1600μm2以下的情况下，能够制造电特性优良的装置。
由图22可知，Ge层的上表面的面积是900μm2以下时，与Ge层的上表面的面积是1600μm2的情况比较，电流放大率β对基极片电阻值Rb之比的偏差较小，由此可知，在Ge层上表面形状的一边的长度为40μm以下或Ge层上表面的面积为900μm2以下时，能够以高成品率制造上述装置。
图23表示所得到的HBT元件的激光显微镜像。图中，浅灰色的部分代表电极。自图23可知，在配置在正方形的覆盖区域中央附近的开口领域有3个电极排列。上述3个电极由图左侧开始分别表示HBT元件的基电极、发射电极及集电极。测量了上述HBT元件的电特性而得以确认晶体管动作。同时，关于上述HBT元件，根据透射式电子显微镜观察剖面，未观察到位错。
(实验例6)
与实验例5同样地制造了3个具有与实验例5同样的构造的HBT元件。将所制造的3个HBT元件并联连接制造成电子元件。在本实验例中，SiO2层的平面形状是长边为100μm、短边为50μm的长方形。同时，在上述SiO2层内部设置了3个开口。开口的底面形状全部是边长为15μm的正方形。关于其余的条件，以与实验例5的情况相同的条件制成了半导体基板。
图24表示所得到的电子元件的激光显微镜像。图中，浅灰色的部分表示电极。自图24可知，3个HBT元件以并联连接。测量上述电子元件的电特性，得以确认晶体管动作。
以上，用实施的方案说明了本发明，但本发明的技术的范围不受上述的实施方案记载的范围所限定。本领域技术人员明白，可对上述实施的方案实施多种多样的变更或改良，并且根据本申请的专利范围的记载明确可知，实施上述变更和改良后的方案也包含在本发明的技术范围内。
【产业上的利用可能性】
能够在廉价的硅基板上形成结晶性良好的结晶薄膜，利用该结晶薄膜能够形成半导体基板及电子器件等。

Claims (62)

1.一种半导体基板，其具有：
Si基板；
在所述基板上结晶生长，且形成为孤立的岛状的Ge层；
在所述Ge层上结晶生长，且由含P的3-5族化合物半导体层构成的缓冲层；以及
结晶生长在所述缓冲层上的功能层。
2.一种半导体基板，其具有：
Si基板；
在所述基板上以500℃以下的温度结晶生长，且形成为孤立的岛状的由GaAs层构成的缓冲层；以及
在所述缓冲层上结晶生长的功能层。
3.一种半导体基板，其具有：
Si基板以及在所述基板上结晶生长且形成为孤立的岛状的功能层，
其中，所述基板表面由含P的气体进行了表面处理。
4.如权利要求1所述的半导体基板，其中，
所述Ge层形成为岛状，所述岛状的大小不超过进行退火时在所述退火的温度及时间内结晶缺陷所移动的距离的2倍。
5.如权利要求1所述的半导体基板，其中，
所述Ge层形成为岛状，所述岛状的大小满足进行退火时在所述退火的温度下所述Ge层与所述Si基板之间的热膨胀系数的差异所产生的应力不会导致缺陷发生的条件。
6.如权利要求1所述的半导体基板，其中，
所述Ge层形成为面积在1mm2以下的岛状。
7.如权利要求1、4、5或6中任一项所述的半导体基板，其中，
所述Ge层是以结晶缺陷能够移动的温度及时间进行退火而形成的。
8.如权利要求7所述的半导体基板，其中，
所述退火反复进行多次。
9.如权利要求1、4、5、6、7或8中任一项所述的半导体基板，其中，
所述功能层是与Ge晶格匹配或准晶格匹配的3-5族化合物层或2-6族化合物层。
10.如权力要求1、4、5、6、7或8中任一项所述的半导体基板，其中，
所述功能层是与Ge晶格匹配或准晶格匹配的3-5族化合物层，作为3族元素，包含Al、Ga、In中的至少1种，作为5族元素，含有N、P、As、Sb中的至少1种。
11.一种半导体基板，其包括：
Si基板；
在所述基板上，相互隔开而形成的多个Ge层；
在所述多个Ge层的各层上形成的缓冲层；以及
在所述缓冲层上形成的功能层。
12.如权利要求11所述的半导体基板，其中，
所述缓冲层与所述多个Ge层的各层晶格匹配或准晶格匹配，
所述功能层与所述缓冲层晶格匹配或准晶格匹配。
13.如权利要求11或12所述的半导体基板，其中，
所述缓冲层包括含有P的3-5族化合物半导体层。
14.如权利要求11～13中任一项所述的半导体基板，其中，
所述多个Ge层的各层是在含有氢的气氛中进行退火而形成的。
15.如权利要求11～14中任一项所述的半导体基板，其中，
所述多个Ge层的各层的与所述功能层对置的面，由含P的气体进行过表面处理。
16.如权利要求11～15中任一项所述的半导体基板，其中，
所述多个Ge层的各上表面的面积是1mm2以下。
17.如权利要求16所述的半导体基板，其中，
所述多个Ge层的各上表面的面积是1600μm2以下。
18.如权利要求17所述的半导体基板，其中，
所述多个Ge层的各上表面的面积是900μm2以下。
19.如权利要求16所述的半导体基板，其中，
所述多个Ge层的各上表面是长方形，
所述长方形的长边是80μm以下。
20.如权利要求17所述的半导体基板，其中，
所述多个Ge层的各上表面是长方形，
所述长方形的长边是40μm以下。
21.如权利要求11～20中任一项所述的半导体基板，其中，
所述基板的主面是(100)面，
所述多个Ge层的各上表面是正方形或是长方形，
所述正方形或所述长方形的至少1边的方向与从所述主面中的<010>方向、<0-10>方向、<001>方向及<00-1>方向所构成的组中选择的任一个方向实质上平行。
22.如权利要求11～20中任一项所述的半导体基板，其中，
所述基板的主面是(111)面，
所述多个Ge层的各上表面是六边形，
所述六边形的至少1边的方向与从所述主面的<1-10>方向、<-110>方向、<0-11>方向、<01-1>方向、<10-1>方向及<-101>方向所构成的组中选择的任一个方向实质上平行。
23.一种半导体基板，其具有：
Si基板；
在所述基板上，相互隔开而形成的包含GaAs层的多个缓冲层；
在所述多个缓冲层的各层上所形成的功能层。
24.如权利要求23所述的半导体基板，其中，
所述功能层与所述多个缓冲层的各层晶格匹配或准晶格匹配。
25.如权利要求23或24所述的半导体基板，其中，
所述GaAs层是以600℃以下的温度结晶生长而形成的。
26.一种半导体基板，其包括：
Si基板；
在所述基板上，相互隔开而形成的多个功能层；
其中，所述基板的表面，在所述功能层形成之前，由包含P的气体进行了表面处理。
27.如权利要求11～26中任一项所述的半导体基板，其中，
所述功能层是3-5族化合物层或是2-6族化合物层。
28.如权利要求11～26中任一项所述的半导体基板，其中，
所述功能层是3-5族化合物层，作为3族元素，含有从由Al、Ga及In构成的组中选择的1种以上的元素，作为5族元素，含有从由N、P、As及Sb构成的组中选择的1种以上的元素。
29.如权利要求28所述的半导体基板，其中，
所述功能层的算术平均粗糙度是0.02μm以下。
30.一种半导体基板的制造方法，包括：
在Si基板上结晶生长Ge层的步骤；
使所述Ge层形成图案，形成孤立的岛状的Ge层的步骤；
在所述Ge层上使由含P的3-5族化合物半导体层所构成的缓冲层结晶生长的步骤；以及
在所述缓冲层上结晶生长功能层的步骤。
31.如权利要求30所述的半导体基板的制造方法，还包括：
以结晶缺陷能移动的温度及时间对所述岛状的Ge层进行退火的步骤。
32.如权利要求31所述的半导体基板的制造方法，还包括：
对所述退火重复进行多次的步骤。
33.一种半导体基板的制造方法，包括：
在Si基板上形成相互隔开的多个Ge层的步骤；
在所述多个Ge层的各层上形成缓冲层的步骤；以及
在所述缓冲层上形成功能层的步骤。
34.如权利要求33所述的半导体基板的制造方法，其中，
在形成所述缓冲层的步骤中，使所述缓冲层与所述Ge层晶格匹配或准晶格匹配，
在形成所述功能层的步骤中，使所述功能层与所述缓冲层晶格匹配或准晶格匹配。
35.如权利要求33或34所述的半导体基板的制造方法，其中，
在形成所述缓冲层的步骤中，包括形成含P的3-5族化合物半导体层的步骤。
36.如权利要求33～35中任一项所述的半导体基板的制造方法，其中，
还包括以结晶缺陷能移动的温度及时间对所述多个Ge层的各个层进行退火的步骤。
37.如权利要求36所述的半导体基板的制造方法，其中，
所述退火的步骤中，以680℃以上且不足900℃的温度对所述多个Ge层的各层进行退火。
38.如权利要求36或37所述的半导体基板的制造方法，其中，
所述退火的步骤中，在含有氢的气氛中对所述多个Ge层的各层进行退火。
39.如权利要求36～38中任一项所述的半导体基板的制造方法，其中，
包括多个所述退火的步骤。
40.一种半导体基板的制造方法，包括：
在Si基板上形成多个相互隔开的包含GaAs层的缓冲层的步骤；以及
在所述多个缓冲层的各层上形成功能层的步骤。
41.如权利要求40所述的半导体基板的制造方法，其中，
所述GaAs层在600℃以下的温度下结晶生长。
42.一种半导体基板的制造方法，包括：
通过含P的气体对Si基板的表面进行表面处理的步骤；以及
在所述基板上形成相互隔开的多个功能层的步骤。
43.如权利要求33～42中任一项所述的半导体基板的制造方法，其中，
所述功能层是3-5族化合物层，作为3族元素，含有从由Al、Ga及In构成的组中选择的1种以上的元素，作为5族元素，含有从由N、P、As及Sb构成的组中选择的1种以上的元素。
形成所述功能层的步骤中，是以1nm/min以上300nm/min以下的生长速度使所述功能层结晶生长。
44.一种电子器件，包括：
Si基板；
在所述基板上结晶生长，且形成为孤立的岛状的Ge层；
在所述Ge层上结晶生长，且由含P的3-5族化合物半导体层构成的缓冲层；
在所述缓冲层之上结晶生长的功能层；以及
在所述功能层形成的电子元件。
45.如权利要求44所述的电子器件，其中，
在每个所述岛状的Ge层各形成一个所述电子元件。
46.如权利要求44或45所述的电子器件，其中，
所述岛状的Ge层在所述基板上形成有多个，并且多个所述岛状的Ge层以等间隔配置。
47.一种电子器件，包括：
Si基板；
在所述基板上，相互隔开而形成的多个Ge层；
在所述多个Ge层的各层上形成的缓冲层；
在所述缓冲层上形成的功能层；以及
在所述功能层形成的电子元件。
48.如权利要求47所述的电子器件，其中，
所述缓冲层与所述多个Ge层的各层晶格匹配或准晶格匹配，
所述功能层与所述缓冲层晶格匹配或准晶格匹配。
49.如权利要求47或权利要求48所述的电子器件，其中，
所述缓冲层包括含P的3-5族化合物半导体层。
50.如权利要求47～49中任一项所述的电子器件，其中，
所述电子元件，在每个所述Ge层各形成一个。
51.如权利要求47～50中任一项所述的电子器件，其中，
所述多个Ge层的各层以等间隔配置。
52.一种电子器件，其包括：
Si基板；
在所述基板上相互隔开而形成的包含GaAs层的多个缓冲层；
在所述多个缓冲层的各层上形成的功能层；以及
在所述功能层形成的电子元件。
53.如权利要求52所述的电子器件，其中，
所述功能层与所述多个缓冲层的各层晶格匹配或准晶格匹配。
54.如权利要求52或53所述的电子器件，其中，
所述GaAs层以600℃以下的温度结晶生长。
55.如权利要求52～54中任一项所述的电子器件，其中，
所述电子元件，在每个所述缓冲层各形成一个。
56.如权利要求52～55中任一项所述的电子器件，其中，
所述多个缓冲层的各层以等间隔配置。
57.一种电子器件，其包括：
Si基板；
在所述基板上相互隔开而形成的多个功能层；
在所述功能层形成的电子元件，
其中，在所述功能层形成之前，由含P的气体对所述基板表面进行表面处理。
58.如权利要求57所述的电子器件，其中，
所述电子元件，在每个所述功能层各形成一个。
59.如权利要求57或58所述的电子器件，其中，
所述多个功能层的各层以等间隔配置。
60.如权利要求44～59中任一项所述的电子器件，其中，
所述电子元件是异质外延结双极型晶体管。
61.如权利要求44～60中任一项所述的电子器件，其中，
所述电子元件相互连接。
62.如权利要求44～51中任一项所述的电子器件，其中，
所述电子元件以并联连接。
CN2008801199956A 2007-12-28 2008-12-26 半导体基板、半导体基板的制造方法及电子器件 Expired - Fee Related CN101896999B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-341295 2007-12-28
JP2007341295 2007-12-28
PCT/JP2008/004038 WO2009084239A1 (ja) 2007-12-28 2008-12-26 半導体基板、半導体基板の製造方法および電子デバイス

Publications (2)

Publication Number Publication Date
CN101896999A true CN101896999A (zh) 2010-11-24
CN101896999B CN101896999B (zh) 2012-08-08

Family

ID=40823975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801199956A Expired - Fee Related CN101896999B (zh) 2007-12-28 2008-12-26 半导体基板、半导体基板的制造方法及电子器件

Country Status (6)

Country Link
US (1) US8809908B2 (zh)
JP (1) JP5543103B2 (zh)
KR (1) KR20100090767A (zh)
CN (1) CN101896999B (zh)
TW (1) TWI506675B (zh)
WO (1) WO2009084239A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
WO2010038464A1 (ja) * 2008-10-02 2010-04-08 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
US20110227199A1 (en) * 2008-11-28 2011-09-22 Sumitomo Chemical Company, Limited Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus
KR20110097755A (ko) * 2008-11-28 2011-08-31 스미또모 가가꾸 가부시키가이샤 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
US8823141B2 (en) 2009-03-11 2014-09-02 Sumitomo Chemical Company, Limited Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
WO2010134334A1 (ja) 2009-05-22 2010-11-25 住友化学株式会社 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
CN102449775B (zh) 2009-06-05 2014-07-02 独立行政法人产业技术综合研究所 半导体基板、光电转换器件、半导体基板的制造方法和光电转换器件的制造方法
WO2010140370A1 (ja) 2009-06-05 2010-12-09 住友化学株式会社 光デバイス、半導体基板、光デバイスの製造方法、および半導体基板の製造方法
KR101671552B1 (ko) 2009-06-05 2016-11-01 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 센서, 반도체 기판 및 반도체 기판의 제조 방법
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US8592292B2 (en) 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
JP5943645B2 (ja) 2011-03-07 2016-07-05 住友化学株式会社 半導体基板、半導体装置および半導体基板の製造方法
WO2014050187A1 (ja) * 2012-09-28 2014-04-03 独立行政法人科学技術振興機構 ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
KR20210098725A (ko) 2020-02-03 2021-08-11 삼성전자주식회사 적외선 검출 소자 및 이를 포함하는 적외선 검출 시스템
CN111893566A (zh) * 2020-07-21 2020-11-06 璨隆科技发展有限公司 一种氮化镓晶体的制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210831A (ja) 1984-04-04 1985-10-23 Agency Of Ind Science & Technol 化合物半導体結晶基板の製造方法
JPH073814B2 (ja) 1984-10-16 1995-01-18 松下電器産業株式会社 半導体基板の製造方法
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JPS62189720A (ja) * 1986-02-17 1987-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62222626A (ja) * 1986-03-24 1987-09-30 Sharp Corp 半導体ウエハ
JPS6490518A (en) * 1987-10-01 1989-04-07 Mitsubishi Electric Corp Formation of gaas epitaxial layer
JPH01107515A (ja) * 1987-10-20 1989-04-25 Daido Steel Co Ltd 半導体素子の製造方法
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
JP2742856B2 (ja) * 1992-08-24 1998-04-22 光技術研究開発株式会社 半導体薄膜の製造方法
JPH08316152A (ja) * 1995-05-23 1996-11-29 Matsushita Electric Works Ltd 化合物半導体の結晶成長方法
JP2701793B2 (ja) * 1995-06-15 1998-01-21 日本電気株式会社 半導体装置の製造方法
US6372356B1 (en) * 1998-06-04 2002-04-16 Xerox Corporation Compliant substrates for growing lattice mismatched films
JP2000012467A (ja) 1998-06-24 2000-01-14 Oki Electric Ind Co Ltd ＧａＡｓ層の形成方法
US6393167B1 (en) * 1998-07-31 2002-05-21 Monica K. Davis Fast, environmentally-stable fiber switches using a Sagnac interferometer
US6251738B1 (en) * 2000-01-10 2001-06-26 International Business Machines Corporation Process for forming a silicon-germanium base of heterojunction bipolar transistor
US6673646B2 (en) * 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
JP2002334837A (ja) * 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd 半導体基板および半導体装置
JP4345244B2 (ja) * 2001-05-31 2009-10-14 株式会社Ｓｕｍｃｏ ＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP2005019472A (ja) 2003-06-23 2005-01-20 Hamamatsu Photonics Kk 半導体装置、テラヘルツ波発生装置、及びそれらの製造方法
JP4982355B2 (ja) 2004-02-27 2012-07-25 エーエスエム アメリカ インコーポレイテッド ゲルマニウム膜の形成方法
JP2006222144A (ja) * 2005-02-08 2006-08-24 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN101896999B (zh) 2012-08-08
TWI506675B (zh) 2015-11-01
US20110037099A1 (en) 2011-02-17
KR20100090767A (ko) 2010-08-17
JP5543103B2 (ja) 2014-07-09
WO2009084239A1 (ja) 2009-07-09
JP2009177170A (ja) 2009-08-06
US8809908B2 (en) 2014-08-19
TW200943386A (en) 2009-10-16

Similar Documents

Publication Publication Date Title
CN101896999B (zh) 半导体基板、半导体基板的制造方法及电子器件
CN101897000B (zh) 半导体基板、半导体基板的制造方法以及电子器件
CN101896997B (zh) 半导体基板、半导体基板的制造方法及电子器件
CN101896998B (zh) 半导体基板、半导体基板的制造方法及电子器件
CN101897004B (zh) 半导体基板以及半导体基板的制造方法
TWI471910B (zh) 半導體晶圓、電子裝置及半導體晶圓之製造方法
WO2010038460A1 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP3446491B2 (ja) 化合物半導体エピタキシャルウエハの製造方法
JP2004153169A (ja) ｐ形リン化硼素半導体層の製造方法、化合物半導体素子、ツェナーダイオード、及び発光ダイオード
CN102754189A (zh) 半导体基板、半导体器件及半导体基板的制造方法
JP2015053386A (ja) 化合物半導体基板の製造方法及び化合物半導体基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20171226