CN101884071B - 在共享的多端口存储装置中记忆库的共享与更新 - Google Patents

在共享的多端口存储装置中记忆库的共享与更新 Download PDF

Info

Publication number
CN101884071B
CN101884071B CN200880119252.9A CN200880119252A CN101884071B CN 101884071 B CN101884071 B CN 101884071B CN 200880119252 A CN200880119252 A CN 200880119252A CN 101884071 B CN101884071 B CN 101884071B
Authority
CN
China
Prior art keywords
data base
access
port
data
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880119252.9A
Other languages
English (en)
Other versions
CN101884071A (zh
Inventor
李东润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of CN101884071A publication Critical patent/CN101884071A/zh
Application granted granted Critical
Publication of CN101884071B publication Critical patent/CN101884071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

在此提供了在多个部件间共享一个多端口(120)存储装置(100)内的多个记忆库(110)的一种方法与系统。该多端口存储装置包含多个系统部件与之相连接的端口，以及在该多端口存储装置内的多个由各端口共享的记忆库。对于每个记忆库为每个端口增加了一个记忆库可供使用性插针(bank availability pin)。当该记忆库可为一个特定端口所用时，对该记忆库可供使用性插针发出信号，而当记忆库不可供使用时则不发信号。因此，仅需小量额外的硬件来支持共享即可由多个部件同时共享该多端口存储装置。在此还提供了更新这些记忆库的方法。

Description

在共享的多端口存储装置中记忆库的共享与更新
背景技术
在计算机硬件中，共享的存储通常是指可由一个多处理器计算机系统内多个不同的中央处理单元(CPUs)或其他部件进行访问的随机存取存储器的一个大型集块。例如，移动电话经常含有基带处理器、媒体处理器及LCD控制器，而它们每一个均可共享一个共同的内存区域。多处理器系统的多个部件常常需要共享信息。例如，移动电话的媒体处理器可能会运行与基带处理器互动的一个操作系统而来拨打电话。又例如，该媒体处理器可将信息写入LCD控制器的帧缓冲区中形成有待显示的图像。在多个部件之间共享信息通常需要许多不同的控制接口及数据接口。可在各个部件间以及部件与共享存储器之间定义控制接口及数据接口。此外，在每个部件之间也可能存在额外的接口来使用该共享存储器以便协调共享存储器的访问。
在典型的包括动态随机存取存储器(DRAM)的存储装置中，访问存储器的一个部件发出一个启动(ACT)指令以开始使用该存储装置。典型地是通过提供一个行地址与一个列地址来访问存储器，并且一个行地址中可伴随该ACT指令。该ACT指令致使存储器的指定的行背寄存于一个缓冲区中，在这里多个后续的读取指令可访问(即读与写)不同列的存储器数据。当该部件用完了该行的数据时，该部件通常会发出一个预充电(PCG)指令，该指令致使该行数据被重新写入记忆库。当该部件访问更多存储器数据的行时将重新执行上述过程。
共享存储装置所面对的一个问题是：在一个多处理器架构内的多个部件通常需要共享在该共享的存储装置内的多个记忆库。例如，一个记忆库可能会分配给一个部件来完成一项任务，而当此任务完成时再分配给另一个部件。又例如，这些部件可能会利用一个记忆库在多个部件间共享信息，并且可能需要进行协调以使每个部件均可检测到何时才能够安全地访问该存储器。如果两个部件同时尝试写入该存储器，则可能会因一个部件将信息于另一个部件所写入的数据上进行重写而产生数据损坏。类似地，如果一个部件将信息写入存储器以便与另一个部件共享，而其他部件过早地从该存储器中读取信息，则进行读取的部件将会读取旧的信息。因此对于一种改进的共享记忆库的方法存在一种需要。
简要附图说明
图1是展示了一个多端口存储装置的多个部件的框图；
图2是展示了该多端口存储装置的记忆库访问控制器的程序的流程图；
图3A是展示了一个记忆库更新控制模块的框图；
图3B是展示了图3A中的记忆库更新控制模块的各种状态的状态图。
详细说明
本发明提供了一种在多个部件之间共享记忆库的方法与系统。该多端口存储装置包含多个系统部件与之相连接的多个端口，以及该多端口存储装置内的由每个端口所共享的一个或多个记忆库。一个记忆库将对每个端口提供表示该记忆库是否可供使用的指示。例如，该记忆库可提供一个记忆库可供使用性硬件插针，当记忆库对于一个特定端口是可供使用时对该插针发出信号，而当记忆库无法使用时则不发出信号。可替代地，该记忆库也可通过该存储装置的多个标准插针(如数据插针)来提供记忆库可供使用的指示。当与一个端口相接的一个部件要使用一个记忆库时，该部件将通过检查该记忆库可供使用的指示来确定该记忆库是否可供使用。如果该记忆库可供使用指示显示出记忆库可供使用，则该部件将发出(例如通过一个输入控制插针)一个保留该记忆库的请求。例如，这种保留一个DRAM记忆库的请求可包括一个DRAM ACT指令。当该记忆库收到该保留记忆库的请求时，该记忆库将更改对于各端口的该记忆库可供使用性指示。对于该发出保留请求的端口而言，该记忆库可供使用性指示会持续指示该记忆库是可供使用的。然而，对于其他各端口而言，该记忆库可供使用性指示会指示该记忆库是在使用中，从而有效地将该记忆库保留给该发出保留记忆库请求的部件供其独家使用。然后，发出保留记忆库请求的部件可以对该记忆库读取并写入。当该部件使用完该记忆库时，该部件将发出一个记忆库解除指令(例如通过对输入控制插针不再发出信号)，以便释放对记忆库的保留。例如，解除该记忆库的请求可以包括在一个DRAM预充电(PCG)指令中。然后，该记忆库将更改该记忆库可供使用性指示，以使其表示该记忆库已可再次可供任何其他端口使用。因此，仅需小量额外的硬件来支持共享即可使该多端口存储装置被多个部件同时使用。
记忆库访问控制
在某些实施方案中，多端口存储装置将于各端口间建立一个优先权，该优先权在两个部件同时发出一个ACT指令以保留一个记忆库时使用。例如，两个部件可通过对可供使用性插针的检查而确定记忆库是可供使用的，然后两个部件可发出ACT指令以试图保留该记忆库。该多端口存储装置将准许具有较高优先权的端口保留记忆库。这些部件可使用可供使用性插针来确定该保留请求是否成功。具有较高优先权的部件的记忆库可供使用性插针将设置为一，而具有较低优先权的部件(及其他各个端口)的记忆库可供使用性插针将设置为零。
本领域普通技术人员可认识到常见的同步化构造(如互斥(mutexes)及信标(semaphores))可使用该记忆库可供使用性插针来建立。该记忆库可供使用性信号提供一个信标用于使该一个或多个部件的访问同步。一个部件会乐观的发出一个动作(ACT)指令以测试记忆库的可供使用性。如果该记忆库是可供使用的，则该ACT指令成功，并且记忆库可供使用性插针指示该部件已成功的保留了对该记忆库的访问权。如果该ACT指令失败(例如，因记忆库已被保留)，则该记忆库可供使用性插针将显示该记忆库是不可供使用的，而该部件可通过发送额外的ACT指令来定期轮询该记忆库，以确定何时该记忆库是可供使用的。作为一种优化，该部件还可在发送额外的ACT指令之前等待记忆库可供使用性插针的指示表示该记忆库已不再处于保留状态。
在某些实施方案中，该多端口记忆库提供了多个电子熔断器来决定哪一个部件可访问每个记忆库。一个电子熔断器是这样的一个熔断器，它通过向一个装置发送一个电子信号而可以被烧毁。许多电子熔断器在烧毁后无法重置，使其成为以硬件配置预防软件窜改的一种有效工具。例如，一个应用程序可通过烧毁特定熔断器来对该多端口存储装置进行设置，这样该记忆库可供使用性插针总是对一个端口指示该记忆库是可供使用的、并且总是对其他端口指示该记忆库是不可供使用的。这类配置可作为制造过程的一部分来进行或在该存储装置已与一个特定应用程序结合之后在现场进行。在某些应用程序中，人们所希望的是确保某些部件无法访问正由其他部件所用的记忆库，以便在多个部件之间强制形成一个硬件防火墙。例如，移动电话通常被设计为保护与移动电话供应商的网路进行通讯的基带处理器所使用的内存，使其不受媒体处理器的错误行为所影响，该媒体处理器执行一个操作系统以将用户接口呈现给移动电话的用户。此类设计避免操作系统软件的错误影响供应商的网路，如假若无效的数据被送到供应商的网路上而可能会发生的情况。通过烧毁特定电子熔断器，可通过硬件防止媒体处理器访问为基带处理器所用的多个记忆库。
在某些实施方案中，该多端口存储装置将提供一个模式设置寄存器(MRS)，一个应用程序可供使用此模式设置寄存器动态地改变记忆库可供使用性的配置。与一般烧毁后即无法重置的电子熔断器不同，该模式设置寄存器(MRS)可随时通过软件重复设定以更改该多端口存储装置的配置。为了在同一个装置中提供硬件锁定的配置以及可重置的配置二者，可利用一个主电子熔断器来确定当前的配置是否是通过模式设置寄存器还是通过其他电子熔断器设定的。当应用程序需要一种硬件锁定的配置时，应用程序可烧毁主电子熔断器，这样其他电子熔断器的配置将控制该装置的配置，并且可以防止软件对该配置进行额外的变动。当一个应用程序需要一种可重置的配置时，该主电子熔断器不被烧毁，并且该模式设置寄存器(MRS)内的配置数据控制该装置的配置。
图1是一个框图，它展示了一个实施方案中的多端口存储装置100的多个部件。多端口存储装置100包括一个或多个记忆库110、一个或多个串行端口120、与每个记忆库相关联的一个或多个记忆库访问控制器130、一个或多个电子熔断器140、多个输入控制插针145、以及多个输出控制插针150。这些记忆库110典型地是动态随机存取存储器(DRAM)的记忆库，它们可具有不同的容量并且由多个端口120共享。端口120是串行端口，它们允许数据传送至联接到端口上的多个部件(未示出)并接收来自它们的数据。记忆库访问控制器130确定在任何特定时间哪些端口可访问哪些记忆库。在某些实施方案中，一个记忆库访问控制器130与每个记忆库110相关联，并且为该记忆库处理记忆库访问的请求。当与一个端口相连的部件需要保留一个记忆库时，该部件将通过输入控制插针145来发送一个记忆库使用请求(如一个ACT指令)。与该特定记忆库相关联的记忆库访问控制器130将确定如何对上述请求做出反应，并且利用输出控制插针150发出记忆库使用准许或拒绝的回答。
对于记忆库访问的控制，记忆库访问控制器130允许三种选项：无控制；通过配置的控制；以及基于优先权的控制。无控制选项意味着对于相关联的记忆库的访问将不受存储装置控制。无控制选项将依靠多个部件间或端口主机(port master)的外部协调来管理记忆库的访问。在某些实施方案中，无控制选项可通过强加(asserting)一个旁路访问控制信号而被选用。通过配置的控制的选项意味着记忆库的访问基于存储装置的配置是受限制的。通过配置的控制采用电子熔断器或模式寄存器将记忆库访问权分配至各端口。另一个熔断器可被用来选择是否通过熔断器或模式寄存器来进行分配。基于优先权的控制选项意味在将依据竞争端口间所建立的优先级将专用权授予一个端口。
在图1中，每个记忆库访问控制器130均含有内部逻辑，该内部逻辑确定是否授予或拒绝对于相关记忆库的一个记忆库使用请求。确切地讲，该记忆库的访问控制包括：1)一个优先权编码器160，它确定各端口间的优先权；2)一个禁止访问控制170，它允许使相关联的记忆库被禁止访问；及3)一个外部访问控制180，它响应于配置数据的多项设定(例如一个模式设置寄存器设置(MRS)和/或一个或多个电子熔断器140)。优先权编码器160在这些端口间建立优先权，这样当一个较高优先权的部件做出请求访问记忆库的一个同时的请求时它将超越一个较低优先权的部件而被准许访问。优先权编码器的运行取决于将较高优先权的部件连接至较低编号的端口(如端口0、端口1)上，而相比之下较低优先权的部件被连接至较高编号的端口(如端口2、端口3)上。禁止访问控制通过施加在线路185上的一个单一禁止控制信号允许使对应的记忆库被禁用。外部访问控制180允许防止特定的端口访问对应的记忆库。外部访问控制的状态是取决于应用于访问控制上的配置数据。此类配置数据可来自于模式设置寄存器(MRS)的设置或一个或多个熔断器140的设置。模式设置寄存器(MRS)或熔断器140的状态被应用于形成外部访问控制的逻辑，允许直到模式设置寄存器(MRS)或熔断器140的状态被改变前拒绝一个或多个端口对相应的记忆库进行访问。例如，如本文所述，在某些应用中可能希望在一个硬件层面上防止一个部件访问正由另一个部件使用的存储器。这可用于防止软件错误在多个部件中造成记忆毁损。通过适用于记忆库访问控制器130的记忆库访问请求连同禁止信号以及模式设置寄存器(MRS)或熔断器的状态的结合在多个控制与数据接口150上确定了记忆库是否被表示为可供访问或不可供访问。在某些实施方案中，一个主电子熔断器(未示出)确定是否使用模式设置寄存器(MRS)或电子熔断器来决定配置。
图2是一个程序流程图，它展示了多端口存储装置的记忆库访问控制器130之一的流程。在方块210中，控制器接收来自于与这些端口之一相连的一个部件的访问多端口存储装置的一个记忆库的请求。在方块220中，该控制器为该特定端口确定优先权以及已建立的配置。这种确定可包括检查一个优先权表，读取一个或多个电子熔断器的值，等等，以便确定是否允许发出所请求的端口在此时访问该记忆库。在决定方块230中，若不允许该端口访问记忆库，则记忆库访问控制器将进行到方块240并拒绝访问请求，否则控制器将进行到方块250。在方块250中，该控制器准许该访问的请求，而与端口相连的部件可开始读取并写入存储器。在方块260中，该记忆库访问控制器将向连接到其他端口的部件提供一个指示来表明该记忆库已被保留并且目前不可供使用。在方块260后，这些步骤结束。
根据所采用的访问控制方案，有可能的是一个尝试使用记忆库的部件会被拒绝访问该记忆库。当一个部件访问遭拒时，该多端口存储装置可向该部件发送一个消息表明该访问遭到拒绝。该部件可通过完成任何进行中的读取动作(read burst)并且然后再重新发布该失败的指令来处理这个消息。例如，一个部件可通过重新发布访问一个特定记忆库的指令而重复轮询该记忆库，直至该记忆库可供使用。
更新时序
包含于多端口存储装置100内的DRAM记忆库110典型地具有特定的时序考量，这些考量管理可以访问DRAM的方式。例如，DRAM可有下列时序参数：
多端口存储装置100必须遵守DRAM所需的任何时序考量，以确保内存状态一致。当记忆库是在多个部件间共享时，正在使用记忆库的部件可能无法知晓其他部件对该记忆库所做的改动。例如，这将使之难以确保一个足够长的读取至写入的延迟时间已经过去或已经维持了一个足够长的更新间隔。此外，多个部件典型地负责发送一个自动更新指令(REFA)，该指令在多个特定类型的指令后更新多端口存储装置的这些记忆库。然而，当多个部件正在使用存储装置时，在一个端口上接收到的自动更新指令(REFA)可能会与另一个端口的访问产生发生冲突。因此，在某些实施方案中，多端口存储装置100采用了在此说明的它自己的自动或局部更新方案。
图3A是一个框图，它展示了一个记忆库更新控制模块300。该多端口存储装置利用记忆库更新控制模块300在一个更新周期(此后称之为“局部更新”)的过程中临时性地防止对多个记忆库的访问。该模块包括与记忆库更新控制器320联接的一个更新定时器310。更新控制器320被联接至这些DRAM记忆库上、并可在记忆库未使用时发布更新信号以便更新该记忆库。在操作中，更新定时器310定期发出一个“更新报知”信号。该“更新报知”信号表示一个记忆库必需进行更新、并且可全局性地为多端口存储装置中所有记忆库产生此信号，或局部地为该装置内的每个的记忆库产生此信号。记忆库更新控制器320接收该更新报知信号并通过逻辑“或(OR)”处理来自记忆库访问控制器130的记忆库使用准许信号而确定该记忆库是否正在使用中。如果该记忆库未在使用中，则记忆库更新控制器320产生多个更新信号以更新该记忆库。记忆库更新控制器320还产生逻辑“1”信号“更新中”，此信号将被反转并通过一个逻辑“与(AND)”而与记忆库访问控制器330的记忆库使用准许信号相结合，以防止在一个更新操作的过程中访问该记忆库。在更新操作过程中，任何对于该记忆库访问的尝试将致使一个拒绝访问的消息被发送至该请求部件，并且该部件将典型地在之后重新尝试访问企图，而此后该更新可能已经完成。当更新操作完成时，记忆库更新控制器320将“更新中”信号的逻辑设为“0”，以使记忆库访问控制器130得以正常运作。如果记忆库更新控制器320接收该“更新报知”信号时该记忆库正处于使用中的状态，则记忆库更新控制器320在结束该更新操作之前将等待到记忆库不再处于使用时。
图3B是图3A的记忆库更新控制模块300的多种状态的状态图，且图3B示出更新与该记忆库相关联的有限状态机(FSM)。在正常状态370中，将不向“更新报知”、“使用中”、以及“更新中”的线路发送信号，并且允许正常的存储器运行。如果“更新报知”线变为得到信号，并且该记忆库未在使用中，则该状态将改为更新状态390。如果该记忆库是在使用中，则该状态将改为等待状态380，以等待当该使用记忆库的操作结束时该“使用中”线路变为无信号。然后，该状态将改为更新状态390。在该更新状态中，该记忆库更新控制模块完成一次更新操作。在更新操作完成后(由tRC通道表示)，该状态返回到正常状态370并且多个部件可再次利用记忆库执行存储器操作。
在某些实施方案中，图3A的更新定时器310被一个指令译码器所取代，该指令译码器基于发送至记忆库的多个指令的类型而自动确定何时需要更新。此方案(称之为自动更新方案)要求更多硬件，但允许多个部件以较少的更新延迟来使用该记忆库。
在某些实施方案中，该多端口存储装置被构建为减少访问DRAM的多个操作之间所需的时间。例如，其列宽可被加以限制以降低启动记忆库的能耗。多端口存储装置也可为每个记忆库采用分离的电压生成器以便去除如行至行延迟tRRD以及tFAW的限制。本领域普通技术人员将会认识到这些以及其他的设计可用于在共享一个记忆库的多个部件之间减少争用。
结论
综上所述，应认识到在此说明的多端口存储装置的具体的实施方案仅用于解说的目的，并且可在不脱离本发明的精神范围内做出不同的修改。例如，虽然已经说明了多个处理部件是连接至多端口存储装置上以用于存储器的共享，而多种类型的部件均可附接至该多端口存储装置上。例如，声音硬件、LCD屏幕、图像硬件、控制器模块、数字信号处理器、以及很多其他类型的部件可采用在此说明的多端口存储装置与方法来共享存储器。又例如，虽然已经说明了DRAM，在此说明的方法也可用于其他类型的存储器，如静态随机存取存储器(SRAM)、闪存、等等。因此，除所附权利要求之外，本发明不受其他限制。

Claims (19)

1.在一个多端口存储装置中用于共享多个记忆库的一种方法，该方法包括：
在一个第一端口上接收访问具有多个端口的一个存储装置中的多个记忆库之一的一个请求；
确定该多个记忆库中所请求的记忆库是否可供使用，其中确定所请求的记忆库是否可供使用包括确定记忆库访问控制器被设置为基于优先权的控制、无控制还是通过配置的控制；
如果所请求的记忆库可供使用，准许该第一端口访问所请求的记忆库；并且
一旦准许所述第一端口访问，向其他端口提供一个指示，表示所请求的记忆库已被该第一端口保留，
其中：
当所述记忆库访问控制器被设置为通过配置的控制，则确定所请求的记忆库是否可供使用包括检查与所请求记忆库相关的配置数据，其中所述配置数据将记忆库访问权分配至多个端口中的各端口，且
当所述记忆库访问控制器被设置为基于优先权的控制，则确定所请求的记忆库是否可供使用包括确定该第一端口相对于该多端口存储装置的其他端口的优先权。
2.如权利要求1所述的方法，其特征在于，如果为所述记忆库设定了一个旁路访问控制信号，则将所述记忆库访问控制器设置为无控制，其中该旁路访问控制信号允许多个部件利用外部协调而共享该记忆库。
3.如权利要求1所述的方法，其特征在于，如果主电子熔断器不被烧毁，则所述记忆库的配置数据由一个模式设置寄存器的状态反映，该模式设置寄存器可由软件重复设定；且
如果所述主电子熔断器被烧毁，则所述记忆库的配置数据在一组电子熔断器中反映，在所述一组电子熔断器被烧毁之后所述一组电子熔断器无法重复设定。
4.如权利要求1所述的方法，其特征在于，确定所述记忆库是否可供使用还包括确定记忆库更新控制模块是否正在向相关联的记忆库产生更新信号，其中，所述多端口存储装置用于在一个更新周期中防止对所请求的记忆库进行访问。
5.如权利要求1所述的方法，其特征在于，所述方法进一步包括在所述第一端口上接收一个释放该记忆库的请求。
6.如权利要求5所述的方法，其特征在于，在所述第一端口上的释放该记忆库的请求是一个DRAM预充电请求。
7.如权利要求1所述的方法，其特征在于，在所述第一端口上的访问该记忆库的请求是一个DRAM启动请求。
8.如权利要求1所述的方法，其特征在于，向其它端口提供一个指示以表示所请求的记忆库已被该第一端口保留包括:更改一个记忆库可供使用性信号。
9.一种多端口存储装置，该装置用于在附接到一个或多个部件装置上的多个端口之间共享多个记忆库，该多端口存储装置包括：
多个记忆库；
联接到该多个记忆库的多个端口；以及
一个记忆库访问控制器，该控制器被联接至该多个端口上并被配置为确定联接至该多个端口之一的一个部件是否可以访问该多个记忆库之一，该确定是基于在该端口上接收的来自该部件的一个访问请求，
其中，所述记忆库访问控制器可被设置为基于优先权的控制、无控制或通过配置的控制，所述记忆库访问控制器包括：
优先权编码器，其确定各端口间的优先权,用于基于优先权的控制，
禁止访问控制器，其使所述记忆库被禁止访问，和
外部访问控制器，其响应于配置数据的设定，用于对所述记忆库进行通过配置的控制，其中所述配置数据将记忆库访问权分配至多个端口中的各端口。
10.如权利要求9所述的装置，其特征在于，如果所述记忆库访问控制器被设置为基于优先权的控制，则所述记忆库访问控制器基于请求访问所述记忆库的所述部件的所述端口相对于该多端口存储装置其他端口的优先权来确定该部件是否可以访问所述记忆库。
11.如权利要求9所述的装置，其特征在于，如果对所述记忆库设置所述禁止访问控制，则所述记忆库访问控制器拒绝对所述记忆库的访问。
12.如权利要求9所述的装置，其特征在于，所述装置还包括所述记忆库的如下部件：
主电子熔断器；
一组电子熔断器；以及模式设置寄存器，其中如果所述主电子熔断器不被烧毁，则所述配置数据由一个模式设置寄存器的状态反映，该模式设置寄存器可由软件重复设定；且
如果所述主电子熔断器被烧毁，则所述配置数据在一组电子熔断器中反映，在所述一组电子熔断器被烧毁之后所述一组电子熔断器无法重复设定。
13.如权利要求9所述的装置，其特征在于，所述装置进一步包括与该多个记忆库中的每个记忆库相关联的一个记忆库可供使用性插针，其中该部件在发送该访问请求前确认该记忆库可供使用性插针的值。
14.如权利要求9所述的装置，其特征在于，所述装置进一步包括与该多个记忆库中的每个记忆库相关联的一个记忆库可供使用性插针，其中该记忆库访问控制器在接收该访问请求之后通过确认该记忆库可供使用性插针的值而确定该访问请求是否成功。
15.由一个或多个部件对在一个存储装置内的一个共享的记忆库的存取进行同步的一种方法，该方法包括：
确定是否一个记忆库可供使用性信号表明在包括多个记忆库的一个存储装置内的一个记忆库是可供使用的，其中，确定所请求的记忆库是否可供使用包括确定记忆库访问控制器被设置为基于优先权的控制、无控制还是通过配置的控制；
如果该记忆库可供使用性信号表明该记忆库是可供使用的，则向该存储装置发送一个记忆库保留请求；
检查该记忆库可供使用性信号以确定该记忆库的保留请求是否成功；并且
如果该记忆库保留请求已成功，则对该记忆库进行访问，
其中：
当所述记忆库访问控制器被设置为通过配置的控制，则确定所请求的记忆库是否可供使用包括检查与所请求记忆库相关的配置数据，其中所述配置数据将记忆库访问权分配至该存储装置的多个端口中的各端口，且
当所述记忆库访问控制器被设置为基于优先权的控制，则确定所请求的记忆库是否可供使用包括确定第一端口相对于该存储装置的其他端口的优先权。
16.如权利要求15所述的方法，其特征在于，当一个部件已经成功保留该记忆库之后，由其他部件随后发出欲保留该记忆库的请求将收到该记忆库不可供使用的一个指示。
17.如权利要求15所述的方法，其特征在于，所述记忆库可供使用性信号提供了一个信标用于使该一个或多个部件的访问同步。
18.如权利要求15所述的方法，其特征在于，所述记忆库可供使用性信号是通过该存储装置的多根标准插针提供的。
19.在具有多记忆库的一个共享的存储装置内更新一个记忆库的一种方法，该方法包括：
接收对该多记忆库中之一进行更新的一个请求；
确定该记忆库是否可供使用，其中，确定所请求记忆库是否可供使用包括确定记忆库访问控制器被设置为基于优先权的控制、无控制还是通过配置的控制；
当该所请求的记忆库是在使用中时，等待该所请求的记忆库直至其不在使用中；
一旦该所请求的记忆库不在使用中，将该所请求的记忆库更新，其中该多记忆库中的每个记忆库基于每个记忆库在使用中或未在使用中时而在不同时间进行更新；且
当正在进行更新操作时，防止对于所请求的记忆库的进一步访问；
其中：
当所述记忆库访问控制器被设置为通过配置的控制，则确定所请求的记忆库是否可供使用包括检查与所请求记忆库相关的配置数据，其中所述配置数据将记忆库访问权分配至该存储装置的多个端口中的各端口，且
当所述记忆库访问控制器被设置为基于优先权的控制，则确定所请求的记忆库是否可供使用包括确定第一端口相对于该存储装置的其他端口的优先权。
CN200880119252.9A 2007-12-06 2008-11-12 在共享的多端口存储装置中记忆库的共享与更新 Active CN101884071B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/952,052 US8001334B2 (en) 2007-12-06 2007-12-06 Bank sharing and refresh in a shared multi-port memory device
US11/952,052 2007-12-06
PCT/US2008/083284 WO2009073331A1 (en) 2007-12-06 2008-11-12 Bank sharing and refresh in a shared multi-port memory device

Publications (2)

Publication Number Publication Date
CN101884071A CN101884071A (zh) 2010-11-10
CN101884071B true CN101884071B (zh) 2014-08-06

Family

ID=40254406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880119252.9A Active CN101884071B (zh) 2007-12-06 2008-11-12 在共享的多端口存储装置中记忆库的共享与更新

Country Status (7)

Country Link
US (1) US8001334B2 (zh)
EP (1) EP2243139B1 (zh)
JP (1) JP5597546B2 (zh)
KR (1) KR101558482B1 (zh)
CN (1) CN101884071B (zh)
TW (1) TWI391949B (zh)
WO (1) WO2009073331A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080313364A1 (en) 2006-12-06 2008-12-18 David Flynn Apparatus, system, and method for remote direct memory access to a solid-state storage device
US8706968B2 (en) 2007-12-06 2014-04-22 Fusion-Io, Inc. Apparatus, system, and method for redundant write caching
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
US8443134B2 (en) 2006-12-06 2013-05-14 Fusion-Io, Inc. Apparatus, system, and method for graceful cache device degradation
KR20090013342A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 멀티 포트 반도체 메모리 장치 및 그에 따른 리프레쉬 방법
US8402410B2 (en) * 2007-08-27 2013-03-19 Samsung Electronics Co., Ltd. Method and apparatus for managing configuration memory of reconfigurable hardware
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
WO2010123681A2 (en) 2009-04-22 2010-10-28 Rambus Inc. Protocol for refresh between a memory controller and a memory device
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US8429436B2 (en) * 2009-09-09 2013-04-23 Fusion-Io, Inc. Apparatus, system, and method for power reduction in a storage device
KR101635395B1 (ko) * 2010-03-10 2016-07-01 삼성전자주식회사 멀티포트 데이터 캐시 장치 및 멀티포트 데이터 캐시 장치의 제어 방법
US9104581B2 (en) 2010-06-24 2015-08-11 International Business Machines Corporation eDRAM refresh in a high performance cache architecture
US8244972B2 (en) 2010-06-24 2012-08-14 International Business Machines Corporation Optimizing EDRAM refresh rates in a high performance cache architecture
US8380940B2 (en) * 2010-06-25 2013-02-19 Qualcomm Incorporated Multi-channel multi-port memory
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
EP2652623B1 (en) 2010-12-13 2018-08-01 SanDisk Technologies LLC Apparatus, system, and method for auto-commit memory
US8966184B2 (en) 2011-01-31 2015-02-24 Intelligent Intellectual Property Holdings 2, LLC. Apparatus, system, and method for managing eviction of data
WO2012109677A2 (en) 2011-02-11 2012-08-16 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
WO2012116369A2 (en) 2011-02-25 2012-08-30 Fusion-Io, Inc. Apparatus, system, and method for managing contents of a cache
US8943330B2 (en) * 2011-05-10 2015-01-27 Qualcomm Incorporated Apparatus and method for hardware-based secure data processing using buffer memory address range rules
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
CN103294405B (zh) * 2012-03-02 2016-08-17 联想(北京)有限公司 数据读写方法和电子设备
CN103309871B (zh) * 2012-03-09 2016-12-14 联想(北京)有限公司 文件读写方法和电子设备
CN103514067A (zh) * 2012-06-28 2014-01-15 鸿富锦精密工业（深圳）有限公司 内存条
CN103530208A (zh) * 2012-07-04 2014-01-22 鸿富锦精密工业（深圳）有限公司 内存条
JP2014067241A (ja) * 2012-09-26 2014-04-17 Fujitsu Semiconductor Ltd 半導体記憶装置及び電子装置
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9979180B2 (en) * 2014-10-20 2018-05-22 Infineon Technologies Ag Electronic fuse
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US10353815B2 (en) 2017-05-26 2019-07-16 Microsoft Technology Licensing, Llc Data security for multiple banks of memory
US10587575B2 (en) 2017-05-26 2020-03-10 Microsoft Technology Licensing, Llc Subsystem firewalls
US10346345B2 (en) 2017-05-26 2019-07-09 Microsoft Technology Licensing, Llc Core mapping
US11114138B2 (en) 2017-09-15 2021-09-07 Groq, Inc. Data structures with multiple read ports
US11360934B1 (en) 2017-09-15 2022-06-14 Groq, Inc. Tensor streaming processor architecture
US11243880B1 (en) 2017-09-15 2022-02-08 Groq, Inc. Processor architecture
US11868804B1 (en) 2019-11-18 2024-01-09 Groq, Inc. Processor instruction dispatch configuration
US11170307B1 (en) 2017-09-21 2021-11-09 Groq, Inc. Predictive model compiler for generating a statically scheduled binary with known resource constraints
US11301546B2 (en) 2018-11-19 2022-04-12 Groq, Inc. Spatial locality transform of matrices
US11216212B2 (en) 2019-03-19 2022-01-04 International Business Machines Corporation Minimizing conflicts in multiport banked memory arrays
US11030128B2 (en) * 2019-08-05 2021-06-08 Cypress Semiconductor Corporation Multi-ported nonvolatile memory device with bank allocation and related systems and methods
CN112783805B (zh) * 2019-11-05 2023-11-21 晶豪科技股份有限公司 内存芯片，内存模块以及用来假性存取其记忆库的方法
KR20210113859A (ko) * 2020-03-09 2021-09-17 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그 동작 방법
KR20220111444A (ko) 2021-02-02 2022-08-09 삼성전자주식회사 리프레쉬 동작을 수행하는 메모리 장치, 그 동작방법 및 메모리 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298413B1 (en) * 1998-11-19 2001-10-02 Micron Technology, Inc. Apparatus for controlling refresh of a multibank memory device
CN1913038A (zh) * 2005-07-25 2007-02-14 三星电子株式会社 控制多端口随机存取存储器刷新操作的方法和存储器系统
CN1983452A (zh) * 2005-09-29 2007-06-20 海力士半导体有限公司 多端口半导体存储器设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745545A (en) * 1985-06-28 1988-05-17 Cray Research, Inc. Memory reference control in a multiprocessor
JP2673390B2 (ja) * 1991-03-13 1997-11-05 三菱電機株式会社 マルチポートメモリ
JP2988804B2 (ja) * 1993-03-19 1999-12-13 株式会社東芝 半導体メモリ装置
US5875470A (en) * 1995-09-28 1999-02-23 International Business Machines Corporation Multi-port multiple-simultaneous-access DRAM chip
US6088760A (en) * 1997-03-07 2000-07-11 Mitsubishi Semiconductor America, Inc. Addressing system in a multi-port RAM having main and cache memories
US6279084B1 (en) * 1997-10-24 2001-08-21 Compaq Computer Corporation Shadow commands to optimize sequencing of requests in a switch-based multi-processor system
US7120761B2 (en) * 2000-12-20 2006-10-10 Fujitsu Limited Multi-port memory based on DRAM core
JP4116801B2 (ja) * 2002-03-14 2008-07-09 富士通株式会社 半導体記憶装置
US7107386B1 (en) * 2001-08-08 2006-09-12 Pasternak Solutions, Llc Memory bus arbitration using memory bank readiness
US6789155B2 (en) * 2001-08-29 2004-09-07 Micron Technology, Inc. System and method for controlling multi-bank embedded DRAM
KR20050079862A (ko) * 2004-02-07 2005-08-11 삼성전자주식회사 접근 금지 신호를 갖는 듀얼 포트 메모리 장치
US7539825B2 (en) * 2001-10-25 2009-05-26 Samsung Electronics Co., Ltd. Multi-port memory device providing protection signal
KR100689863B1 (ko) * 2005-12-22 2007-03-08 삼성전자주식회사 반도체 메모리 장치 및 그에 따른 방법
KR100745369B1 (ko) * 2005-12-22 2007-08-02 삼성전자주식회사 포트상태 시그날링 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
KR100735568B1 (ko) * 2006-01-23 2007-07-04 삼성전자주식회사 반도체 칩의 옵션회로 및 방법
JP4205743B2 (ja) * 2006-08-22 2009-01-07 エルピーダメモリ株式会社 半導体記憶装置及び半導体装置
KR101414774B1 (ko) * 2007-08-29 2014-08-07 삼성전자주식회사 멀티포트 반도체 메모리 장치
US8166238B2 (en) * 2007-10-23 2012-04-24 Samsung Electronics Co., Ltd. Method, device, and system for preventing refresh starvation in shared memory bank

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298413B1 (en) * 1998-11-19 2001-10-02 Micron Technology, Inc. Apparatus for controlling refresh of a multibank memory device
CN1913038A (zh) * 2005-07-25 2007-02-14 三星电子株式会社 控制多端口随机存取存储器刷新操作的方法和存储器系统
CN1983452A (zh) * 2005-09-29 2007-06-20 海力士半导体有限公司 多端口半导体存储器设备

Also Published As

Publication number Publication date
JP2011507071A (ja) 2011-03-03
EP2243139A1 (en) 2010-10-27
TWI391949B (zh) 2013-04-01
WO2009073331A1 (en) 2009-06-11
EP2243139B1 (en) 2016-02-10
KR20100095459A (ko) 2010-08-30
KR101558482B1 (ko) 2015-10-07
US8001334B2 (en) 2011-08-16
CN101884071A (zh) 2010-11-10
JP5597546B2 (ja) 2014-10-01
TW200943317A (en) 2009-10-16
US20090150621A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101884071B (zh) 在共享的多端口存储装置中记忆库的共享与更新
EP3444723B1 (en) Shared nonvolatile memory architecture
CN100361096C (zh) 交叉比较系统和方法
US4958273A (en) Multiprocessor system architecture with high availability
US7870426B2 (en) Apparatus, system, and method for transactional peer recovery in a data sharing clustering computer system
EP2820549B1 (en) Arbitration of disk ownership in a storage pool
US6795901B1 (en) Shared memory interface with conventional access and synchronization support
US9064562B2 (en) Memory module having multiple memory banks selectively connectable to a local memory controller and an external memory controller
CN104335187A (zh) 独立于存储器控制器的存储备份
CN111880956A (zh) 一种数据同步方法和装置
CN115550384A (zh) 集群数据同步方法、装置、设备及计算机可读存储介质
JPH08320835A (ja) 外部バスの障害検出方法
JPH11134292A (ja) パイプライン方式のバスを用いたメモリ制御方式
CN110830563A (zh) 一种主从架构服务器及其信息读写方法
US7127478B1 (en) Data base for persistent data
CN101044459B (zh) 在具有混合体系结构的系统中使用原子操作来修改信息单元的方法和装置
CN106057226B (zh) 双端口存储系统的存取控制方法
JP5748214B2 (ja) 二重化情報処理システム
US10983879B1 (en) System and method for managing recovery of multi-controller NVMe drives
JPS5852264B2 (ja) マルチユニツト・システム
JPH05250250A (ja) デュアルポートｒａｍのアクセス制御方法
JP2006323617A (ja) メモリ管理方法及びメモリ管理装置
JP3962850B2 (ja) Ｓｄｒａｍの制御装置
CN105404599B (zh) 一种总线访问出错保护方法
JPH01205362A (ja) バス制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151130

Address after: oregon

Patentee after: LATTICE SEMICONDUCTOR CORPORATION

Address before: American California

Patentee before: Silicon Image Inc. A. Delaware C.