CN110830563A - 一种主从架构服务器及其信息读写方法 - Google Patents

一种主从架构服务器及其信息读写方法 Download PDF

Info

Publication number
CN110830563A
CN110830563A CN201911048597.6A CN201911048597A CN110830563A CN 110830563 A CN110830563 A CN 110830563A CN 201911048597 A CN201911048597 A CN 201911048597A CN 110830563 A CN110830563 A CN 110830563A
Authority
CN
China
Prior art keywords
node
slave
master
memory
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911048597.6A
Other languages
English (en)
Inventor
黄威
刘坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201911048597.6A priority Critical patent/CN110830563A/zh
Priority to US16/794,089 priority patent/US10911259B1/en
Publication of CN110830563A publication Critical patent/CN110830563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0709—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3006—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G06F11/3072—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1001—Protocols in which an application is distributed across nodes in the network for accessing one among a plurality of replicated servers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86—Event-based monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供一种主从架构服务器及其信息读写方法，包括主节点、多路选择器和至少两个从节点；每个从节点均通过多路选择器与所述主节点相连；从节点包括从节点基本输入输出系统和从节点存储器；从节点基本输入输出系统用于将从节点信息记录在从节点存储器中；主节点包括主节点基本输入输出系统、主节点存储器和基板管理控制器；主节点基本输入输出系统用于将主节点信息记录在主节点存储器中，基板管理控制器用于访问主节点存储器及通过多路选择器选择访问某一从节点的从节点存储器。本发明的主从架构服务器及其信息读写方法在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，不仅降低了硬件成本，且不受硬件状态的影响，稳定性好。

Description

一种主从架构服务器及其信息读写方法
技术领域
本发明涉及一种服务器架构，特别是涉及一种主从架构服务器及其信息读写方法。
背景技术
现有技术中，所有的x86平台服务器机型均是在一块主板上搭配一颗基本输入输出系统(Basic Input Output System，BIOS)及一颗基板管理控制器(BaseboardManagement Controller，BMC)。由于BIOS在启动结束后会将由控制权交由操作系统(Operating System，OS)处理，故当系统发生错误如内存错误检查和纠正(Error Checkingand Correcting，ECC)时，会触发系统进入系统管理模式(System Management Mode，SMM)。此时，BIOS会短暂重新获得控制权，检视系统中相关的寄存器来定位发生错误的组件及位置，并经由智能平台管理接口(Intelligent Platform Management Interface，IPMI)命令将相关信息发送给BMC来记录保存，以便于用户后续可通过IPMI命令查询相应的错误记录。另外，在系统启动过程中，BIOS会将上电自检(Power On Self Test，POST)完成的信号通知BMC，以记录完成一次正常启动的事件，帮助用户记录和管理启动事件的次数、时间。
然而，上述方式存在以下缺陷：
(1)若BMC发生错误的同时系统也发生错误，则BIOS进入SMM后也无法通过IPMI命令向BMC记录相应错误信息；
(2)实际线上的工作服务器是整个机柜或机架上的多台服务器协同工作，对于某些性能相对较差的单系统也在每块主板上搭配一颗BMC，对成本也是一大挑战。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种主从架构服务器及其信息读写方法，在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，不仅降低了硬件成本，且不受硬件状态的影响，稳定性好。
为实现上述目的及其他相关目的，本发明提供一种主从架构服务器，包括主节点、多路选择器和至少两个从节点；每个从节点均通过所述多路选择器与所述主节点相连；所述从节点包括从节点基本输入输出系统和从节点存储器；所述从节点基本输入输出系统用于将从节点信息记录在所述从节点存储器中；所述主节点包括主节点基本输入输出系统、主节点存储器和基板管理控制器；所述主节点基本输入输出系统用于将主节点信息记录在所述主节点存储器中，所述基板管理控制器用于访问所述主节点存储器及通过所述多路选择器选择访问某一从节点的从节点存储器。
于本发明一实施例中，所述从节点信息包括启动事件信息和系统错误信息中的一种或多种组合；所述主节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
于本发明一实施例中，所述从节点基本输入输出系统通过从节点南桥芯片访问所述从节点存储器；所述从节点南桥芯片通过系统管理总线接口与所述从节点存储器相连；
所述主节点基本输入输出系统通过主节点南桥芯片访问所述主节点存储器；所述主节点南桥芯片通过系统管理总线接口与所述主节点存储器相连。
于本发明一实施例中，所述主节点南桥芯片的通用输入输出端口与所述基板管理控制器的通用输入输出端口相连；当通用输入输出端口信号为第一值时，所述主节点基本输入输出系统访问所述主节点存储器；当所述通用输入输出端口信号为第二值时，所述基板管理控制器访问所述主节点存储器。
于本发明一实施例中，所述基板管理控制器通过I2C总线与所述多路选择器相连，所述多路选择器通过I2C总线与所述从节点存储器相连。
本发明提供一种主从架构服务器的信息读写方法，所述主从架构服务器包括主节点、多路选择器和至少两个从节点；每个从节点均通过所述多路选择器与所述主节点相连；所述从节点包括从节点基本输入输出系统和从节点存储器，所述主节点包括主节点基本输入输出系统、主节点存储器和基板管理控制器；
所述主从架构服务器的信息读写方法包括：
基于所述从节点基本输入输出系统将所述从节点的信息记录在所述从节点存储器中；
基于所述主节点基本输入输出系统将所述主节点的信息记录在所述主节点存储器中；
基于所述基板管理控制器访问所述主节点存储器及通过所述多路选择器选择访问某一从节点的从节点存储器。
于本发明一实施例中，所述从节点信息包括启动事件信息和系统错误信息中的一种或多种组合；所述主节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
于本发明一实施例中，所述从节点基本输入输出系统通过从节点南桥芯片访问所述从节点存储器；所述从节点南桥芯片通过系统管理总线接口与所述从节点存储器相连；
所述主节点基本输入输出系统通过主节点南桥芯片访问所述主节点存储器；所述主节点南桥芯片通过系统管理总线接口与所述主节点存储器相连。
于本发明一实施例中，所述主节点南桥芯片的通用输入输出端口与所述基板管理控制器的通用输入输出端口相连；当通用输入输出端口信号为第一值时，所述主节点基本输入输出系统访问所述主节点存储器；当所述通用输入输出端口信号为第二值时，所述基板管理控制器访问所述主节点存储器。
于本发明一实施例中，所述基板管理控制器通过I2C总线与所述多路选择器相连，所述多路选择器通过I2C总线与所述从节点存储器相连。
如上所述，本发明的主从架构服务器及其信息读写方法，具有以下有益效果：
(1)在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，无需在每个服务器节点上设置BMC，有效降低了硬件成本；
(2)即使主节点上的BMC发生错误，也能保证信息的正常记录，从而不受硬件状态的影响，稳定性好。
附图说明
图1显示为本发明的主从架构服务器于一实施例中的结构示意图；
图2显示为本发明的主节点于一实施例中的结构示意图；
图3显示为本发明的从节点于一实施例中的结构示意图；
图4显示为本发明的主从结构服务器的信息读写方法于一实施例中的流程图。
元件标号说明
1 主节点
11 主节点BIOS
12 主节点存储器
12 主节点南桥芯片
14 BMC
2 多路选择器
3 从节点
31 从节点BIOS
32 从节点存储器
33 从节点南桥芯片
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
本发明的主从架构服务器及其信息读写方法在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，无需在每个服务器节点上设置BMC，从而不仅降低了硬件成本，且不受BMC使用状态的影响，稳定性好，实用性强。
如图1所示，于一实施例中，本发明的主从架构服务器包括主节点1、多路选择器2和至少两个从节点3(即从节点1、从节点2…..从节点n-1和从节点n)。其中，所述主节点1通过所述多路选择器2与每个所述从节点3相连。
如图3所示，所述从节点3至少包括从节点BIOS31和从节点存储器32(如EEPROM)。其中，所述从节点BIOS31用于将从节点信息记录在所述从节点存储器32中。于本发明一实施例中，所述从节点BIOS通过从节点南桥芯片33(即PCH)访问所述从节点存储器32。所述从节点南桥芯片33通过系统管理总线(System Management Bus，SMBus)接口与所述从节点存储器32相连。
于本发明一实施例中，所述从节点信息包括从节点启动事件信息和从节点系统错误信息中的一种或多种组合。
如图2所示，所述主节点包括主节点BIOS11、主节点存储器12(如EEPROM)和BMC14；所述主节点BIOS11用于将主节点信息记录在所述主节点存储器12中。于本发明一实施例中，所述主节点BIOS11通过主节点南桥芯片13(即PCH)访问所述主节点存储器12。所述主节点南桥芯片13通过系统管理总线(System Management Bus，SMBus)接口与所述主节点存储器12相连。所述BMC14用于访问所述主节点存储器12及通过所述多路选择器2选择访问某一从节点的从节点存储器。因此，通过所述主节点1上的BMC14可以访问所述主节点存储器12和所述从节点存储器32中记录的相关信息。
于本发明一实施例中，所述主节点信息包括主节点启动事件信息和主节点系统错误信息中的一种或多种组合。
所述多路选择器2通过I2C总线所述BMC14相连，通过I2C总线与所述从节点存储器相连。具体地，根据SMBus spec和I2C spec的协议规范，SMBus在物理层上是完全兼容I2C信号的(二者均只有SDA和SCLK两根信号)。需要说明的是，SMBus在网络协议层对I2C的命令进行了升级和规范定义，通过SMBus接口访问I2C EEPROM时必须按照EEPROM的读写时序进行访问，否则会导致EEPROM接收到的信号解析错误而无法进行读写。
在访问I2C EEPROM时，BIOS和BMC必须是master身份才具有访问权限，而在I2C信号上是不存在master仲裁机制的。因此，在本发明中通过所述主节点南桥芯片与所述基板管理控制器之间连接的通用输入输出端口(General Purpose Input Output，GPIO)对BIOS和BMC的访问进行切换控制。于本发明一实施例中，当GPIO信号为第一值时，所述主节点BIOS访问所述主节点存储器；当所述GPIO信号为第二值时，所述BMC访问所述主节点存储器。具体地，使用主节点南桥芯片上预留的GPIO与BMC上的GPIO相连；当GPIO信号为低电平时，BIOS可以访问所述主节点存储器进行事件和错误记录，此时BMC处于等待轮循进程；待BIOS访问结束后，将GPIO信号拉高，BMC检测到GPIO信号为高电平时，具有访问权限，即可从所述主节点存储器中读取相应的事件和错误记录。
如图4所示，于一实施例中，本发明的主从架构服务器的信息读写方法应用于上述主从架构服务器上。其中，所述主从架构服务器包括主节点、多路选择器和至少两个从节点；每个从节点均通过所述多路选择器与所述主节点相连；所述从节点包括从节点BIOS和从节点存储器，所述主节点包括主节点BIOS、主节点存储器和BMC。
具体地，所述主从架构服务器的信息读写方法包括：
步骤S1、基于所述从节点基本输入输出系统将所述从节点的信息记录在所述从节点存储器中。
具体地，对于从节点，当需要记录其上的启动事件信息和/或系统错误信息时，直接通过从节点BIOS将上述信息记录在从节点存储器中。其中，所述从节点BIOS通过从节点南桥芯片(即PCH)访问所述从节点存储器，进行信息写入。所述从节点南桥芯片通过SMBus接口与所述从节点存储器相连。
步骤S2、基于所述主节点基本输入输出系统将所述主节点的信息记录在所述主节点存储器中。
具体地，对于主节点，当需要记录其上的启动事件信息和/或系统错误信息时，直接通过主节点BIOS将上述信息记录在主节点存储器中。其中，所述主节点BIOS通过主节点南桥芯片(即PCH)访问所述主节点存储器，进行信息写入。所述主节点南桥芯片通过SMBus接口与所述主节点存储器相连。
步骤S3、基于所述基板管理控制器访问所述主节点存储器及通过所述多路选择器选择访问某一从节点的从节点存储器。
具体地，当需要获取所述主节点和/或从节点的启动事件信息和/或系统错误信息时，通过所述主节点上的BMC访问所述主节点存储器或所述从节点存储器。
当访问所述主节点存储器时，BIOS和BMC必须是master身份才具有访问权限，而在I2C信号上是不存在master仲裁机制的。因此，在本发明中通过所述主节点南桥芯片与所述基板管理控制器之间连接的GPIO对BIOS和BMC的访问进行切换控制。于本发明一实施例中，当GPIO信号为第一值时，所述主节点BIOS访问所述主节点存储器；当所述GPIO信号为第二值时，所述BMC访问所述主节点存储器。具体地，使用主节点南桥芯片上预留的GPIO与BMC上的GPIO相连；当GPIO信号为低电平时，BIOS可以访问所述主节点存储器进行事件和错误记录，此时BMC处于等待轮循进程；待BIOS访问结束后，将GPIO信号拉高，BMC检测到GPIO信号为高电平时，具有访问权限，即可从所述主节点存储器中读取相应的事件和错误记录。
于本发明一实施例中，所述BMC通过I2C总线与所述多路选择器相连，所述多路选择器通过I2C总线与所述从节点存储器相连。故当访问所述从节点存储器时，所述BMC通过I2C总线访问所述多路选择器，并选择某一指定的从节点，再通过I2C总线访问所述从节点上的从节点存储器。
综上所述，本发明的主从架构服务器及其信息读写方法在主从架构服务器中采用存储器来记录启动事件信息和系统错误信息，无需在每个服务器节点上设置BMC，有效降低了硬件成本；即使主节点上的BMC发生错误，也能保证信息的正常记录，从而不受硬件状态的影响，稳定性好。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种主从架构服务器，其特征在于：包括主节点、多路选择器和至少两个从节点；每个从节点均通过所述多路选择器与所述主节点相连；
所述从节点包括从节点基本输入输出系统和从节点存储器；所述从节点基本输入输出系统用于将从节点信息记录在所述从节点存储器中；
所述主节点包括主节点基本输入输出系统、主节点存储器和基板管理控制器；所述主节点基本输入输出系统用于将主节点信息记录在所述主节点存储器中，所述基板管理控制器用于访问所述主节点存储器及通过所述多路选择器选择访问某一从节点的从节点存储器。
2.根据权利要求1所述的主从架构服务器，其特征在于：所述从节点信息包括启动事件信息和系统错误信息中的一种或多种组合；所述主节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
3.根据权利要求1所述的主从架构服务器，其特征在于：
所述从节点基本输入输出系统通过从节点南桥芯片访问所述从节点存储器；所述从节点南桥芯片通过系统管理总线接口与所述从节点存储器相连；
所述主节点基本输入输出系统通过主节点南桥芯片访问所述主节点存储器；所述主节点南桥芯片通过系统管理总线接口与所述主节点存储器相连。
4.根据权利要求3所述的主从架构服务器，其特征在于：所述主节点南桥芯片的通用输入输出端口与所述基板管理控制器的通用输入输出端口相连；当通用输入输出端口信号为第一值时，所述主节点基本输入输出系统访问所述主节点存储器；当所述通用输入输出端口信号为第二值时，所述基板管理控制器访问所述主节点存储器。
5.根据权利要求1所述的主从架构服务器，其特征在于：所述基板管理控制器通过I2C总线与所述多路选择器相连，所述多路选择器通过I2C总线与所述从节点存储器相连。
6.一种主从架构服务器的信息读写方法，其特征在于：所述主从架构服务器包括主节点、多路选择器和至少两个从节点；每个从节点均通过所述多路选择器与所述主节点相连；所述从节点包括从节点基本输入输出系统和从节点存储器，所述主节点包括主节点基本输入输出系统、主节点存储器和基板管理控制器；
所述主从架构服务器的信息读写方法包括：
基于所述从节点基本输入输出系统将所述从节点的信息记录在所述从节点存储器中；
基于所述主节点基本输入输出系统将所述主节点的信息记录在所述主节点存储器中；
基于所述基板管理控制器访问所述主节点存储器及通过所述多路选择器选择访问某一从节点的从节点存储器。
7.根据权利要求6所述的主从架构服务器的信息读写方法，其特征在于：所述从节点信息包括启动事件信息和系统错误信息中的一种或多种组合；所述主节点信息包括启动事件信息和系统错误信息中的一种或多种组合。
8.根据权利要求6所述的主从架构服务器的信息读写方法，其特征在于：
所述从节点基本输入输出系统通过从节点南桥芯片访问所述从节点存储器；所述从节点南桥芯片通过系统管理总线接口与所述从节点存储器相连；
所述主节点基本输入输出系统通过主节点南桥芯片访问所述主节点存储器；所述主节点南桥芯片通过系统管理总线接口与所述主节点存储器相连。
9.根据权利要求8所述的主从架构服务器的信息读写方法，其特征在于：所述主节点南桥芯片的通用输入输出端口与所述基板管理控制器的通用输入输出端口相连；当通用输入输出端口信号为第一值时，所述主节点基本输入输出系统访问所述主节点存储器；当所述通用输入输出端口信号为第二值时，所述基板管理控制器访问所述主节点存储器。
10.根据权利要求6所述的主从架构服务器的信息读写方法，其特征在于：所述基板管理控制器通过I2C总线与所述多路选择器相连，所述多路选择器通过I2C总线与所述从节点存储器相连。
CN201911048597.6A 2019-10-31 2019-10-31 一种主从架构服务器及其信息读写方法 Pending CN110830563A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911048597.6A CN110830563A (zh) 2019-10-31 2019-10-31 一种主从架构服务器及其信息读写方法
US16/794,089 US10911259B1 (en) 2019-10-31 2020-02-18 Server with master-slave architecture and method for reading and writing information thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911048597.6A CN110830563A (zh) 2019-10-31 2019-10-31 一种主从架构服务器及其信息读写方法

Publications (1)

Publication Number Publication Date
CN110830563A true CN110830563A (zh) 2020-02-21

Family

ID=69551543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911048597.6A Pending CN110830563A (zh) 2019-10-31 2019-10-31 一种主从架构服务器及其信息读写方法

Country Status (2)

Country Link
US (1) US10911259B1 (zh)
CN (1) CN110830563A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114281526B (zh) * 2021-11-29 2024-01-12 苏州浪潮智能科技有限公司 一种fru信息存储器的自适应控制权分配方法、系统及装置
CN116610539B (zh) * 2023-04-07 2024-04-05 合芯科技有限公司 一种开机自检信息的显示系统、显示方法、设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819053A (en) * 1996-06-05 1998-10-06 Compaq Computer Corporation Computer system bus performance monitoring
US20020194435A1 (en) * 1998-04-27 2002-12-19 Hitachi, Ltd. Multi-processor type storage control apparatus for performing access control through selector
CN1731383A (zh) * 2005-08-29 2006-02-08 杭州华为三康技术有限公司 一种设备管理系统及方法
CN1845525A (zh) * 2005-04-08 2006-10-11 华为技术有限公司 主从设备系统
US20090234999A1 (en) * 2008-03-12 2009-09-17 Inventec Corporation Apparatus for resolving conflicts happened between two i2c slave devices with the same addressed address
US20170251059A1 (en) * 2016-02-26 2017-08-31 Omron Corporation Master device, slave device, information processing device, event log collecting system, control method of master device, control method of slave device and control program

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819053A (en) * 1996-06-05 1998-10-06 Compaq Computer Corporation Computer system bus performance monitoring
US20020194435A1 (en) * 1998-04-27 2002-12-19 Hitachi, Ltd. Multi-processor type storage control apparatus for performing access control through selector
CN1845525A (zh) * 2005-04-08 2006-10-11 华为技术有限公司 主从设备系统
CN1731383A (zh) * 2005-08-29 2006-02-08 杭州华为三康技术有限公司 一种设备管理系统及方法
US20090234999A1 (en) * 2008-03-12 2009-09-17 Inventec Corporation Apparatus for resolving conflicts happened between two i2c slave devices with the same addressed address
US20170251059A1 (en) * 2016-02-26 2017-08-31 Omron Corporation Master device, slave device, information processing device, event log collecting system, control method of master device, control method of slave device and control program

Also Published As

Publication number Publication date
US10911259B1 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
US6611912B1 (en) Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
US7162625B2 (en) System and method for testing memory during boot operation idle periods
JPH11161625A (ja) コンピュータ・システム
US8713230B2 (en) Method for adjusting link speed and computer system using the same
CN110830563A (zh) 一种主从架构服务器及其信息读写方法
US20180157612A1 (en) Server
CN112835516B (zh) 一种raid卡监控管理方法、系统及装置
US11341076B2 (en) Hot-plugged PCIe device configuration system
CN114902186A (zh) 非易失性存储器模块的错误报告
US20080281576A1 (en) Interface board, simulator, synchronization method, and synchronization program
US7299331B2 (en) Method and apparatus for adding main memory in computer systems operating with mirrored main memory
US7725761B2 (en) Computer system, fault tolerant system using the same and operation control method and program thereof
JP2005149501A (ja) Ｄｍａを使用して拡張カードでメモリをテストするためのシステムおよび方法
WO2023221227A1 (zh) 内存条热插拔方法及装置、内存条
US20230140164A1 (en) System and method for bmc and bios booting using a shared non-volatile memory module
US11360839B1 (en) Systems and methods for storing error data from a crash dump in a computer system
TWI740276B (zh) 一種主從架構伺服器及其資訊讀寫方法
JP2005149503A (ja) Ｄｍａを使用してメモリをテストするためのシステムおよび方法
US20040255075A1 (en) Apparatus and method for flash ROM management
TWI715294B (zh) 基於系統管理匯流排界面對i2c記憶體進行讀寫的方法
US7072788B2 (en) System and method for testing an interconnect in a computer system
TWI832188B (zh) 電腦系統以及在電腦系統中執行的方法
US7487399B2 (en) System and method for testing a component in a computer system using frequency margining
US11609701B1 (en) Power management method and power management device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221

RJ01 Rejection of invention patent application after publication