CN101859064A - 用于形成抗蚀剂图案的方法和用于制造半导体器件的方法 - Google Patents

用于形成抗蚀剂图案的方法和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN101859064A
CN101859064A CN201010158561.6A CN201010158561A CN101859064A CN 101859064 A CN101859064 A CN 101859064A CN 201010158561 A CN201010158561 A CN 201010158561A CN 101859064 A CN101859064 A CN 101859064A
Authority
CN
China
Prior art keywords
prebake
temperature
resist
resist layer
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010158561.6A
Other languages
English (en)
Other versions
CN101859064B (zh
Inventor
冈治成治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101859064A publication Critical patent/CN101859064A/zh
Application granted granted Critical
Publication of CN101859064B publication Critical patent/CN101859064B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0382—Macromolecular compounds which are rendered insoluble or differentially wettable the macromolecular compound being present in a chemically amplified negative photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种用于形成抗蚀剂图案的方法和用于制造半导体器件的方法。为了抑制在预烘焙工艺中由温度不均匀性引起的抗蚀剂图案尺寸的变化，执行在基础衬底上涂覆正型或负型的抗蚀剂、预烘焙、曝光、曝光后烘焙以及通过对抗蚀剂进行显影来形成具有预定形状的抗蚀剂。在抗蚀剂是正型的情况下，以等于或高于抗蚀剂中包括的基础树脂的保护基的分离开始温度的温度执行预烘焙。在抗蚀剂是负型的情况下，以等于或高于抗蚀剂中包括的基础树脂中的交联剂的交联开始温度的温度执行预烘焙。

Description

用于形成抗蚀剂图案的方法和用于制造半导体器件的方法
技术领域
本发明涉及一种用于形成抗蚀剂图案的方法和用于制造半导体器件的方法。
背景技术
为了满足改善集成度的要求，在光刻的曝光工艺中使用的主流光源从用于辐射i射线的汞灯改变为KrF受激准分子激光器，在曝光期间为了响应在晶片表面上的曝光强度的减弱，改进了抗蚀剂灵敏度，并且通常使用化学放大型抗蚀剂。
化学放大型抗蚀剂包括基础树脂和PAG(光酸产生剂)，并且负型抗蚀剂还包括交联剂。在曝光工艺中通过曝光能量由PAG产生氢离子(酸)。在曝光之后的曝光后烘焙工艺中(在下文中称为PEB工艺)，在抗蚀剂为正型的情况下(在正抗蚀剂的情况下)氢离子会攻击基础树脂中的保护基，以产生脱保护反应，并且在抗蚀剂为负型的情况下(在负抗蚀剂的情况下)氢离子对交联剂产生作用，以引起基础树脂的交联反应。在这两种情况下，在PEB工艺中都会新产生氢离子，新的氢离子将引起随后的脱保护反应或交联反应，从而改善抗蚀剂的灵敏度。
如图5所示，在使用化学放大型抗蚀剂的一般光刻工艺中，首先在晶片上涂覆抗蚀剂(抗蚀剂涂覆工艺，步骤S101)，并且在涂覆之后，例如在80℃至135℃下烘焙该抗蚀剂(预烘焙工艺，步骤S102)。此外，之后，按顺序执行曝光工艺(步骤S103)、FEB工艺(步骤S104)和显影工艺(步骤S105)，以形成预定图案形状的抗蚀剂。
在这里，如图2所示，在步骤S102的预烘焙工艺中，在预烘焙设备的热板1上提供多个陶瓷球2(没有全部示出)，并且在陶瓷球2上放置晶片3的状态下对晶片3进行加热。
然而，由于在加热中会使晶片3翘曲，烘焙温度有时在晶片3上的中心部分和周围部分之间变化。在晶片3极薄的情况下或者在其线性膨胀系数与硅的线性膨胀系数相差很大的金属膜只形成在晶片3的一个表面上的情况下，晶片3的翘曲和由翘曲引起的烘焙温度的差异将变得显著。
当烘焙温度在中心部分和周围部分之间变化时，抗蚀剂的灵敏度(Eth)在中心部分和周围部分之间变化。由于这个原因，当通过均匀的曝光量来对晶片3的整个表面进行曝光时，抗蚀剂的图案尺寸在中心部分和周围部分之间变化。其间，通过最小曝光能量(mJ/cm2)表示灵敏度(Eth)，以该灵敏度值在固定条件下执行显影的情况下不会产生抗蚀剂膜的剩余物(剩余膜的比率变为0％)。
如上所述，在预烘焙工艺中，存在由于翘曲而使得加热温度在晶片3的表面上变得不均匀的情况，并因此抗蚀剂的图案尺寸在晶片3的表面上变化。另外，相同的现象还会发生在PEB工艺中。
文献1(日本专利公布JP-2006-135080A)公开了一种用于不以均匀曝光量对晶片的整个表面执行曝光的技术，而是通过调整用于晶片表面上的多个区域中的每个区域的曝光量来执行曝光的技术。具体地，通过改变用于每个曝光拍摄的曝光量，在晶片表面上适当调整曝光量。以这种方式，抑制由于在PEB工艺中由翘曲引起的温度不均匀性所导致的图案尺寸的变化(所谓的可变曝光技术)。还在文献2(日本专利公布JP-A-Heisei 10-172889)中，公开了一种与专利文献1的技术相似的技术。
发明内容
然而，根据文献1和2中描述的技术，在通过步进机单次拍摄(oneshot)曝光的范围中，曝光量仍然均匀。由于这个原因，如上所述，在该范围中，由于温度不均匀性而使抗蚀剂的图案尺寸在晶片表面上变化。
另外，在文献1和2中描述的技术中，由于在用单次拍摄曝光的一个范围与邻近该范围的另一范围之间的边界上曝光量急剧改变，因此存在抗蚀剂图案的尺寸在边界上也急剧改变的问题。
如上所述，在文献1和2中描述的技术中，用于抑制图案尺寸改变的效果是不足够的。
其间，通常，设定预烘焙温度，以使其低于抗蚀剂中包括的基础树脂中的保护基的分离开始温度(例如，低于如上所述的135℃)或低于抗蚀剂中包括的基础树脂中的交联剂的交联开始温度。考虑到一般执行预烘焙，以便不引起保护基的分离反应或交联剂的交联反应，这是理所当然的。
用于形成根据本发明的抗蚀剂图案的方法，包括：在基础衬底上涂覆正型或负型化学放大抗蚀剂，在涂覆之后预烘焙该抗蚀剂，在预烘焙之后曝光该抗蚀剂，在曝光之后烘焙该抗蚀剂；以及在烘焙之后通过对抗蚀剂进行显影来形成具有预定形状的抗蚀剂。预烘焙包括：在抗蚀剂是正型的情况下，以等于或高于抗蚀剂中包括的基础树脂中的保护基的分离开始温度的温度进行预烘焙；以及在抗蚀剂是负型的情况下，以等于或高于抗蚀剂中包括的基础树脂中的交联剂的交联开始温度的温度进行预烘焙。
根据抗蚀剂的特性，以等于或高于特定温度的温度，促进基础树脂中的保护基的分离反应或交联反应。通过使用该特性，在本发明中，通过促进在PEB工艺中根本上促进的分离反应或交联反应，尝试改善抗蚀剂的灵敏度，而不由于曝光而由PAG产生氢离子。这时，由于在具有低灵敏度的部分处极大地改善了灵敏度，因此在基础衬底的表面上，抗蚀剂的灵敏度差异变小。
即，根据本发明，通过以等于或高于分离开始温度或交联开始温度的温度进行预烘焙，由于在抑制抗蚀剂的灵敏度的面内变化之后再执行曝光，因此抑制了由于预烘焙时的温度不均匀性而导致的抗蚀剂图案的尺寸的面内变化。
同样，用于制造根据本发明的半导体器件的方法，包括：在半导体晶片上形成抗蚀剂图案；以及通过使用抗蚀剂图案作为掩模，对半导体晶片进行成形。所述形成包括用于形成抗蚀剂图案的方法。
根据本发明，其可以抑制抗蚀剂的图案尺寸由于在预烘焙中温度的不均匀性而导致在表面上的变化。
附图说明
图1是示出根据实施例的抗蚀剂图案形成方法的流程的流程图；
图2是示出预烘焙工艺的示意性正横截面图；
图3是示出在曝光工艺中曝光能量在晶片表面中分布的平面图；
图4是示出在预烘焙工艺的温度从135℃变化到140℃的情况下晶片表面中的抗蚀剂的灵敏度(Eth)改变的图；以及
图5是示出典型抗蚀剂图案形成方法的流程的流程图。
具体实施方式
参考附图，下面将说明本发明的实施例。在全部附图中，相同的数字表示相同的部件，并因此任意省略该说明。
(第一实施例)
图1是示出用于形成根据第一实施例的抗蚀剂图案的方法的流程图，并且图2是示意性示出在用于形成根据第一实施例的抗蚀剂图案的方法中包括的预烘焙工艺的正横截面图。图3是说明在根据第一实施例的抗蚀剂图案形成方法中包括的曝光工艺的图，并且其为示出曝光能量在晶片3的表面上分布的平面图。
在用于形成根据本实施例的抗蚀剂图案的方法中，按顺序执行用于在基础衬底(例如，半导体晶片3)上涂覆正型或负型抗蚀剂的抗蚀剂涂覆工艺(步骤S1)、用于预烘焙该抗蚀剂的预烘焙工艺(步骤S3和S4)、用于曝光该抗蚀剂的曝光工艺(步骤S5)、用于执行对抗蚀剂进行曝光后的烘焙的曝光后烘焙(PEB)工艺(步骤S6)以及用于通过显影该抗蚀剂形成预定图案形状的抗蚀剂的显影工艺(步骤S7)。在预烘焙工艺(步骤S3和S4)中，在抗蚀剂是正型的情况下，在温度等于或高于抗蚀剂中包括的基础树脂中的保护基的分离开始温度的条件下执行预烘焙(步骤S3)，并且在抗蚀剂是负型的情况下，在温度等于或高于抗蚀剂中包括的基础树脂中的交联剂的交联开始温度的条件下执行预烘焙(步骤S4)。另外，用于制造根据本实施例的半导体器件的方法，包括：用于在半导体晶片3上形成抗蚀剂图案的抗蚀剂图案形成工艺；以及用于使用该抗蚀剂图案作为掩模来处理半导体晶片3的工艺。在用于制造根据本实施例的半导体器件的方法中，抗蚀剂图案形成工艺通过用于形成根据本实施例的抗蚀剂图案的方法来执行。下面将说明细节。
首先，将说明用于形成根据本实施例的抗蚀剂图案的方法。
以与图5说明的典型光刻工艺相同的工艺流程，执行用于形成根据本实施例的抗蚀剂图案的方法。然而，如下面详细描述的，预烘焙工艺(步骤S3和S4)中的预烘焙温度不同于典型光刻工艺的预烘焙温度。
首先，在半导体晶片(在下文中简称为晶片)3上涂覆化学放大型抗蚀剂(抗蚀剂涂覆工艺，步骤S1)。
其次，通过执行预烘焙工艺来烘焙该抗蚀剂(步骤S3或S4)。也就是说，如图2所示，例如，在热板1(热源)上提供的陶瓷球2上布置晶片3，并通过热板1对晶片3进行加热。
在这里，以图2中示出的向下凸起的形状或图中没有示出的向上凸起的形状，形成了预烘焙中的晶片3的翘曲。在第一实施例中，将说明晶片3的翘曲是如图2所示的向下凸起的形状的情况。
在抗蚀剂是正型(正抗蚀剂)的情况下(步骤S2为是)，设定预烘焙工艺的温度(在下文中称为预烘焙温度)以使其等于或高于抗蚀剂中包括的基础树脂中的保护基的分离开始温度(步骤S3)。例如，在分离开始温度为140℃的情况下，预烘焙温度被设定为140℃或更高。此外，将预烘焙温度优选设定为分离开始温度+30℃或更低，并且更优选的是预烘焙温度被设定为分离开始温度+15℃或更低。即，在分离开始温度为140℃的情况下，优选设定预烘焙温度为170℃或更低，并且更优选设定预烘焙温度为155℃或更低。当以这些上限温度或更低的温度执行预烘焙时，能够抑制显影失败。
另外，在上述步骤S1应用的抗蚀剂是负型(负抗蚀剂)的情况下(步骤S2为否)，预烘焙温度被设定为抗蚀剂中包括的基础树脂中的交联剂的交联开始温度或更高(步骤S4)。例如，在交联开始温度为140℃的情况下，设定预烘焙温度为140℃或更高。此外，优选设定预烘焙温度为交联开始温度+30℃或更低，并且更优选设定预烘焙温度为交联开始温度+15℃或更低。即，在交联开始温度为140℃的情况下，优选设定预烘焙温度为170℃或更低，并且更优选设定预烘焙温度为155℃或更低。
其间，通过热板1的预设温度、晶片3表面(图2中的上表面)的中心部分的温度或三点(具体地为中心部分、周围部分和在晶片3表面上的所述部分之间的中间部分)的平均温度，能够举例说明预烘焙温度。
另外，当预烘焙温度超过分离开始温度+30℃或交联开始温度+30℃时，则不能忽略在未曝光部中由所谓加热覆盖引起的显影失败，然而，当预烘焙温度被设定为等于或低于分离开始温度+30℃或者等于或低于交联开始温度+30℃时，则能够抑制显影失败。尤其是，当预烘焙温度被设定为等于或低于分离开始温度+15℃或者等于或低于交联开始温度+15℃时，能够进一步改善用于抑制显影失败的效果。
其间，预烘焙时间的长度例如为1分钟或以上且30分钟或以下。
在这里，如图2所示，在本实施例中，由于在预烘焙工艺中晶片3的翘曲是向下凸起，所以在晶片3的中心部分比其他部分更接近作为热源的热板1并且晶片3的周围部分比其他部分更远离热板1的这种状态下预烘焙该晶片。由于这个原因，晶片3的中心部分以相对更高的温度进行预烘焙，而且晶片3的周围部分以相对更低的温度进行预烘焙。由于这个原因，越靠近晶片3的中心部分，晶片3上的抗蚀剂的灵敏度变得相对高，并且越靠近晶片3的周围部分，抗蚀剂的灵敏度变得相对低。
然而，在本实施例中，通过将预烘焙温度设定为等于或高于分离开始温度或交联开始温度，意图在晶片3的整个表面上改善抗蚀剂的灵敏度。在这种情况下，一个部分的灵敏度越低，灵敏度的改善就越高，并因此能够减少在晶片3表面上的抗蚀剂的灵敏度(Eth)变化。
接下来，执行曝光工艺(步骤S5)。其间，在本实施例中，例如，在晶片3的整个表面上以均匀的曝光量执行曝光。在曝光工艺中，通过曝光能量，由抗蚀剂中包括的PAG产生氢离子(酸)。
接下来，执行曝光后烘焙工艺(步骤S6)。在曝光后烘焙工艺中，当抗蚀剂为正型时，在前面的曝光工艺中产生的氢离子会攻击保护基以引起脱保护反应，并且当抗蚀剂为负型时，氢离子对交联剂产生作用以引起交联反应。在正抗蚀剂和负抗蚀剂的这两种情况下，在PEB工艺中新产生氢离子，并且新的氢离子引起随后的脱保护反应或交联反应。
接下来，通过执行显影工艺(步骤S7)，形成具有预定图案形状的抗蚀剂。
其间，用于制造根据本实施例的半导体器件的方法中，通过使用在晶片3上形成的抗蚀剂图案作为掩模来处理晶片3。例如，通过蚀刻晶片3、对晶片3进行离子注入、在晶片3上形成膜(例如，形成抗蚀剂图案的间隔)以及对晶片3进行等离子体处理，来举例说明晶片3的处理。在这里，晶片3可以由例如仅有的半导体衬底组成，并且可以通过在半导体衬底上形成预定的膜结构来形成。在前者中，晶片3的处理指的是半导体衬底的处理，并且在后者中，晶片3的处理指的是例如在半导体衬底上的膜的处理或半导体衬底的处理。
在上述的第一实施例中，按顺序执行用于在晶片3上涂覆正型或负型抗蚀剂的抗蚀剂涂覆工艺(步骤S1)、用于预烘焙抗蚀剂的预烘焙工艺(步骤S3和S4)、用于曝光抗蚀剂的曝光工艺(步骤S5)、用于执行对抗蚀剂进行曝光后的烘焙的曝光后烘焙(PEB)工艺(步骤S6)以及用于通过显影抗蚀剂形成具有预定图案形状的抗蚀剂的显影工艺(步骤S7)。在预烘焙工艺(步骤S3和S4)中，在抗蚀剂是正型的情况下，在温度等于或高于保护基的分离开始温度的条件下执行预烘焙(步骤S3)，并且在抗蚀剂是负型的情况下，在温度等于或高于交联剂的交联开始温度的条件下执行预烘焙(步骤S4)。如上所述，在第一实施例中，通过使用在特定温度或更高温度下的分离反应(脱保护反应)或交联反应，在预烘焙工艺中，使在PEB工艺中根本上促进的脱保护反应或交联反应进行到某一程度，而不由于曝光而由PAG产生氢离子，并因此意图改善抗蚀剂的灵敏度。在这种情况下，该部分的灵敏度越低，灵敏度的改善就越高，并因此能够减小在晶片3表面上的抗蚀剂的灵敏度(Eth)变化。
就是说，根据本实施例，通过在分离开始温度或更高或者交联开始温度或更高的温度下执行预烘焙，由于在减小晶片3上的抗蚀剂的面内灵敏度(Eth)差异之后执行曝光，因此能够抑制由于预烘焙中的温度不均匀性而导致的图案尺寸的面内变化。
在本实施例中，当预烘焙温度被设定为140℃至155℃时，使晶片3的中心部分处的抗蚀剂的灵敏度改善饱合，并且由于周围部分的温度变得比中心部分的温度低，因此极度地改善周围部分的灵敏度，使其大于中心部分的灵敏度。由于这个原因，极度并完全地改善晶片3表面上的灵敏度，并且减小中心部分和周围部分之间的灵敏度(Eth)的差异，并因此还能够减小通过步进机单次拍摄的灵敏度(Eth)的差异。
其间，当预烘焙温度低于分离开始温度或低于交联开始温度时，保护基的分离反应或交联剂的交联反应变得不足够，并因此，不能得到上述反应和效果。另外，当预烘焙温度超过分离开始温度+30℃或交联开始温度+30℃时，不能忽略在未曝光部中由所谓加热覆盖所引起的显影失败的发生。
(第二实施例)
在上述的第一实施例中，说明了其中基础衬底(半导体衬底3)的整个表面上的曝光量在曝光工艺(步骤S3)中是均匀的示例，然而，在第二实施例中，说明了其中根据基础衬底(半导体衬底3)的表面上的位置改变曝光量的示例。
在本实施例中，只有曝光工艺(步骤S5)不同于上述第一实施例。
在这里，如图2所示，还在本实施例中，由于在预烘焙工艺中的翘曲是向下凸起，所以在晶片3的中心部分比其他部分更接近热板1并且晶片3的周围部分比其他部分更远离热板1的这种状态下，执行预烘焙。由于这个原因，晶片3的中心部分以相对较高的温度进行预烘焙，并且晶片3的周围部分以相对较低的温度进行预烘焙。由于这个原因，越靠近中心部分，抗蚀剂的灵敏度变得相对越高，并且越靠近周围部分，灵敏度变得相对越低。
之后，在本实施例中，如图3所示，例如，在曝光工艺中，逐渐改变曝光量，使得越靠近晶片3的中心部分，曝光量变小，并且越靠近晶片3的周围部分，曝光量变大。换句话说，执行曝光，使得具有更高灵敏度的部分上的曝光量变得更小，并且使得具有更低灵敏度的部分上的曝光量变得更大。进一步换句话说，执行曝光，使得使用更高温度预烘焙的部分上的曝光量变得更小，并且使用更低温度预烘焙的部分上的曝光量变得更大。更进一步换句话说，执行曝光，使得在预烘焙中更接近热源(热板1)的部分上的曝光量变得更小，并且使得在预烘焙中远离热源的部分上的曝光量变得更大。
其间，在图3中，示出了照射到晶片3的表面上的每个区域的曝光能量的量(单位：mJ/cm2)的一个示例。即，在图3中，在示出步进机单次拍摄(图中未示出)的每个曝光范围R中改变曝光能量，并且改变曝光能量，使得越靠近中心部分(具有更高灵敏度)，曝光量变小，并且使得越靠近于周围部分(具有更低灵敏度)，曝光量变大。
图4是示出在使用其分离开始温度为140℃的正抗蚀剂的情况下以及在晶片3翘曲为如图2示出的向下凸起的状态下执行预烘焙工艺的情况下，在预烘焙工艺中的预烘焙温度从135℃改变到140℃时晶片3的表面上的抗蚀剂的灵敏度(Eth)变化的图。
如上所述，与预烘焙温度低的情况(例如，135℃等)相比较，当以分离开始温度或更高的温度执行预烘焙工艺时，能够改善抗蚀剂的灵敏度。此外，如图1所示，与预烘焙温度低的情况(例如，135℃等)相比较，在其中灵敏度变得相对低的部分(本实施例中的周围部分)处的灵敏度的改善量变大。因此，能够减小抗蚀剂的面内灵敏度差异。
具体地，如图4所示，例如，在预烘焙温度为135℃的情况下，抗蚀剂的面内灵敏度差异(图4中的ΔEth2)大约为300mJ/cm2，然而，当预烘焙温度设定为140℃时，能够将面内灵敏度差异(图4中的ΔEth1)抑制为大约150mJ/cm2。
以这种方式，在本实施例中，结合要被添加的其中根据灵敏度差异通过步进机的曝光量从中心部分向周围部分增加的可变曝光，以通过抑制灵敏度的面内差异来抑制图案尺寸的面内变化。即，执行曝光，使得具有更高灵敏度的部分的曝光量变得更小，并且使得具有更低灵敏度的部分的曝光量变得更大。以这种方式，图案尺寸的面内变化能够减小得比上述的第一实施例的图案尺寸的面内变化更多。
其间，在文献1和2中描述的技术中，由于曝光量在单次拍摄的曝光范围内是均匀的，因此由于温度不均匀性而导致抗蚀剂的图案尺寸在晶片表面变化。其间，在本实施例中，由于通过以分离开始温度或更高的温度或者交联开始温度或更高的温度进行预烘焙能够减小抗蚀剂的灵敏度差异，因此能够抑制在预烘焙工艺中抗蚀剂的图案尺寸的变化，以使其在单次拍摄的曝光范围内均匀。
另外，在文献1和2中描述的技术中，由于曝光量在单次拍摄中的一个曝光范围与邻近范围的另一范围之间的边界上急剧改变，因此抗蚀剂图案的尺寸也在该边界上急剧改变。换句话说，在本实施例中，以分离开始温度或更高的温度或者交联开始温度或更高的温度进行预烘焙，以总体提高抗蚀剂的灵敏度级，并因此能够减小抗蚀剂的灵敏度差异。因此，在本实施例中，由于能够在整个表面上减小曝光能量，因此也能够减小在边界上的曝光量的改变量。因此，也能够减小在边界上的抗蚀剂图案的尺寸的改变量。
(第三实施例)
在上述的第二实施例中，说明了翘曲为向下凸起的情况；然而，在第三实施例中，将说明翘曲为向上凸起的情况。
在第三实施例的示例中，与上述的第二实施例的示例相比较，颠倒了晶片3的中心部分和周围部分处的抗蚀剂的灵敏度(或晶片3的中心部分和周围部分处的预烘焙温度，或者晶片3的中心部分和周围部分处在预烘焙中距热源的距离)。即，中心部分处的抗蚀剂的灵敏度低，并且越靠近周围，灵敏度变得越高。另外，中心部分的预烘焙温度更低，并且周围部分处的预烘焙温度变得更高。另外，在预烘焙中，在中心部分处距热源(热板1)的距离更长，并且在周围部分处距热源(热板1)的距离更短。
因而，在第三实施例中，与上述的第二实施例相反，越靠近晶片3的中心部分，曝光工艺中的曝光量变得越大，并且越靠近周围部分，曝光量变得越小。以这种方式，还在第三实施例中，能够得到与上述的第二实施例的作用和效果相同的作用和效果。

Claims (7)

1.一种用于形成抗蚀剂图案的方法，包括：
在基础衬底上涂覆正型或负型的化学放大抗蚀剂层；
在所述涂覆之后，预烘焙所述抗蚀剂层；
在所述预烘焙之后，曝光所述抗蚀剂层；
在所述曝光之后，烘焙所述抗蚀剂层；以及
在所述烘焙之后，通过显影所述抗蚀剂层，来对所述抗蚀剂层进行构图以具有预定形状；
其中所述预烘焙包括：
当所述抗蚀剂层具有正型时，以等于或高于所述抗蚀剂层中包括的基础树脂的保护基的分离开始温度的温度进行预烘焙；以及
当所述抗蚀剂层具有负型时，以等于或高于所述抗蚀剂层中包括的基础树脂的交联剂的交联开始温度的温度进行预烘焙。
2.根据权利要求1所述的用于形成抗蚀剂图案的方法，其中所述预烘焙包括：当所述抗蚀剂层具有正型时，以等于或低于“所述分离开始温度+30℃”的温度进行预烘焙。
3.根据权利要求1所述的用于形成抗蚀剂图案的方法，其中所述预烘焙包括：当所述抗蚀剂层具有负型时，以等于或低于“所述交联开始温度+30℃”的温度进行预烘焙。
4.根据权利要求1所述的用于形成抗蚀剂图案的方法，其中所述曝光包括：曝光所述抗蚀剂层，使得具有高灵敏度的部分上的曝光量小，并且使得具有低灵敏度的部分上的曝光量大。
5.根据权利要求1所述的用于形成抗蚀剂图案的方法，其中所述曝光包括：曝光所述抗蚀剂层，使得以高温度预烘焙的部分上的曝光量小，并且使得以低温度预烘焙的部分上的曝光量大。
6.根据权利要求1所述的用于形成抗蚀剂图案的方法，其中所述曝光包括：曝光所述抗蚀剂层，使得在所述预烘焙中靠近热源的部分上的曝光量小，并且使得在所述预烘焙中远离所述热源的部分上的曝光量大。
7.一种用于制造半导体器件的方法，包括：
在半导体晶片上形成抗蚀剂图案；以及
通过使用所述抗蚀剂图案作为掩模对所述半导体晶片进行成形；
其中，所述形成包括用于形成抗蚀剂图案的方法，并且用于形成抗蚀剂图案的所述方法包括：
在基础衬底上涂覆正型或负型化学放大抗蚀剂层；
在所述涂覆之后，预烘焙所述抗蚀剂层；
在所述预烘焙之后，曝光所述抗蚀剂层；
在所述曝光之后，烘焙所述抗蚀剂层；以及
在所述烘焙之后，通过显影所述抗蚀剂层，将所述抗蚀剂层形成为具有预定形状；
其中，所述预烘焙包括：
当所述抗蚀剂层具有正型时，以等于或高于所述抗蚀剂层中包括的基础树脂的保护基的分离开始温度的温度进行预烘焙；以及
当所述抗蚀剂层具有负型时，以等于或高于所述抗蚀剂层中包括的基础树脂的交联剂的交联开始温度的温度进行预烘焙。
CN201010158561.6A 2009-04-07 2010-04-07 用于形成抗蚀剂图案的方法和用于制造半导体器件的方法 Expired - Fee Related CN101859064B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-092940 2009-04-07
JP2009092940A JP5580546B2 (ja) 2009-04-07 2009-04-07 レジストパターン形成方法

Publications (2)

Publication Number Publication Date
CN101859064A true CN101859064A (zh) 2010-10-13
CN101859064B CN101859064B (zh) 2013-04-24

Family

ID=42826467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010158561.6A Expired - Fee Related CN101859064B (zh) 2009-04-07 2010-04-07 用于形成抗蚀剂图案的方法和用于制造半导体器件的方法

Country Status (3)

Country Link
US (1) US8404433B2 (zh)
JP (1) JP5580546B2 (zh)
CN (1) CN101859064B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102324819B1 (ko) 2014-12-12 2021-11-11 삼성전자주식회사 포토레지스트용 고분자, 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122604A2 (en) * 2000-01-31 2001-08-08 Sumitomo Chemical Company, Limited Chemically amplified positive resist composition
US20020145382A1 (en) * 2000-05-03 2002-10-10 Ritek Corporation Method of forming a polyimide-isolating wall of reverse-trapezoid cross-section with electric, thermal and mechanical stability
US20040113186A1 (en) * 2001-03-09 2004-06-17 Junichi Karasawa Method of making layered superlattice material with ultra-thin top layer
CN1530745A (zh) * 2003-03-18 2004-09-22 Tdk股份有限公司 抗蚀剂图案形成方法和抗蚀剂图案形成系统
CN1532036A (zh) * 2003-03-24 2004-09-29 �����ɷ� 树脂成型品的制造方法、金属结构体的制造方法及树脂成型品
CN101013265A (zh) * 2006-01-31 2007-08-08 株式会社瑞萨科技 抗蚀图案形成方法和半导体装置的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201580A (en) * 1978-07-24 1980-05-06 Bell Telephone Laboratories, Incorporated Lithographic fabrication with treatment of "living polymer"
JPH02132443A (ja) * 1987-11-02 1990-05-21 Matsushita Electric Ind Co Ltd パターン形成材料
JPH05165201A (ja) * 1991-12-11 1993-07-02 Tosoh Corp ネガ型レジスト材料
JPH10172889A (ja) 1996-12-12 1998-06-26 Matsushita Electron Corp 露光方法
JP2001056558A (ja) * 1999-08-20 2001-02-27 Tokyo Ohka Kogyo Co Ltd 化学増幅型ポジ型レジスト組成物及びそれを用いたレジストパターン形成方法
JP4488867B2 (ja) 2004-11-05 2010-06-23 株式会社東芝 パターン形成方法
JP2005136430A (ja) * 2004-11-15 2005-05-26 Nec Kagoshima Ltd パターン形成方法
JP2008250141A (ja) * 2007-03-30 2008-10-16 Fujifilm Corp 露光装置における露光方法及び露光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122604A2 (en) * 2000-01-31 2001-08-08 Sumitomo Chemical Company, Limited Chemically amplified positive resist composition
US20020145382A1 (en) * 2000-05-03 2002-10-10 Ritek Corporation Method of forming a polyimide-isolating wall of reverse-trapezoid cross-section with electric, thermal and mechanical stability
US20040113186A1 (en) * 2001-03-09 2004-06-17 Junichi Karasawa Method of making layered superlattice material with ultra-thin top layer
CN1530745A (zh) * 2003-03-18 2004-09-22 Tdk股份有限公司 抗蚀剂图案形成方法和抗蚀剂图案形成系统
CN1532036A (zh) * 2003-03-24 2004-09-29 �����ɷ� 树脂成型品的制造方法、金属结构体的制造方法及树脂成型品
CN101013265A (zh) * 2006-01-31 2007-08-08 株式会社瑞萨科技 抗蚀图案形成方法和半导体装置的制造方法

Also Published As

Publication number Publication date
US20100255421A1 (en) 2010-10-07
CN101859064B (zh) 2013-04-24
JP5580546B2 (ja) 2014-08-27
JP2010245327A (ja) 2010-10-28
US8404433B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
TW567556B (en) Method for ashing
CN101859064B (zh) 用于形成抗蚀剂图案的方法和用于制造半导体器件的方法
KR100324440B1 (ko) 치수 정밀도가 높은 포토마스크를 형성할 수 있는 포토마스크형성 방법 및 열처리장치
KR100291331B1 (ko) 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법
JP2011061169A (ja) 半導体製造プロセス及びその装置
JP2010073899A (ja) 基板処理方法および基板処理装置
JP2001326153A (ja) レジストパターンの形成方法
CN117747544B (zh) 一种硅通孔的形成方法
JP4601514B2 (ja) レジストパターンの形成方法
KR0179339B1 (ko) 감광막패턴 형성방법
TW451297B (en) Method to improve the uniformity of the critical dimension of beam exposure system
KR0142837B1 (ko) 반도체소자의 미세패턴 형성방법
TW486740B (en) Improved method for controlling critical dimension during high temperature photoresist reflow process by ultraviolet light irradiation
JP2005181758A (ja) レジストパターン形成方法
KR100861293B1 (ko) 감광막 패턴 제조 방법
JP4202962B2 (ja) 基板処理方法及び半導体装置の製造方法
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
TWI259523B (en) Method for forming photoresist pattern and method for trimming photoresist pattern
JPS63215040A (ja) レジストのハ−ドニング方法
KR20100073091A (ko) 반도체 소자의 패턴 형성방법
KR20020028114A (ko) 선폭감소를 위한 포토 레지스트패턴 형성방법
JP2005189796A (ja) 反射型液晶表示装置の製造方法
TW200423221A (en) Microlithographic process
KR20040065023A (ko) 반도체소자의 콘택홀 형성방법
JP2003086495A (ja) フォトレジストパターンの形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20140407