CN101847439B - 非易失性存储器件的存取方法 - Google Patents

非易失性存储器件的存取方法 Download PDF

Info

Publication number
CN101847439B
CN101847439B CN200910258375.7A CN200910258375A CN101847439B CN 101847439 B CN101847439 B CN 101847439B CN 200910258375 A CN200910258375 A CN 200910258375A CN 101847439 B CN101847439 B CN 101847439B
Authority
CN
China
Prior art keywords
distribution
storage unit
unit
voltage
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910258375.7A
Other languages
English (en)
Other versions
CN101847439A (zh
Inventor
柳汉雄
赵庆来
宋承桓
殷熙锡
孙弘乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101847439A publication Critical patent/CN101847439A/zh
Application granted granted Critical
Publication of CN101847439B publication Critical patent/CN101847439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种非易失性存储器件的存取方法，包括：检测第一存储单元的阈值电压变化，所述第一存储单元的阈值电压变化能够物理地影响第二存储单元；以及根据所述第一存储单元的阈值电压变化的间距，向所述第二存储单元分配从多个子分布当中选择的一个子分布，所述多个子分布对应于所述第二存储单元的目标分布。

Description

非易失性存储器件的存取方法
外国优先权声明
本申请要求于2008年12月12日提交的韩国专利申请No.10-2008-0126551的优先权，其整个内容在此通过引用方式并入。
技术领域
示例实施例涉及半导体存储器件。具体而言，示例实施例涉及一种非易失性存储器件及其存取方法。
背景技术
半导体存储器件可以被分成易失性存储器件和非易失性存储器件。易失性存储器件可以以相对高的速度执行读和写操作，并且可在电源关闭时丢失数据。相反，非易失性存储器件可以在电源关闭之后保持数据。因此，非易失性存储器件可优选用于存储无论电源是否接通都必须保持的内容。
在非易失性存储器件中，快闪存储器可以被广泛地与例如计算机、存储卡等一起使用。根据单元和位线的互连状态，快闪存储器可以被分成NOR类型和NAND类型。NOR类型的快闪存储器可以具有下述阵列结构：其中，两个或更多个单元晶体管与一条位线并联连接。NOR类型的快闪存储器可以利用沟道热电子(CHE)方法来存储数据，并且可以利用Fowler-Nordheim(FN)隧道方法来擦除数据。NAND类型的快闪存储器可以具有下述阵列结构：其中，两个或更多个单元晶体管与一条位线串联连接。NAND类型的快闪存储器可以利用FN隧道方法存储和擦除数据。
快闪存储器的每一个存储单元可以存储1位数据或多位数据。在一个存储单元存储1位数据的情况下，所述存储单元可以具有对应于两个阈值电压状态(例如数据“1”或数据“0”)中的任意一个的阈值电压。如果一个存储单元存储2位数据，则存储单元可以具有对应于四个阈值电压状态中的任意一个的阈值电压。如果一个存储单元存储3位数据，则存储单元可以具有对应于八个阈值电压状态中的任意一个的阈值电压。近来，已经开发了用于在一个存储单元中存储4位或更多位数据的各种技术。
发明内容
示例实施例提供一种能够提供高可靠性的读数据的非易失性存储器件及存取方法。
示例实施例提供一种非易失性存储器件的存取方法，该存取方法可以包括：检测第一存储单元的阈值电压变化，所述第一存储单元的阈值电压变化能够物理地影响第二存储单元；并且根据所述第一存储单元的阈值电压变化的间距，将所述第二存储单元分配到从多个子分布当中选择的一个子分布，所述多个子分布对应于所述第二存储单元的目标分布。
示例实施例提供一种存储系统，该存储系统可以包括：非易失性存储器件；和存储器控制器，所述存储器控制器可被配置来控制所述非易失性存储器件。所述存储器控制器可以根据下述存取方法来存取所述非易失性存储器件，所述存取方法可以包括：检测第一存储单元的阈值电压变化，所述第一存储单元的阈值电压变化能够物理地影响第二存储单元；并且根据所述第一存储单元的阈值电压变化的间距，将所述第二存储单元分配到从多个子分布当中选择的一个子分布，所述多个子分布对应于所述第二存储单元的目标分布。
附图说明
通过参照附图详细描述示例实施例，示例实施例的上述和其他特征和优点将变得更加清楚。附图意欲描述示例实施例，并且不应当被解释为限制权利要求所期望的范围。附图不应当被认为是按比例来绘制的，除非明确地标明。
图1是示出根据示例实施例的非易失性存储器的单元阵列的图。
图2A到2C是用于描述由于侵略单元而导致的受害单元的阈值电压上偏移的图。
图3A到3C是图解由于侵略单元而导致的受害单元的阈值电压下偏移的示例的图。
图4是用于描述横向电荷扩散的图。
图5A和5B是示出图4中的存储单元的阈值电压状态的图。
图6A到6D是用于描述分析图5中的存储单元的方法的图。
图7A和7B是用于描述利用验证电压解决横向电荷扩散和编程干扰的方法的图。
图8是图解根据示例实施例的读方法的图。
图9是用于描述根据示例实施例的读方法的流程图。
图10是图解根据示例实施例的编程方法的图。
图11是用于描述根据示例实施例的编程方法的流程图。
图12A是用于描述根据示例实施例的方法的另一图。
图12B是用于描述根据示例实施例的方法的再一图。
图13A和13B是图解根据示例实施例的初始读取的图。
图14A和14B是用于描述根据示例实施例的另一读方法的图。
图15到18是图解根据示例实施例的用于重叠子分布的读方法的图。
图19是描述用于解决在图17中所示的读方法中的问题的读方法的图。
图20是描述用于解决在图18中所示的读方法中的问题的读方法的图。
图21是图解侵略单元的各种类型的图。
图22是图解根据示例实施例的划分侵略单元的物理影响的方法的图。
图23A和23B是图解根据示例实施例的精细划分侵略单元的物理影响的其他方法的图。
图24是图解根据示例实施例的存储系统的方块图。
图25是图解根据示例实施例的计算系统的方框图。
具体实施方式
在此公开详细的示例实施例。然而，在此公开的特定结构和功能细节仅仅是典型地用于描述示例实施例的目的。然而，示例实施例可以以多种替代形式来体现并且不应当被曲解为仅仅限于在此提出的实施例。
相应地，虽然示例实施例能够进行各种修改并且存在替换形式，但是在此将在细节上描述在附图中通过举例方式示出的其实施例。然而，应当理解：不期望限制示例实施例为所公开的特定形式，而是相反，示例实施例将覆盖落在示例实施例的范围之内的所有修改、等效内容和替代。贯穿对附图的描述，相似的数字指代相似的元件。
应当理解：虽然在此可用术语第一、第二等来描述各种元件，但是这些元件应当不受这些术语的限制。这些术语仅仅用于区分一个元件与另一元件。例如，第一元件可被称为第二元件，并且，类似地，第二元件也被称为第一元件，而不会脱离示例实施例的范围。如在此所使用的，术语“和/或”包括一个或多个相关列出项的任意和所有组合。
应当理解：当一个元件被称为与另一元件“连接”或“耦合”时，其可以是直接连接或耦合到其他元件，或者也可以出现居间的元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一元件时，不存在居间元件。使用来描述元件之间的关系的其他词汇(例如“在...之间”对“直接在...之间”，“相邻”对“直接相邻”等等)应当以同样的方式来解释。
在此使用的术语仅仅是描述特定实施例的目的，而不是期望限制示例实施例。如在此使用的，单数形式意欲同样包括复数形式，除非上下文清楚地示出除外。应进一步理解：当在此使用术语“包括”、“正包括”、“包含”和/或“正包含”时，说明所陈述的特征、整数、步骤、操作、元件、和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件、和/或它们的组的存在或添加。
应当注意到：在一些替代实施中，所标注的功能/动作可以不按附图中标注的顺序发生。例如，依赖于所涉及的功能/动作，连续示出的两幅图可以实际上几乎同时执行或可能有时候以相反顺序执行。
下面，将参照非易失性NAND类型的快闪存储器件来描述示例实施例的特性和功能。然而，很好理解：本领域技术人员将认识到除了非易失性NAND类型的快闪存储器件之外的示例实施例的应用。而且，在本公开中使用的术语“分布”可以指代与特定单位(例如页、块、芯片等)中的存储单元的不同阈值电压的每一个对应的存储单元的数目。下面，将参照附图更全面描述示例实施例。
图1是示出非易失性存储器的单元阵列100的图。参照图1，在编程操作时，存储单元(例如MC0)可能受到相邻或周围的存储单元(例如MC1到MC8)的物理影响。虽然存储单元MC0未被编程，但是，由于物理地影响单元MC0的存储单元MC1到MC8，存储单元MC0的阈值电压可能被偏移。下文中，施加影响的存储单元MC1到MC8被称为侵略单元，而受到影响的存储单元MC0被称为受害单元。
耦合效应是与阈值电压的偏移相关的代表性现象。由于耦合效应，存储单元MC0(受害单元)的阈值电压可能从原来的被编程阈值电压偏移。耦合效应将被描述成阈值电压偏移的例子。然而，除了耦合效应之外，存储单元的阈值电压可能由于各种原因而被偏移。例如，由于随时间流逝而出现氧化膜的劣化、热温度应力(HTS)、编程/擦除循环等，存储单元的阈值电压可能变化。可替换地，由于外围单元的编程导致的编程干扰，存储单元MC0的阈值电压可能向上偏移。由于侵略单元MC1到MC8的电荷损失引起的存储单元MC0的阈值电压变化可被认为是侵略单元对受害单元造成的物理影响。此外，横向电荷扩散可能恶化分布，其中，由于元件(例如电荷撷取快闪(CTF)存储器的浮置栅极(电荷撷取层))的特性，通过横向电荷扩散，电荷被偏移到周围单元中。可以根据各种编程方式来改变导致物理影响的相邻单元。存储单元MC0的阈值电压的偏移不限于特定操作。根据存储单元MC0是否与存储单元MC3和MC6相同的位线BL1连接或者其是否与存储单元MC1和MC2相同的字线WL1连接，存储单元MC0的阈值电压可能受到存储单元MC1、MC2、MC3和MC6影响。
由于上述原因，存储单元的阈值电压可能会被偏移。相应地，由于电压阈值偏移可能导致读裕量减小，所以相邻的阈值电压分布可能彼此重叠。当相邻的阈值电压分布重叠时，读数据可能包括多个错误位。然而，利用根据示例实施例的读电压设置方法，能够解决由于阈值电压偏移导致的问题。特别是，能够划分由周围存储单元导致的耦合或保持(retention)影响以及估计对于每一所划分出的分布的特性(例如，分布的下限电压、分布的上限电压、误码率等)。而且，利用根据示例实施例的分析方法，每一重叠的分布可根据耦合影响而被划分成多个子分布。
可以通过根据所划分出的分布而相同地或类似地选择经受周围单元导致的耦合影响的存储单元来进行存储器的存取。根据该分析方法，能够提供对应于各种要求的读电压。根据示例实施例，能够设置具有特定可靠性的读电压以及根据读取单元所经受的耦合的间距来提供非易失性存储器件的DC参数。
图2A到2C是用于描述由于侵略单元而导致的受害单元的阈值电压上偏移的图。将参照图2A到2C来描述由于侵略单元(例如在MC3位置的单元)的阈值电压的变化而导致的受害单元(例如在MC0位置的单元)的阈值电压的变化。由于侵略单元MC3导致的耦合可以被认为是周围单元的影响的简单模型。
图2A和2B示出了根据侵略单元的编程的阈值电压变化。图2A示出了被从分布P0分别编程至分布P1和P2的侵略单元的阈值电压的变化。下文中，值“i”被用于指示编程时间。在编程前，侵略单元的分布P1可以具有验证电压Vfy(i-1)和分布宽度ΔVWi-1。如果被编程至两个不同的状态，则侵略单元可以具有分布P1和分布P2，其中分布P1具有验证电压Vfy(i，1)和分布宽度ΔVWi，分布P2具有验证电压Vfy(i，0)和分布宽度ΔVWi。在图2A中，箭头①指示最大阈值电压变化。箭头①指示了其中具有分布P0中的最低阈值电压的侵略单元被编程至分布P2中的最高阈值电压的情形的示例。在图2A中，箭头②指示了被编程至分布P2的侵略单元的最小阈值电压变化。箭头③指示了被编程至分布P1的侵略单元的最大阈值电压变化。箭头④指示所有阈值电压变化中的最小值。
图2B示出了被从分布P0编程至分布P1和P2的侵略单元的阈值电压的变化的宽度的分布。由Δ分布DST1来图示被从P0编程至P1的侵略单元的阈值电压的变化的宽度(VTH，i-VTH，i-1)。由Δ分布DST2来图示被从P0编程至P2的侵略单元的阈值电压的变化的宽度(VTH，i-VTH，i-1)。
Δ分布DST1和DST2可以具有重叠的区域。Δ分布DST1可以指示相对小的阈值电压变化并且可以具有作为阈值电压变化的平均值的d1。Δ分布DST1的最大值可以对应于由箭头③图示的情形并且由Max(ΔVTH1)来标记。Δ分布DST1的最小值可以对应于由箭头④图示的情形并且由Min(ΔVTH1)来标记。然而，当电压Vfy(i，1)小于(Vfy(i-1)+ΔVWi-1)时，电压Vfy(i，1)可被设置为0。为了说明方便，将在该条件下描述示例实施例。相应地，如果上述条件被改变，则可以稍微调整公式。Δ分布DST2可以指示相对大的阈值电压变化并且可以具有作为阈值电压变化的平均值的d2。Δ分布DST2的最大值可以对应于由箭头①图示的情形并且由Max(ΔVTH0)来标记。Δ分布DST2的最小值可以对应于由箭头②图示的情形并且由Min(ΔVTH0)来标记。Δ分布DST1和DST2可以代表根据上述计算方式提取的分布的示例。然而，可以由Δ分布DST1’和DST2’来图示实际产生的侵略单元的阈值电压变化。
图2C示出了由于侵略单元的阈值电压变化引起的对受害单元的物理影响。分布ST1和ST2图解了受害单元的不同的编程状态。根据与侵略单元的阈值电压变化DST1和DST2中的每一个对应的耦合影响，分布ST1可被划分成子分布SST1和SST1’。分布ST1可被划分成：存储单元的子分布SST1，其没有受到耦合影响或受到相对小的耦合影响；存储单元的子分布SST1，，其受到相对大的耦合影响。此外，根据与侵略单元的阈值电压变化DST1和DST2中的每一个对应的耦合影响，分布ST2可被划分成子分布SST2和SST2，。分布ST2可被划分成：存储单元的子分布SST2，其没有受到耦合影响或受到相对小的耦合影响；存储单元的子分布SST2，其受到相对大的耦合影响。参照图2C，描述其中根据耦合影响每一分布被划分成两个子分布(例如SST1、SST1’；和SST2、SST2’)的例子。为了说明方便，提供上述的划分标准的示例。按照示例实施例，每一分布根据耦合影响可被划分成三个或更多个子分布。如果已知侵略单元的阈值电压变化的间距，则可以通过估计、计算或测试值来充分地测量和校正受害单元的分布的边界值。
可以通过下列公式来计算分布宽度A和B。分布宽度A可以指示经受相对小的耦合影响的子分布SST1和SST2中的每一个的宽度，而分布宽度B可以指示经受相对大的耦合影响的子分布SST1’和SST2’中的每一个的宽度。
A＝ΔVWi-1+CYMax(ΔVTH1)
B＝ΔVWi-1+CY{Max(ΔVTH0)-Min(ΔVTH0)}
在公式中，CY可以代表指示耦合比率的常量。
可以通过下列公式来计算指示分布ST1的宽度的分布宽度C。
C＝ΔWi-1+CYMax(VTH0)
C＝ΔVWi-1+CY{Yfy(i，0)-Vfy(i-1)+VWi-1}
可以由下列公式来表达用于定义各子分布的上阈值电压和下阈值电压之间的差的阈值电压宽度D和E。
D＝CYMin(ΔVTH0)
E＝CY{Max(ΔVTH0)-Max(ΔVTH1)}
可以通过考虑上述公式来估计由于侵略单元导致的对受害单元的物理影响(例如耦合)。
图3A到3C是示出由于侵略单元而导致的受害单元的阈值电压下偏移的图。图3A到3C图解了其中可能由于侵略单元在一段时间上导致的电荷损失迫使受害单元的阈值电压偏移的现象。可以仅仅根据比受害单元晚编程的侵略单元来确定由侵略单元的编程导致的耦合。然而，可考虑在受害单元周围的所有侵略单元来对由于电荷损失引起的侵略单元的物理影响进行建模。
参照图3A，由于例如时间流逝的原因，侵略单元的阈值电压分布P1和P2可能被下偏移至阈值电压分布P1’和P2’。然而，侵略单元的阈值电压的降低可与耦合效应区分开来。在一给定时间段上，具有较高阈值电压的存储单元可能经受比具有较低阈值电压的存储单元大的电压下降。在分布P2偏移到分布P2’时导致的阈值电压减小宽度可能大于在分布P1偏移到分布P1’时导致的阈值电压减小宽度。相应地，由箭头①标记的分布P2的最大阈值电压位移宽度大于由箭头②标记的分布P1的最大阈值电压位移宽度。箭头③和④可以指示其阈值电压位移宽度相对地小于由箭头①和②标记的最大阈值电压位移宽度的存储单元。
图3B是图解侵略单元的分布P1和P2分别下偏移至分布P1’和P2’的分布图。具有平均值-d2的Δ分布DST2可以指示其阈值电压被从分布P2改变至分布P2’的存储单元的位移宽度。具有平均值-d1的Δ分布DST1可以指示其阈值电压被从分布P1改变至分布P1’的存储单元的位移宽度。和耦合不同，由于侵略单元的阈值电压被降低，所以阈值电压位移宽度可以具有负值。在具有相同阈值电压的存储单元经受相似速率的电荷损失的情况下，可以由分布DST1’和DST2’来图解阈值电压位移分布，其中，所述分布DST1’和DST2’可以具有比模型DST1和DST2更窄的范围并且可以展示出电荷损失的特性。Δ分布DST1和DST2可以被认为是上和下边界条件。
图3C图解了由于侵略单元的阈值电压变化导致的受害单元的阈值电压变化。分布ST1和ST2可以分别指示受害单元的不同的编程状态。根据与侵略单元的阈值电压变化DST1和DST2的每一个对应的耦合影响，分布ST1可以被划分成子分布SST1和SST1’。分布ST1可被划分成：存储单元的子分布SST1，其可能受到侵略单元的电荷损失的相对小的影响；存储单元的子分布SST1’，其可能受到侵略单元的电荷损失的相对大的影响。此外，根据与侵略单元的阈值电压变化DST1和DST2的每一个对应的耦合影响，分布ST2可以被划分成子分布SST2和SST2’。分布ST2可被划分成：存储单元的子分布SST2，其可能受到侵略单元的电荷损失的相对小的影响；存储单元的子分布SST2’，其可能受到侵略单元的电荷损失的相对大的影响。参照图3C，描述其中每个分布可根据耦合影响而被划分成两个子分布(例如SST1、SST1’；和SST2、SST2’)的例子。为了说明方便，提供上述的划分标准的示例。按照示例实施例，每一分布根据耦合影响可被划分成例如三个或更多个子分布。如果已知侵略单元的阈值电压变化的间距，则可以通过估计、计算或测试值来充分地测量和校正受害单元的分布的边界值。
图4是用于描述横向电荷扩散的图。参照图4，在与同一字线连接的相邻单元之间可能产生编程干扰。此外，可以利用横向电荷扩散来描述物理影响，其中所述横向电荷扩散可以是在电荷撷取快闪(CTF)存储器的单元处产生。CTF存储器的单元可以具有非导电的浮置栅极。在制造时，可以通过电荷撷取层来形成浮置栅极，其中，电荷撷取层在相邻存储单元MC0和MC1之间可以是连续的。当存储单元减小(scaledown)时，由于注入电荷的浓度差，可能需要考虑横向电荷扩散。可以利用注入到侵略单元和受害单元的每一个的浮置栅极中的电荷差来对上述现象建模。在与同一位线BL0或BL1连接的存储单元之间可能引起横向电荷扩散现象。
图5A和5B是示出图4中的存储单元的阈值电压状态的图。图5A图解了存储单元MC0的编程状态ST0和存储单元MC1的编程状态ST1。假定存储单元MC0可以对应于编程状态ST0，而存储单元MC1可以对应于编程状态ST1。在相邻存储单元MC0和MC1之间可能存在阈值电压差ΔVTH。阈值电压差ΔVTH可以具有最大值maxΔVTH和最小值minΔVTH。假定编程状态ST0可以具有分布宽度ΔVW0，而编程状态ST1可以具有分布宽度ΔVW1。
图5B图解了对于上述阈值电压差ΔVTH的存储单元的分布DST。可以通过下列公式来对各分布的值进行建模：
maxΔVTH＝Vfy1-Vfy0+ΔVW1
minΔVTH＝Vfy1-Vfy0-ΔVW0
分布DST可以指示从上述公式提取的阈值电压差的理论值。因而，在实际的存储单元的情况下，分布DST可以具有小于分布DST’的阈值电压差。
结果，由于相邻存储单元的阈值电压之间的差，一个存储单元可能成为侵略单元，而另一存储单元可能成为受害单元。
图6A到6D是用于描述分析图5中的存储单元的方法的图。图6A示出了2位的多电平单元的编程结果，其可以具有擦除状态E0和三个编程状态P1、P2和P3中的任意一个。
图6B示出了根据存储单元MC0和MC1的阈值电压差ΔVTH的存储单元的分布DST0到DST4。分布DST0图解了其中根据两个存储单元MC0和MC1之间的阈值电压差ΔVTH而存储单元MC0和MC1分别具有编程状态P1和P2以及存储单元MC0和MC1分别具有编程状态P2和P3的例子。分布DST0可以代表与在具有不同状态的存储单元的阈值电压差当中的最小值对应的示例分布。分布DST1图解了其中根据两个单元MC0和MC1之间的阈值电压差ΔVTH而存储单元MC0和MC1分别具有编程状态P1和P3的例子。分布DST2图解了其中根据两个单元MC0和MC1之间的阈值电压差ΔVTH而存储单元MC0和MC1分别具有擦除状态E0和编程状态P1的例子。分布DST3图解了其中根据两个单元MC0和MC1之间的阈值电压差ΔVTH而存储单元MC0和MC1分别具有擦除状态E0和编程状态P2的例子。分布DST4图解了其中根据两个单元MC0和MC1之间的阈值电压差ΔVTH(其可被称为两个单元MC0和MC1之间的间距)而存储单元MC0和MC1分别具有擦除状态E0和编程状态P3的例子。分布DST4可以代表与在具有不同状态的存储单元的阈值电压差当中的最大值对应的示例分布。
在给定时间之后经受横向电荷扩散的存储单元的分布可以根据相邻存储单元的状态而被如图6C中所示划分。虽然两个单元可以相互影响，但是为了说明方便，存储单元MC0将被称为侵略单元，而存储单元MC1将被称为受害单元。存储单元MC1(受害单元)的分布可随时间流逝而被扩展。如果最初受害单元MC1具有对应于擦除状态E0的阈值电压分布ST0，则由于在一段时间流逝之后侵略单元的影响，受害单元MC1可能具有扩展的分布ST0’。根据侵略单元的阈值电压，扩展的分布ST0’可以被划分成子分布SST0_0、SST0_1、SST0_2和SST0_3，如图6B中所示。子分布SST0_0可以指示当侵略单元的编程状态是擦除状态E0时的受害单元的分布。子分布SST0_1可以指示当侵略单元的编程状态是编程状态P1时的受害单元的分布。子分布SST0_2可以指示当侵略单元的编程状态是编程状态P2时的受害单元的分布。子分布SST0_3可以指示当侵略单元的编程状态是编程状态P3时的受害单元的分布。
如果受害单元MC1初始具有对应于编程状态P1的阈值电压分布ST1，则由于在一段时间流逝之后侵略单元的影响，受害单元MC1可能具有扩展的分布ST1’。根据侵略单元的阈值电压，扩展的分布ST1’可以被划分成子分布SST1_0、SST1_1、SST1_2和SST1_3，如图6B中所示。子分布SST1_0可以指示当侵略单元处于编程状态P1时的受害单元的分布。子分布SST1_1可以指示当侵略单元处于编程状态P2时的受害单元的分布。子分布SST1_2可以指示当侵略单元的编程状态是编程状态P3时的受害单元的分布。子分布SST1_3可以指示当侵略单元的状态是擦除状态E0时的受害单元的分布。
如果受害单元MC1初始具有对应于编程状态P2的阈值电压分布ST2，则由于在一段时间流逝之后侵略单元的影响，受害单元MC1可能具有扩展的分布ST2’。根据侵略单元的阈值电压，扩展的分布ST2’可以被划分成子分布SST2_0、SST2_1、SST2_2和SST2_3，如图6B中所示。子分布SST2_0可以指示当侵略单元的状态是编程状态P2时的受害单元的分布。子分布SST2_1和SST2_2可以指示当侵略单元的状态处于编程状态P1或编程状态P3时的受害单元的分布。虽然子分布SST2_1和SST2_2被示出为分开的，但是，如果编程状态之间的间距( P 1 ↔ P 2 )和( P 2 ↔ P 3 )彼此相同，则子分布SST2_1和SST2_2可以汇成一个分布。子分布SST2_3可以指示当侵略单元的状态处于擦除状态E0时的受害单元的分布。上述分布划分可以应用于其中受害单元被编程至编程状态P3的情形。参照图6B，可以根据每个侵略单元的编程状态来分开受害单元的子分布。
图6D图解了示出能够补偿横向电荷扩散或编程干扰的影响的读方法的图。如图6D所示，根据相邻侵略单元的状态，受害单元的读电平可以被划分成四个电平。根据示例实施例，可不需要设置擦除状态ST0’的读电平，并且省略对其的描述。
作为一个示例，可以假定正好在编程要读的受害单元之后的阈值电压对应于编程状态ST1，并且由编程干扰或横向电荷扩散形成的分布是状态ST1’。根据该假设，如果侵略单元的状态是编程状态、擦除状态E0，则可以提供读电压R10来区分子分布SST1_0。在其中侵略单元的状态是编程状态P1的情况下，可以提供读电压R11来区分子分布SST1_1。在其中侵略单元的状态是编程状态P2的情况下，可以提供读电压R12来区分子分布SST1_2。在其中侵略单元的状态是编程状态P3的情况下，可以提供读电压R13来区分子分布SST1_3。
作为另一个示例，可以假定正好在编程要读的受害单元之后的阈值电压对应于编程状态ST2，并且由编程干扰或横向电荷扩散形成的分布是状态ST2’。根据该假设，如果侵略单元的状态是编程状态、擦除状态E0，则可以提供读电压R20来区分子分布SST2_0。在其中侵略单元的状态是编程状态P1的情况下，可以提供读电压R21来区分子分布SST2_1。在其中侵略单元的状态是编程状态P2的情况下，可以提供读电压R22来区分子分布SST2_2。在其中侵略单元的状态是编程状态P3的情况下，可以提供读电压R23来区分子分布SST2_3。
作为另一个示例，可以假定正好在编程要读的受害单元之后的阈值电压对应于编程状态ST3，并且由编程干扰或横向电荷扩散形成的分布是状态ST3’。根据该假设，如果侵略单元的状态是编程状态、擦除状态E0，则可以提供读电压R30来区分子分布SST3_0。在其中侵略单元的状态是编程状态P1的情况下，可以提供读电压R31来区分子分布SST3_1。在其中侵略单元的状态是编程状态P2的情况下，可以提供读电压R32来区分子分布SST3_2。在其中侵略单元的状态是编程状态P3的情况下，可以提供读电压R33来区分子分布SST3_3。
根据参照图6D描述的读方法，可以很好地理解：根据侵略单元的不同类型，读电压可以在电平方面不同地变化。和耦合不同，通过两个单元的编程位移差，可以非线性地施加关于图6A-6D讨论的影响。可以优选的是，不利用位移差来划分影响，而通过对影响的分析结果来划分影响。例如，在与其他情形相比受害单元与在分别具有擦除状态E0和编程状态P3的两个侵略单元之间相邻时物理影响显著的情况下，可以优选的，仅仅添加与之对应的读电压R13和R30。而且，受害单元的读电压可能受到时间参数的影响。时间参数例如可以包括读操作开始时的时间点、编程受害单元的时间点、编程侵略单元的时间点等等。因此，可以进一步根据在编程之后的时间流逝来调整用于读受害单元的电压。
图7A和7B是用于描述利用验证电压解决横向电荷扩散和编程干扰的方法的图。参照图7A和7B，根据相邻侵略单元的状态，受害单元的读电平可以被划分成四个电平。根据示例实施例，可不需要设置擦除状态ST0’的读电平，并且省略对其的描述。
现在将描述要被编程到目标状态ST1的存储单元。如果侵略单元的目标状态是擦除状态E0，则受害单元可被编程至子分布SST1_3。相应地，可以通过验证电压Vfy1_3来编程受害单元。如果侵略单元的目标状态是编程状态P1，则受害单元可被编程至子分布SST1_2。相应地，可以通过验证电压Vfy1_2来编程受害单元。如果侵略单元的目标状态是编程状态P2，则受害单元可被编程至子分布SST1_1。相应地，可以通过验证电压Vfy1_1来编程受害单元。如果侵略单元的目标状态是编程状态P3，则受害单元可被编程至子分布SST1_0。相应地，可以通过验证电压Vfy1_0来编程受害单元。
现在将关于要被编程到目标状态ST2的存储单元描述编程方法。在侵略单元的目标状态是擦除状态E0的情况下，则受害单元可被编程至子分布SST2_3。相应地，可以通过验证电压Vfy2_3来编程受害单元。在侵略单元的目标状态是编程状态P1的情况下，则受害单元可被编程至子分布SST2_2。相应地，可以通过验证电压Vfy2_2来编程受害单元。在侵略单元的目标状态是编程状态P2的情况下，则受害单元可被编程至子分布SST2_1。相应地，可以通过验证电压Vfy2_1来编程受害单元。在侵略单元的目标状态是编程状态P3的情况下，则受害单元可被编程至子分布SST2_0。相应地，可以通过验证电压Vfy2_0来编程受害单元。
现在将关于要被编程到目标状态ST3的存储单元描述编程方法。在侵略单元的目标状态是擦除状态E0的情况下，则受害单元可被编程至子分布SST3_3。相应地，可以通过验证电压Vfy3_3来编程受害单元。在侵略单元的目标状态是编程状态P1的情况下，则受害单元可被编程至子分布SST3_2。相应地，可以通过验证电压Vfy3_2来编程受害单元。在侵略单元的目标状态是编程状态P2的情况下，则受害单元可被编程至子分布SST3_1。相应地，可以通过验证电压Vfy3_1来编程受害单元。在侵略单元的目标状态是编程状态P3的情况下，则受害单元可被编程至子分布SST3_0。相应地，可以通过验证电压Vfy3_0来编程受害单元。
图7B图解了在一段时间流逝之后或在存储单元经受高温度应力(HTS)之后根据上述编程条件编程的存储单元的阈值电压变化。由于对于擦除状态ST0可能不进行对验证电压的设置，所以根据横向电荷扩散或编程干扰，分布可能被扩展。另一方面，随着时间流逝，通过验证电压Vfy1_0到Vfy1_3被编程为具有目标状态ST1的受害单元的分布SST1_0到SST1_3可以形成分布SST1_0’到SST1_3’(它们优选地可以重叠)。因此，可以和分布ST1’类似地图解整个分布形状。
上面参照图4到7讨论了关于横向电荷扩散和编程干扰的物理影响以及相应的解决方法。然而，通过编程干扰，后来要编程的存储单元可以充当侵略单元，而先前被编程的受害单元的阈值电压分布可能被偏移。和耦合不同，可通过两个单元的编程位移差而非线性地施加该影响。可以优先地不是利用位移差来划分影响，而是通过对影响的分析结果来划分该影响。例如，在与其他情况相比其中当受害单元与在分别具有擦除状态E0和编程状态P3的两个侵略单元之间相邻时而物理影响显著的情况下，可优先地仅仅加入对应于此的验证电压Vfy3_3。
图8是示出根据示例实施例的读方法的图。
图8图解了用于描述在从受害单元读取数据之前获取侵略单元的数据并且根据所获取的结果来确定受害单元的读电压的方法的图。如果受害单元的阈值电压由分布ST1和ST2形成，可以参照侵略单元的数据，通过对于分布宽度A到E的上述公式的计算算法来确定子分布SST1和SST2的读电压Vrd1和Vrd2。可以将读电压(Vrd1+D)和(Vrd2+D)确定为用于读取可能经受相对大的耦合影响的子分布SST1’和SST2’的电压。因子D可以具有与在上述公式D＝CYMin(ΔVTH0)中的值相同的值。可替换地，因子D可以具有可以被测量或可以通过测试值校正的值。可以参照读电压Vrd1和Vrd2将裕量设置为在其他分布之间的间隔。因此，可以参照由侵略单元导致的耦合影响来改变受害单元的读电压。因此，可以提高读数据的可靠性。
图9是用于描述根据示例实施例的读方法的流程图。
参照图9，如果对受害单元的读操作开始，则在步骤S10，可以获取侵略单元的编程状态信息来确定读电压。用于获取侵略单元的编程状态信息的通常方法可以是读在侵略单元中存储的数据。如果完成了获取侵略单元的编程状态信息，则可以参照侵略单元的数据状态来计算对受害单元施加的物理影响的程度(或间距)。例如，在要读取的页中包含的所有单元(受害单元)可根据由侵略单元导致的物理影响来划分。在根据物理影响而要读取的受害单元可被划分成多个子分布后，在步骤S20中，可以分别确定用于读子分布的读电压Vrd1、(Vrd1+D)、Vrd2和(Vrd2+D)。如果确定了读电压Vrd1、(Vrd1+D)、Vrd2和(Vrd2+D)，则在步骤S30，可以分别利用所确定的能够区分子分布的读电压来读取受害单元。在一个分布被划分成两个子分布的情况下，可需要至少两个或更多个读操作。如果受害单元被划分成更多个子分布，则读次数可以与更多的子分布成比例地增加。在步骤S40，通过组合和重新处理过程，通过各被划分成的子分布的读电压读取的受害单元的数据可被重新构成一个数据单元(例如，页)。
下面，将描述根据示例实施例的方法，其中，在对受害单元编程之前不从侵略单元读取数据。根据示例实施例，可以通过以与编程相逆的顺序存取侵略单元来减少对于侵略单元的读操作的开销。
图10是用于描述根据示例实施例的方法的图。参照图10，可以通过低于目标状态ST1和ST2的电压的验证电压来编程经受较多耦合影响的存储单元。如果完成了对侵略单元的编程，则根据由于侵略单元的阈值电压偏移而导致的影响，受害单元可以具有对应于目标状态ST1和ST2的阈值电压。下面更详细地说明。
在编程受害单元之前，可能需要用于划分由侵略单元对受害单元所施加的耦合影响的操作。相应地，在编程受害单元之前，可以获取被编程到侵略单元中的数据(下文中，称为掩码数据)。参照该掩码数据，对受害单元施加的耦合影响可以被分配给每一受害单元。将描述其中耦合影响被划分成d1和d2的例子。可以通过与目标分布相同的验证电压Vfy1和Vfy0来编程经受较少耦合影响的存储单元(例如对应于分布SST1和SST2的存储单元)。分配用于经受较多耦合影响的受害单元的验证电压以被编程至比目标分布ST1和ST2低的状态。虽然完成了对受害单元的编程，但是一部分受害单元可能具有低于目标状态ST1和ST2的阈值电压。然而，如果侵略单元的编程开始，则可以通过耦合以具有对应于目标状态ST1和ST2的阈值电压来编程具有低于目标状态的阈值电压状态的存储单元SST1’和SST2’。因而，在完成对侵略单元的编程之后，受害单元可被编程为具有对应于目标状态的阈值电压。
在经受较多耦合影响的存储单元当中，要编程至目标状态ST1的存储单元SST1’的验证电压可以是低于目标分布ST1的验证电压Vfy1的电压(Vfy1-D)。经受较多耦合影响的存储单元SST2’的验证电压可以是低于目标分布ST2的验证电压Vfy0的电压(Vfy0-D)。在完成侵略单元的编程之后，被分配分布SST1’的存储单元的阈值电压全部可以增加到电压Vfy1之上。因此，可以通过与经受较少耦合影响的存储单元的分布SST1组合来形成目标分布ST1。如果完成了侵略单元的编程，则被分配分布SST2’的存储单元的阈值电压全部可以增加到电压Vfy0之上。因此，当完成侵略单元的编程时，对应于分布SST2’的存储单元可以通过与被施加较少耦合影响的存储单元的分布SST2组合来形成目标分布ST2。
图11是用于描述根据示例实施例的方法的流程图。将参照图11描述根据示例实施例的方法，通过该方法，在完成对受害单元的编程以及对侵略单元的编程时受害单元的阈值电压分布形成目标分布。
在编程受害单元之前，在步骤S110，可获取要编程到侵略单元中的掩码数据。该掩码数据可以是比受害单元迟编程的存储单元的编程数据。可以参照所获取的掩码数据来分析施加到每一受害单元上的耦合影响。在步骤S120，可以确定经受较少耦合影响的存储单元的验证电压Vfyn，以及可以确定经受较多耦合影响的存储单元的验证电压(Vfyn-D)。在确定受害单元的验证电压之后，在步骤S130，可以通过使用所确定的验证电压来编程受害单元。在后续步骤S140，可以编程侵略单元。如果完成对侵略单元的编程，则受害单元的阈值电压可被编程至目标状态。
图12A是用于描述根据示例实施例的方法的图，而图12B是用于描述根据示例实施例的另一方法的图。
参照图12A，可以与上述实施例并行地存取非易失性存储器件。根据示例实施例，可以通过一起使用读方法和编程方法来提高从存储单元读取的数据的可靠性。该读方法可以包括：施加根据由侵略单元导致的物理影响的程度而变化的读电压。该编程方法可以包括：施加根据由侵略单元导致的物理影响的程度而变化的验证电压。在存储多位数据的多位单元的情况下，可以根据要编程的页来确定是否使用编程方法和读方法中的任意一个。
图12A图解了根据页的单元特性而被选择性使用的根据示例实施例的读方法和编程方法。可以利用这样的编程方法来编程在LSB页或MSB页之前编程的页：该编程方法包括改变验证电压。可以利用其中根据侵略单元的影响而改变验证电压的编程方法来编程第一页(其可以是LSB页)和第二页。例如，在第一页的编程操作时，可以参照要被编程到侵略单元中的掩码数据向要被编程至目标状态ST1的存储单元提供对应于子分布SST1或SST1’的验证电压。如果完成对侵略单元的编程，则可以增加对应于该子分布SST1’的受害单元的阈值电压。相应地，受害单元可被编程至目标状态ST1。在第二页的编程操作时，可以参照要被编程到侵略单元中的掩码数据向要被编程至目标状态ST2、ST3和ST4的存储单元提供对应于子分布(SST2，SST2’)、(SST3，SST3’)和(SST4，SST4’)的验证电压。如果完成对侵略单元的编程，则可以增加与子分布SST2’、SST3’和SST4’对应的受害单元的阈值电压。相应地，受害单元可被编程至目标状态ST2、ST3和ST4。
而且，可以利用其中改变读电压的方法来编程第三页(或MSB页)。对于多个页中的最后的MSB页，可以通过利用其中通过分析侵略单元而控制读电压的读方法来减少开销。以上面参照图9描述的方式，参照在读操作时的侵略单元的数据，可以通过将分布Pi分成子分布SPi和子分布SPi’(1≤i≤7)来提供读电压。
虽然存储单元处于相同页中，但是可以通过根据示例实施例的读方法来存取对应于相对高的阈值电压分布(例如P4到P7)的存储单元。虽然存储单元处于相同页中，但是可以通过根据示例实施例的编程方法来存取对应于相对低的阈值电压分布(例如P1到P3)的存储单元。在图12B中图解了根据阈值电压分布的类型采用根据示例实施例的读方法或编程方法。根据图12B中的该方式，可以通过减少对处于较低分布的存储单元的氧化膜的恶化来加宽电压窗口。
图13A和13B是图解根据示例实施例的初始读操作的图。参照图13A和13B，当编程多电平单元时可以通过划分耦合影响来提高编程操作的可靠性。现在将描述用于读先前页的数据以编程一页的初始读操作。
为了编程上侧页，多位快闪存储器件可以执行读取在存储单元中存储的先前页的编程结果的初始读操作。可以通过初始读操作来判定各个单元的阈值电压位置，并且可以根据该阈值电压位置来编程上侧页。在每一页的编程步骤中，由于相对高的字线电压可以被施加到所选择的字线，所以由于耦合而可能产生编程干扰。而且，随着时间流逝，通过编程操作而注入到存储单元的浮置栅极中的电子可能泄露。因此，存储单元的阈值电压分布可能被向上或向下偏移。
图13A图解了第(i-1)页的编程状态。当第(i-1)页被编程时，第(i-1)页的所有单元可以成为侵略单元。在被配置以便以阴影编程方案(shadowprogrammingscheme)编程多位数据的存储器的情况下，侵略单元可以是位于上侧或下侧的存储单元。物理上彼此相邻并且处于同一字线的不同页(奇数编号或偶数编号的页)的存储单元可以作为侵略单元。在对第(i-1)页的初始读操作时，在两个分布ST1和ST2的重叠区VOL上可能出现严重问题。通过初始读操作可感测到其中第i页被编程为具有分布ST2的存储单元，如同其包含在分布ST1中一样。相应地，在初始读操作时可出现一位错误。如图13B所示，由初始读操作误读的存储单元可能不能通过第(i-1)页的编程而被从分布ST2编程至目标分布，而是被从分布ST1编程至分布tST1_0或tST1_1。这可能导致在包括由编程状态单元实现的读方法的所有算法操作的失败。
利用根据示例实施例的初始读方法，可以检测通过对位于受害单元周围的侵略单元中的第(i-1)页编程而设置的阈值电压的电平。可以以上面参照图9描述的相同的方式来检测侵略单元的阈值电压的电平。分别根据侵略单元的阈值电压状态，两个重叠的分布ST1和ST2可以被分成子分布(SST1、SST2；和SST1’、SST2’)。根据侵略单元造成的物理影响而划分的子分布(SST1、SST2；和SST1’、SST2’)可以不彼此重叠。该初始读操作的结果可不包括错误。
如上所述，多位快闪存储器件的初始读操作误读的数据可影响随后要进行的操作。初始读操作时导致的1位错误可导致可以由编程状态单元执行的读和编程算法的性能的下降。可以通过将根据示例实施例的分布划分方式应用于初始读操作来提供可靠的多位快闪存储器件。
具体而言，通过参照由侵略单元导致的物理影响来执行初始读操作，可以改善这样的可靠性问题：当多电平单元的编程进行到上侧页时，耦合效应增加。当将根据示例实施例的方法应用于初始读操作时，可以使用相对高的步长电压ΔVpgm，以便可以提高编程速度。而且，可以容易地获取侵略单元的编程状态，以用于测量它们的影响。在使用利用多个锁存器的页缓冲方案来编程多个页的情况下，第(i-1)页可必须被通过锁存器保持。在初始读操作时可以使用侵略单元的第(i-1)页来划分分布。因而，可以在没有存储器件的结构变化或附加存取的情况下使用上述初始读方法。
图14A和14B是用于描述根据示例实施例的另一读方法的图。参照图14A，如果受害单元的阈值电压构成分布ST1和ST2，可以参照侵略单元的数据根据上述公式(与A到E相关)来确定子分布SST1和SST2。而且，可以确定子分布SST1’和SST2’(其耦合影响可能较高)。可以考虑其中分布ST1和ST2由于阈值电压偏移而重叠的情形。图14B中图解了重叠的分布。虽然参照侵略单元的影响而将指示受害单元的阈值电压的分布ST1和ST2的重叠划分为子分布，但是可能难于应付其复杂性。如图14B所示，在重叠的阈值电压区域ΔVOL中图解了用于确定子分布SST1、SST1’、SST2和SST2’的边界值的电压Ra、Ra’、Rb和Rb’。可以根据分布ST1和ST2的重叠的程度来确定这些电压。像图14B中所示的那些的重叠子分布可使得能够减少控制器的开销的读方法成为必要。
图15是示出在其中子分布SST1’和SST2’彼此部分重叠的情况下的读方法的图。图15图解了可以在子分布SST2的下限电压Rb’高于子分布SST1的上限电压Ra’的情形下使用的读方法。
如果根据对侵略单元的分析结果，分布被判定为重叠(如图15中所示)，则可以执行其中使用读电压Ra’、Rb、Ra和Rb’的精细或间隔读操作。在子分布SST1和SST2经受来自侵略单元的较小耦合影响的情况下，可以根据对应于耦合的间距(da＝d1)的参考值来判定数据。根据示例实施例，在子分布SST1和SST2中包含的存储单元的情况下，具有高于读电压Rb的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Ra’的阈值电压的存储单元可被判定为对应于逻辑“1”。在通过子分布SST1和SST2进行的划分的情况下，在读电压Ra’和读电压Rb之间可以不存在存储单元。该间隔可以不对应于分布ST1和ST2之间的重叠间隔。相应地，可以不产生错误。
在子分布SST1’和SST2’经受来自侵略单元的较大耦合影响的情况下，可以根据对应于耦合的间距(da＝d2)的参考值来判定数据。根据示例实施例，在子分布SST1’和SST2’中包含的存储单元的情况下，具有高于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“1”。在通过子分布SST1’和SST2’进行的划分的情况下，在读电压Ra和读电压Rb’之间可以不存在存储单元。该间隔可以不对应于分布ST1和ST2之间的重叠间隔。这可以指示没有产生错误。
图16是示出可在其中子分布SST1’和SST2部分重叠的情况下使用的读方法。图16图解了可以在子分布SST2的下限电压Rb等于子分布SST1’的上限电压Ra’的情形下以及子分布SST2’的下限电压Rb’等于子分布SST1’的上限电压Ra的情形下使用的读方法。
如果根据对侵略单元的分析结果，分布被判定为重叠(如图16中所示)，则可以执行其中使用读电压Ra’＝Rb和Ra＝Rb’的精细或间隔读操作。在子分布SST1和SST2经受来自侵略单元的较小耦合影响的情况下，可以根据对应于耦合的间距(da＝d1)的参考值来判定数据。根据示例实施例，在子分布SST1和SST2中包含的存储单元的情况下，具有高于读电压Rb＝Ra’的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb＝Ra’的阈值电压的存储单元可被判定为对应于逻辑“1”。
在子分布SST1’和SST2’经受来自侵略单元的较大耦合影响的情况下，可以根据对应于耦合的间距(da＝d2)的参考值来判定数据。根据示例实施例，在子分布SST1’和SST2’中包含的存储单元的情况下，具有高于读电压Ra＝Rb’的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Ra＝Rb’的阈值电压的存储单元可被判定为对应于逻辑“1”。
图17是示出在其中子分布SST1和SST2部分重叠的情况下的读方法的图。图17图解了可以在子分布SST2的下限电压Rb低于子分布SST1的上限电压Ra’的情形下以及子分布SST2’的下限电压Rb’高于子分布SST1的上限电压Ra’的情形下使用的读方法。
如果根据对侵略单元的分析结果，分布被判定为重叠(如图17中所示)，则可以执行其中使用读电压Rb、Ra’、Rb’和Ra的精细或间隔读操作。在子分布SST1和SST2经受来自侵略单元的较小耦合影响的情况下，可以根据对应于耦合的间距(da＝d1)的参考值来判定数据。根据示例实施例，在子分布SST1和SST2中包含的存储单元的情况下，具有高于读电压Ra’的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb’的阈值电压的存储单元可被判定为对应于逻辑“1”。然而，在根据对应于耦合的间距(da＝d1)的参考值来判定数据的情况下，可能难于确定在读电压Rb’和Ra’之间的存储单元的数据。可以通过使用ECC方案或擦除解码方案来解决这种情况。如将在后面描述的，可以通过精细读操作来确定在不确定区域的存储单元的数据。
在子分布SST1’和SST2’经受来自侵略单元的较大耦合影响的情况下，可以根据对应于耦合的间距(da＝d2)的参考值来判定数据。根据示例实施例，在子分布SST1’和SST2’中包含存储单元的情况下，具有高于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb’的阈值电压的存储单元可被判定为对应于逻辑“1”。然而，如果根据对应于耦合的间距(da＝d2)的参考值来判定数据，则可能难于确定在读电压Rb’和Ra之间的存储单元的数据。可以通过使用ECC方案或擦除解码方案来解决这种情况。如将在后面描述的，可以通过精细读操作来确定在不确定区域的存储单元的数据。
图18是示出可在其中子分布SST1和SST2’部分重叠的情况下使用的读方法的图。图18图解了在子分布SST2的下限电压Rb和子分布SST2’的下限电压Rb’低于子分布SST1的上限电压Ra’的情形下的读方法。
如果根据对侵略单元的分析结果，分布被判定为彼此重叠(如图18中所示)，则可以执行其中使用读电压Rb、Rb’和Ra的精细或间隔读操作。在子分布SST1和SST2经受来自侵略单元的较小耦合影响的情况下，可以根据对应于耦合的间距(da＝d1)的参考值来判定数据。根据示例实施例，在子分布SST1和SST2中包含存储单元的情况下，具有高于读电压Ra’的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb的阈值电压的存储单元可被判定为对应于逻辑“1”。
然而，如果根据对应于耦合的间距(da＝d1)的参考值来判定数据，则可能难于确定在读电压Rb和Rb’之间的存储单元的数据。进一步，可能难于确定在读电压Rb’和Ra之间的存储单元的数据。由于在读电压Rb’和Ra’之间的存储单元的阈值电压可能比较接近于逻辑“0”，所以存储单元的数据可能被判定为逻辑“0”。可以通过使用ECC方案或擦除解码方案来处理在读电压Rb和Rb’之间的存储单元。可替换地，可以通过使用ECC方案或擦除解码方案来处理在读电压Rb和Ra’之间的存储单元。如将在后面描述的，可以通过精细读操作来确定在不确定区域的存储单元的数据。
对于经受来自侵略单元的较大耦合影响的子分布SST1’和SST2’，可以根据对应于耦合的间距(da＝d2)的参考值来判定数据。根据示例实施例，对于在子分布SST1’和SST2’中包含的存储单元，具有高于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb’的阈值电压的存储单元可被判定为对应于逻辑“1”。
然而，如果根据对应于耦合的间距(da＝d1)的参考值来判定数据，则可能难于确定在读电压Rb’和Ra之间的存储单元的数据。进一步，可能难于确定在读电压Rb’和Ra之间的存储单元的数据。由于在读电压Rb’和Ra’之间的存储单元的阈值电压可能比较接近于逻辑“1”，所以存储单元的数据可能被判定为逻辑“1”。可以通过使用ECC方案或擦除解码方案来处理在读电压Ra’和Ra之间的存储单元。可替换地，可以通过使用ECC方案或擦除解码方案来处理在读电压Rb和Ra之间的存储单元。如将在后面描述的，可以通过精细读操作来确定在不确定区域的存储单元的数据。
图19是描述用于解决在图17中的问题的读方法的图。图19图解了可以在子分布SST2的下限电压Rb低于子分布SST1的上限电压Ra’以及子分布SST2’的下限电压Rb’高于子分布SST1的上限电压Ra’的情形下使用的读方法。
如果根据对侵略单元的分析结果，分布被判定为彼此重叠(如图19中所示)，则可以执行其中使用读电压Rb、Rs1、Ra’、Rb’、Rs2和Ra的精细或间隔读操作。根据示例实施例，读电压Rs1和Rs2可以是用于精确判定难于判决数据的重叠区域的电压。
对于经受来自侵略单元的较小耦合影响的子分布SST1和SST2，可以根据对应于耦合的间距(da＝d1)的参考值来判定数据，作为精细读操作的结果。根据示例实施例，对于子分布SST1和SST2中包含的存储单元，具有高于读电压Ra’的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb的阈值电压的存储单元可被判定为对应于逻辑“1”。进一步，可以判决读电压Rb和Ra’之间的存储单元的数据。当根据对应于耦合的间距(da＝d1)的参考值来判定数据时，具有高于读电压Rb并且低于读电压Rs1的阈值电压的存储单元可被判定为对应于逻辑“1”，而具有高于读电压Rs1并且低于读电压Ra’的阈值电压的存储单元可被判定为对应于逻辑“0”。
对于经受来自侵略单元的较大耦合影响的子分布SST1’和SST2’，可以根据对应于耦合的间距(da＝d2)的参考值来判定数据。根据示例实施例，对于子分布SST1’和SST2’中包含的存储单元，具有高于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb’的阈值电压的存储单元可被判定为对应于逻辑“1”。进一步，可以判决读电压Rb’和Ra之间的存储单元的数据。当根据对应于耦合的间距(da＝d1)的参考值来判定数据时，具有高于读电压Rb’并且低于读电压Rs2的阈值电压的存储单元可被判定为对应于逻辑“1”，而具有高于读电压Rs2并且低于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“0”。
如上所述，可以在没有ECC块或擦除解码方案的情况下通过两个附加读操作来处理不确定区域。
图20是描述用于解决在图18中的问题的读方法的图。参考图20，如果根据对侵略单元的分析结果，分布被判定为重叠(如图20中所示)，则可以执行其中使用读电压Rb、Rs1、Rb’、Ra’、Rs2和Ra的精细或间隔读操作。根据示例实施例，读电压Rs1和Rs2可以是用于精确判定可能难于判决数据的重叠区域的电压。
对于经受来自侵略单元的较小耦合影响的子分布SST1和SST2，可以根据对应于耦合的间距(da＝d1)的参考值来判定数据，作为精细读操作的结果。根据示例实施例，对于子分布SST1和SST2中包含的存储单元，具有高于读电压Rb’的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Rb的阈值电压的存储单元可被判定为对应于逻辑“1”。进一步，可以判决读电压Rb和Rb’之间的存储单元的数据。根据示例实施例，当根据对应于耦合的间距(da＝d1)的参考值来判定数据时，具有高于读电压Rb并且低于读电压Rs1的阈值电压的存储单元可被判定为对应于逻辑“1”，而具有高于读电压Rs1并且低于读电压Rb’的阈值电压的存储单元可被判定为对应于逻辑“0”。
对于经受来自侵略单元的较大耦合影响的子分布SST1’和SST2’，可以根据对应于耦合的间距(da＝d2)的参考值来判定数据。根据示例实施例，对于子分布SST1’和SST2’中包含的存储单元，具有高于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“0”，而具有低于读电压Ra’的阈值电压的存储单元可被判定为对应于逻辑“1”。进一步，可以判决读电压Ra’和Ra之间的存储单元的数据。具有高于读电压Ra’并且低于读电压Rs2的阈值电压的存储单元可被判定为对应于逻辑“1”，而具有高于读电压Rs2并且低于读电压Ra的阈值电压的存储单元可被判定为对应于逻辑“0”。
对于用于补偿上述耦合效应的精细读操作，可以使用关于主分布或子分布的似然比(LR)或对数似然比(LLR)。该LR或LLR可应用于根据读操作和给定概率使用读电压的ECC块或滤波器。
上面的对示例实施例的讨论包括对能够通过利用更多的读电压来采样而精确地或者以较高精确度判定存储单元的数据的精细读操作的描述。为了便于说明，所使用的分布被图解为假定它们是对称的。然而，所图解的分布形状和分布之间的间隔被提供作为示例。使用实际算法可能不会产生对称的分布形状。然而，应当理解：示例实施例也可以应用于非对称分布形状。实际上，可以确定在精细读操作中使用的读电压的个数以便不降低读性能。
图21是示出侵略单元的各种类型的图。在图1中，考虑相邻侵略单元来描述保持影响(例如，在编程操作时随时间流逝而出现的耦合或电荷损失)。然而，如果考虑将与存储单元MC0不相邻的存储单元MC6、MC7、MC8、MC-4、MC-5和MC-6作为侵略单元，则可以进行更精细的判决。在图21中提供的例子中，不相邻的侵略单元被图解为位于不相邻的字线中。然而，示例实施例不限于该公开。根据示例实施例，对于较高分辨率的分布划分，非相邻的侵略单元也可以处于不相邻的位线中。
图22是示出根据示例实施例的划分侵略单元的物理影响的方法的图。图22图解了精细地分析在阈值电压分布上的侵略单元的方法。具体而言，图22图解了在其中第二页被编程的侵略单元上编程第三页。
分布E0、P2’、P4’和P6’可以指示其中第二页被编程的侵略单元。然而，根据第三页的编程，对应于分布E0的侵略单元可被编程至两个分布E0和P1中的任意一个。在对应于E0的侵略单元中，被禁止编程的存储单元可维持在分布E0。维持分布E0的侵略单元的耦合间距可被划分到0。在对应于分布E0的侵略单元中，要被编程至分布P1的存储单元可被划分到耦合间距d3。耦合间距d3可以指示当侵略单元被从擦除状态E0编程至编程状态P1时施加到受害单元上的最大影响。然而，根据划分策略，可以相同地划分间距d2和d3。当进行耦合间距的划分时，可以将耦合间距d1和d2以及耦合间距d3分配到一个耦合间距组中。可替换地，由于耦合间距d3在尺寸上相对较大，所以可以将耦合间距0、d1和d2以及耦合间距d3分配到一个耦合间距组中。
根据第三页的编程，对应于分布P2’的侵略单元的阈值电压可偏移到两个分布P2和P3中的任意一个中。从分布P2’偏移到分布P2的侵略单元可被划分到耦合间距d1，而从分布P2’偏移到分布P3的侵略单元可被划分到耦合间距d2。根据第三页的编程，对应于分布P4’的侵略单元的阈值电压可偏移到两个分布P4和P5中的任意一个中。从分布P4’偏移到分布P4的侵略单元可被划分到耦合间距d1，而从分布P4’偏移到分布P5的侵略单元可被划分到耦合间距d2。根据第三页的编程，对应于分布P6’的侵略单元的阈值电压可偏移到两个分布P6和P7中的任意一个中。从分布P6’偏移到分布P6的侵略单元可被划分到耦合间距d1，而从分布P6’偏移到分布P7的侵略单元可被划分到耦合间距d2。
然而，可以根据划分策略来划分耦合间距d1和d2。
如上所述，可以通过仅仅使用侵略单元的数据来判定耦合间距。然而，除了侵略单元的数据之外，可以进一步执行对侵略单元的精细读操作以便以精细方式来划分耦合。例如，通过对于第三页被编程的侵略单元的每一分布P1利用间隔读电压r11、r12、r13和r14来执行精细读操作，可以精细地划分从侵略单元施加到受害单元的耦合间距。可以针对剩下的分布P2到P7中的每一个，执行对这样的侵略单元的附加读操作。
图23A和23B是示出根据示例实施例的精细划分侵略单元的物理影响的其他方法的图。
图23A图解了根据侵略单元施加到受害单元上的耦合间距0、d1和d2而划分的子分布SST1、SST1’、SST2和SST2’。可以选择用于区分根据由于相应侵略单元导致的耦合间距0和d1或耦合间距d2中的一个而估计的受害单元的子分布(SST1、SST2；和SST1’、SST2’)的电压。
可以根据通过分析侵略单元而提取的子分布的特性来选择用于区分子分布的读电压Rd1和Rd2。该特性由数字①来标记。可以根据耦合间距0、d1和d2来计算对应于耦合间距d1的用于区分子分布SST1和SST2的读电压Rd1。根据读电压Rd1，可以甚至在分布ST1和ST2重叠的区域上区分子分布SST1和SST2。这意味着可以减少错误。可以根据耦合间距0、d1和d2来计算对应于耦合间距d2的用于区分子分布SST1’和SST2’的读电压Rd2。根据读电压Rd2，可以甚至在分布ST1和ST2彼此重叠的区域上区分子分布SST1’和SST2’。因此，可以减少错误。根据示例实施例，可以划分受害单元的子分布并且选择用于区分所划分的子分布的期望或最佳读电压。
由数字②标记的读电压可以是与由图17中描述的对侵略单元的精细读操作所细分的子分布SST和SST1’对应的读电压r1、r2、r3、r4、R1、R2、R3和R4。对应于一个分布ST1的子分布SST1和SST1’可以通过经由细分耦合影响而得到的精细边界值来定义。经由对侵略单元的精细读操作，子分布SST1可被判定为具有作为边界值的读电压r1。此外，经由对侵略单元的精细读操作，子分布SST1可被判定为具有作为边界值的读电压r2、r3和r4中的一个。相应地，可以通过对侵略单元的精细读操作来细分耦合间距0、d1和d2。对耦合间距的细分可以包括当将耦合间距的细分应用于子分布SST1’时选择读电压R1、R2、R3和R4中的一个作为用于区分子分布SST1’的电压。虽然在图中未示出，但是可以将对侵略单元的精细读操作应用于调整边界值。可以对每一子分布来执行通过精细读操作的对边界值的调整。
在图23B中图解了根据耦合间距0、d1、d2和d3划分的子分布SST1、SST1’、SST1”、SST2、SST2’和SST2”，其中通过所述耦合间距0、d1、d2和d3，侵略单元影响受害单元。可以选择用于区分根据由于侵略单元引起的耦合间距d1、d2和d3预测的受害单元的子分布(SST1、SST2；SST1’、SST2’；和SST1”、SST2”)的电压。可以通过子分布的边界值来定义电压Ra、Ra’、Ra”、Rb、Rb’和Rb”。图23B图解了其中一个分布ST1被分成三个子分布的情形。然而，示例实施例不限于该公开。根据示例实施例，一个分布可以根据侵略单元的耦合间距dn而被分成四个或更多个子分布。
在由侵略单元施加的耦合间距可以是0、d1、d2和d3的条件下描述了示例实施例。然而，根据示例实施例，可以根据各种编程方法而不同地建立耦合间距。例如，在第(i-1)页的一个状态被编程至第i页的四个状态的情况下，耦合间距可以被分成0、d1、d2、d3、d4、d5、d6和d7。当单元被从第(i-1)页的擦除状态编程到第i页的包括擦除状态的四个状态时可以产生耦合间距0、d5、d6和d7。而且，当单元被从第(i-1)页的除了擦除状态之外的任意一个编程状态编程到第i页的四个状态时可以产生耦合间距d1、d2、d3和d4。可以通过将这些耦合间距以两个或三个为单位来分组而划分分布。同样，可以将对类似间距分组的方式应用于由于干扰、电荷损失、横向电荷扩散等造成的变型。
图24是示出根据示例实施例的存储系统的方块图。参照图24，根据示例实施例的存储系统300可以包括非易失性存储器件320和存储器控制器310。
非易失性存储器件320可以由具有如图1所示的单元阵列100的快闪存储器件组成。存储器控制器310可以被配置成控制该非易失性存储器件320。非易失性存储器件320和存储器控制器320可以被配置成形成存储卡或固态驱动器/盘(SSD)。SRAM311可以被用作处理单元312的工作存储器。主机接口313可以包括与存储系统300连接的主机的数据交换协议。ECC块314可以被配置成检测和纠正从非易失性存储器件320读出的数据的错误。存储器接口315可以被配置成与根据示例实施例的非易失性存储器件320进行接口连接。处理单元312可以执行对于存储器控制器310的数据交换的整体控制操作。虽然在图中未示出，但是根据示例实施例的存储系统300还可以包括存储用于与主机交互的代码数据的ROM。非易失性存储器件320可以由多芯片封装形成，该多芯片封装包括多个快闪存储器芯片。存储系统300可以用作具有低出错率和高可靠性的存储介质。特别是，可以将根据示例实施例的快闪存储器件提供给存储系统(例如SSD)。相应地，存储器控制器310可以被配置成通过下列接口协议中的一种与外部设备(例如主机)通信，接口协议例如包括：并行高级技术配置(PATA)、串行高级技术配置(SATA)、通用串行总线(USB)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、PCI-Express、增强型小盘接口(ESDI)、和/或集成电路设备(IDE)。
根据示例实施例，存储器控制器310可以以上述相同的方式存取非易失性存储器件320。根据示例实施例，可以通过在编程操作时获取侵略单元的数据来选择受害单元的验证电压。在读操作时，可以根据基于侵略单元的数据的耦合间隔来划分受害单元，并且可以选择期望或最佳读电平以分别区分所划分得到的子分布。而且，可以根据用于减少错误概率的精细读方法来确定期望或最佳读电平。根据示例实施例，可以向存储器控制器310提供从例如处理参数、干扰、保持、编程/擦除周期和试验(pilot)单元等提取的特性，以便更精细地估计耦合或保持特性。而且，可以通过用于在存储器件320中存储与侵略单元相关的信息的锁存器或触发器来获得示例实施例的目的。如果存储了与侵略单元相关的信息，则可以校正侵略单元的读信息并且输出所校正的读信息。可替换地，通过控制位线电压可以解决存储单元的分布划分现象。根据示例实施例，如参照图23A和23B讨论的，可以根据侵略单元来划分受害单元的子分布。如果可以根据侵略单元来划分受害单元的子分布，则可根据由存储器控制器310从侵略单元获取的数据将受害单元的分布划分成子分布，并且可以根据包括受害单元的所划分的子分布来进行读方法、编程方法或读和编程方法。上述功能被描述为受到存储器控制器310的控制。然而，示例实施例不限于此公开。例如，非易失性存储器件320可以被配置以便执行上述功能。根据示例实施例，如果根据侵略单元的数据完成对包括所选择存储单元的子分布的分析，则非易失性存储器件320可以被配置成通过调整字线电压或控制位线预充电电压来补偿由于耦合或电荷损失而造成的侵略单元的影响。
而且，根据耦合或电荷损失的物理影响可能不固定到预定值。根据编程/擦除周期数或编程时间的流逝，物理影响可能不同。根据这些影响可以估计由于侵略单元造成的物理影响。
图25是示出根据示例实施例的计算系统的方框图。根据示例实施例的计算系统400可以包括微处理器420、RAM430、用户接口440、调制解调器450(其可以是例如基带芯片组)和存储系统410。
存储系统410可以被配置成以上面参照图19讨论的相同的方式运行。当计算系统400是移动设备时，计算系统400还可以包括用于供应计算系统400的工作电压的电池。虽然图中未示出，但是计算系统400还可以包括应用芯片组、照相机图像处理器、移动DRAM等。
存储系统410例如可以由使用非易失性存储器来存储数据的SSD形成。可替换地，存储系统410可以由融合快闪存储器(例如，one_NAND快闪存储器)形成。根据示例实施例的计算系统400可以通过根据侵略单元的数据以及根据阈值电压偏移影响(例如耦合)的间距的分布划分分析受害单元的分布特性来向存储系统410提供可靠的数据。
可以在存储系统410或根据计算系统400的微处理器420的控制进行对分布特性和分布划分的分析。可替换地，为了有效的资源应用，存储系统410和微处理器420可以共享对分布特性和分布划分的分析。
根据示例实施例的快闪存储器件和/或存储器控制器可以通过各种封装来封装。例如，可以通过从下面的组中选择的一种来封装根据示例实施例的快闪存储器件和/或存储器控制器：层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、晶片中华夫封装(dieinwafflepack)、晶圆中管芯形式(dieinwaferform)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制作封装(WFP)、晶圆级堆叠封装(WSP)等。
已如此描述了示例实施例，显然的是：其可以以多种方式变化。这样的变型将不被认为是偏离示例实施例所期望的精神和范围，并且对于本领域技术人员来说很明显，所有这样的修改意欲包含在所附权利要求的范围中。

Claims (15)

1.一种非易失性存储器件的存取方法，包括：
基于要编程到第一存储单元中的数据来检测第一存储单元的阈值电压变化，所述第一存储单元的阈值电压变化能够物理地影响第二存储单元；
根据所述第一存储单元的阈值电压变化的间距，将所述第二存储单元分配到从多个子分布当中选择的一个子分布，所述多个子分布对应于所述第二存储单元的目标分布；
对所述第二存储单元编程；以及
将第一数据编程在所述第一存储单元中，
其中，用于编程所述第二存储单元的验证电压被选择为等于或低于与所述第二存储单元的目标分布对应的验证电压，
并且其中，所述检测步骤包括根据要编程到所述第一存储单元中的数据来估计所述第一存储单元的阈值电压变化。
2.如权利要求1所述的存取方法，其中，选择用于编程所述第二存储单元的验证电压以便所述第二存储单元在所述第一存储单元被编程之后具有对应于所述目标分布的阈值电压。
3.如权利要求1所述的存取方法，其中，所述多个子分布中的至少一个具有不是整体都在所述目标分布的阈值电压范围之内的阈值电压范围。
4.如权利要求1所述的存取方法，其中，通过读所述第一存储单元来检测所述第一存储单元的阈值电压变化。
5.如权利要求4所述的存取方法，其中，通过利用多个不同读电压来读所述第一存储单元，所述多个不同读电压的每一个对应于一个阈值电压分布。
6.如权利要求1所述的存取方法，还包括对所述第二存储单元执行读操作，其中读操作包括：
从多个读电压中选择对应于所选择的子分布的读电压；以及
利用所选择的读电压来读所述第二存储单元，
其中，所选择的读电压将所选择的子分布与所述多个子分布中的其余的子分布区分开。
7.如权利要求6所述的存取方法，其中，所述多个读电压中的每一个都具有不同值，并且所述多个读电压中的每一个分别对应于所述多个子分布中的每一个子分布。
8.如权利要求1所述的存取方法，还包括对所述第二存储单元执行读操作，其中所述读操作包括根据所述多个子分布和在所述第二存储单元中被编程的页的数目来调整所述第二存储单元的读电压，所述编程操作包括根据所述多个子分布和在所述第二存储单元中被编程的页的数目来调整所述第二存储单元的验证电压。
9.如权利要求1所述的存取方法，还包括对所述第二存储单元执行读操作，其中所述读操作包括根据所述多个子分布和所述第二存储单元的目标分布的电平来调整所述第二存储单元的读电压，所述编程操作包括根据所述多个子分布和所述第二存储单元的目标分布的电平来调整所述第二存储单元的验证电压。
10.如权利要求1所述的存取方法，其中，由于下述之一，所述第一存储单元的阈值电压变化能够物理地影响所述第二存储单元：所述第一存储单元导致的所述第二存储单元经受的耦合效应、根据所述第一存储单元的电荷损失的所述第二存储单元经受的阈值电压变化、编程干扰和横向电荷扩散。
11.如权利要求1所述的存取方法，其中，所述第一存储单元的阈值电压变化的间距对应于在编程所述第一存储单元之前的第一阈值电压状态和在编程所述第一存储单元之后的第二阈值电压状态之间的差。
12.如权利要求11所述的存取方法，其中，所述间距具有多个间距值中的一个间距值，并且，所述多个子分布中的每一个对应于所述多个间距值中的一个。
13.如权利要求11所述的存取方法，其中，所述间距具有多个间距值中的一个间距值，并且，所述多个子分布中的至少两个对应于所述多个间距值中的每一个。
14.如权利要求13所述的存取方法，其中，所述多个子分布至少包括第一子分布和第二子分布，所述第一子分布对应于为擦除状态的第一阈值电压状态和为编程状态的第二阈值电压状态引起的间距值，而所述第二子分布对应于为编程状态的第一阈值电压状态引起的间距值。
15.一种存储系统，包括：
非易失性存储器件；和
存储器控制器，被配置成控制所述非易失性存储器件，所述存储器控制器根据如权利要求1-14之一所述的存取方法来存取所述非易失性存储器件。
CN200910258375.7A 2008-12-12 2009-12-14 非易失性存储器件的存取方法 Active CN101847439B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080126551A KR101642465B1 (ko) 2008-12-12 2008-12-12 불휘발성 메모리 장치의 액세스 방법
KR126551/08 2008-12-12

Publications (2)

Publication Number Publication Date
CN101847439A CN101847439A (zh) 2010-09-29
CN101847439B true CN101847439B (zh) 2016-04-06

Family

ID=42240321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910258375.7A Active CN101847439B (zh) 2008-12-12 2009-12-14 非易失性存储器件的存取方法

Country Status (3)

Country Link
US (1) US8503230B2 (zh)
KR (1) KR101642465B1 (zh)
CN (1) CN101847439B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101574208B1 (ko) * 2009-03-31 2015-12-07 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그리고 그것의 동작 방법
KR20120120731A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 데이터 결정방법 및 메모리
US8687431B2 (en) 2011-07-06 2014-04-01 Micron Technology, Inc. Programming methods and memories
US9076547B2 (en) 2012-04-05 2015-07-07 Micron Technology, Inc. Level compensation in multilevel memory
US9030870B2 (en) * 2011-08-26 2015-05-12 Micron Technology, Inc. Threshold voltage compensation in a multilevel memory
KR20130060687A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 멀티 레벨 셀의 프로그램 방법
US8934306B2 (en) * 2012-03-06 2015-01-13 Micron Technology, Inc. Memory and sense parameter determination methods
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
US9142309B2 (en) * 2013-02-19 2015-09-22 Sk Hynix Memory Solutions Inc. Generation of a composite read based on neighboring data
CN104112477B (zh) * 2013-04-19 2017-07-07 光宝科技股份有限公司 用于固态储存装置中晶体单元的群组区分方法
US9183940B2 (en) 2013-05-21 2015-11-10 Aplus Flash Technology, Inc. Low disturbance, power-consumption, and latency in NAND read and program-verify operations
WO2014210424A2 (en) 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
WO2015013689A2 (en) 2013-07-25 2015-01-29 Aplus Flash Technology, Inc. Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations
US9293205B2 (en) 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
US8908441B1 (en) * 2013-10-15 2014-12-09 Sandisk Technologies Inc. Double verify method in multi-pass programming to suppress read noise
US9378840B2 (en) * 2013-10-28 2016-06-28 Seagate Technology Llc Systems and methods for sub-zero threshold characterization in a memory cell
CN104616695B (zh) * 2013-11-05 2017-12-22 光宝科技股份有限公司 固态存储装置及其读取电压设定方法
WO2015100434A2 (en) 2013-12-25 2015-07-02 Aplus Flash Technology, Inc A HYBRID NAND WITH ALL-BL m-PAGE OPERATION SCHEME
JP6262063B2 (ja) * 2014-03-18 2018-01-17 東芝メモリ株式会社 不揮発性メモリおよび書き込み方法
US9336891B2 (en) * 2014-07-02 2016-05-10 Sandisk Technologies Inc. Look ahead read method for non-volatile memory
US9659636B2 (en) 2014-07-22 2017-05-23 Peter Wung Lee NAND memory array with BL-hierarchical structure for concurrent all-BL, all-threshold-state program, and alternative-WL program, odd/even read and verify operations
US9720754B2 (en) 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
KR102239868B1 (ko) * 2014-11-28 2021-04-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP2016173868A (ja) * 2015-03-17 2016-09-29 株式会社東芝 不揮発性半導体記憶装置
CN106057243B (zh) * 2016-05-27 2019-10-18 华为技术有限公司 应用读参考电压确定方法及装置
JP6674361B2 (ja) * 2016-09-29 2020-04-01 キオクシア株式会社 メモリシステム
KR20190001417A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
CN109215716B (zh) * 2017-07-05 2021-01-19 北京兆易创新科技股份有限公司 提高nand型浮栅存储器可靠性的方法及装置
KR102407571B1 (ko) * 2017-12-20 2022-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP2019153366A (ja) * 2018-03-06 2019-09-12 東芝メモリ株式会社 メモリシステム、読み出し方法、プログラム、およびメモリコントローラ
US10783972B2 (en) * 2018-08-02 2020-09-22 SK Hynix Inc. NAND flash memory with reconfigurable neighbor assisted LLR correction with downsampling and pipelining
TWI708253B (zh) * 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN110176269B (zh) * 2019-04-16 2020-11-17 华中科技大学 一种精确调控非易失性存储单元状态的方法及系统
KR20200127758A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
WO2020237637A1 (zh) * 2019-05-26 2020-12-03 华为技术有限公司 一种数据读取方法、存储控制器及电子设备
US11120879B2 (en) * 2019-08-07 2021-09-14 Micron Technology, Inc. Adjustment of a voltage corresponding to an erase distribution of a memory sub-system in accordance with a selected rule
US11557350B2 (en) * 2020-10-16 2023-01-17 Western Digital Technologies, Inc. Dynamic read threshold calibration
CN112562762A (zh) * 2020-12-23 2021-03-26 江苏国科微电子有限公司 一种wl阈值电压分布的获取方法、系统及相关组件
US11894077B2 (en) * 2022-02-23 2024-02-06 Sandisk Technologies Llc Self-diagnostic smart verify algorithm in user mode to prevent unreliable acquired smart verify program voltage

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6542407B1 (en) 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
US6781877B2 (en) 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
US7372730B2 (en) 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7954037B2 (en) 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
JP4177847B2 (ja) 2006-01-06 2008-11-05 株式会社東芝 不揮発性半導体記憶装置
US7403425B2 (en) * 2006-03-07 2008-07-22 Micron Technology, Inc. Programming a flash memory device
JP5095131B2 (ja) 2006-05-31 2012-12-12 株式会社東芝 半導体記憶装置
JP2008084485A (ja) 2006-09-28 2008-04-10 Toshiba Corp 不揮発性半導体記憶装置及びデータ読出方法
US7684247B2 (en) * 2006-09-29 2010-03-23 Sandisk Corporation Reverse reading in non-volatile memory with compensation for coupling
ITRM20070273A1 (it) * 2007-05-16 2008-11-17 Micron Technology Inc Lettura di celle di memoria non volatile a livello mutiplo.
US7567455B2 (en) * 2007-06-19 2009-07-28 Micron Technology, Inc. Method and system for programming non-volatile memory cells based on programming of proximate memory cells
KR100888842B1 (ko) 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
KR101411976B1 (ko) 2007-07-09 2014-06-27 삼성전자주식회사 플래시 메모리 시스템 및 그것의 에러 정정 방법
KR101425958B1 (ko) 2007-09-06 2014-08-04 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법
KR101379820B1 (ko) 2007-10-17 2014-04-01 삼성전자주식회사 멀티-비트 프로그래밍 장치와 메모리 데이터 검출 장치

Also Published As

Publication number Publication date
US8503230B2 (en) 2013-08-06
KR101642465B1 (ko) 2016-07-25
US20100149868A1 (en) 2010-06-17
KR20100067942A (ko) 2010-06-22
CN101847439A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101847439B (zh) 非易失性存储器件的存取方法
US10811098B2 (en) Programming of memory devices in response to programming voltages indicative of programming efficiency
US9019770B2 (en) Data reading method, and control circuit, memory module and memory storage apparatus and memory module using the same
TWI521513B (zh) 讀取電壓設定方法、控制電路與記憶體儲存裝置
KR101633048B1 (ko) 메모리 시스템 및 그것의 데이터 처리 방법
TWI497522B (zh) 在快閃記憶體用於讀取側單元間干擾抑制的方法及裝置
US8386860B2 (en) Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
US9129698B2 (en) Solid state storage device and sensing voltage setting method thereof
US8179718B2 (en) Memory device and memory programming method
KR101406279B1 (ko) 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
KR101944793B1 (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
US9703698B2 (en) Data writing method, memory controller and memory storage apparatus
US9837146B2 (en) Memory system temperature management
US9286986B2 (en) Data writing method, and memory control circuit unit and memory storage apparatus using the same
CN105097028A (zh) 包括非易失性存储器件的存储装置和该器件的读取方法
US9542258B1 (en) System and method for error-minimizing voltage threshold selection
US8972653B2 (en) Memory management method, and memory controller and memory storage apparatus using the same
KR20170120442A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
WO2017039772A1 (en) Adaptive multi-phase erase
TWI521525B (zh) 時間估測方法、記憶體儲存裝置、記憶體控制電路單元
US11941271B2 (en) Storage devices performing secure erase and operating methods thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant