CN101826546A - 纳米级侧壁限制电阻转换存储器单元及制造方法 - Google Patents
纳米级侧壁限制电阻转换存储器单元及制造方法 Download PDFInfo
- Publication number
- CN101826546A CN101826546A CN 201010141273 CN201010141273A CN101826546A CN 101826546 A CN101826546 A CN 101826546A CN 201010141273 CN201010141273 CN 201010141273 CN 201010141273 A CN201010141273 A CN 201010141273A CN 101826546 A CN101826546 A CN 101826546A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- groove
- side wall
- restriction
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种纳米级侧壁限制的电阻转换存储器单元及其制造方法,该存储器单元结构,包括:上电极、下电极、以及分别与上电极和下电极相接触的存储单元,在所述存储单元周围设有绝缘材料将其隔离,所述存储单元在平行于电极方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上,所述存储单元与所述一电极的接触面积等于或大于其与所述另一电极的接触面积。本发明通过绝缘侧壁限制了存储单元的体积,有效地缩小了存储单元与电极的接触面积,降低了功耗,而且绝缘侧壁对存储单元还起到了绝缘、绝热、抗扩散的作用,从而可提升存储器的可靠性。
Description
技术领域
本发明涉及一种电阻转换存储器单元及其制造方法,尤其是一种纳米级侧壁限制的电阻转换存储器单元及其制造方法。本发明属于微纳电子学技术领域。
背景技术
电阻转换存储器是目前最炙手可热的下一代非易失性半导体存储器,它具有高速、高密度、高数据保持能力等特点,且自身的结构简单并与现有半导体工艺兼容,因此使其取代FLASH、磁盘等存储器的前景广为看好。目前,主流的电阻转换存储器包括相变存储器和电阻随机存储器两类。
当前电阻转换存储器面临的一个主要的问题是其相对较高的功耗,如果能够将器件的功耗进一步地缩小,将会使电阻转换存储器更具竞争力,确保它们在未来的半导体存储器市场中占据更多的市场份额。
作为降低电阻转换存储器功耗的重要手段,采用较小的纳米接触区域进行编程能够大幅度地提升减少电阻转换材料的体积,也就因此降低了电阻转换的功耗;同时,纳米接触区域的采用毫无疑问进一步提升了存储器的存储密度。另一方面,在电阻转换存储器的应用中,有相当一部分的能量浪费在周围的电极和绝缘层中,如果能够将存储材料进行很好的包覆,不仅能够提升编程的效率,还能够有效地阻止存储材料在多次编程之后可能发生的原子扩散,从而提升存储器的可靠性。
由此可见,采用存储材料与电极的纳米接触并对存储材料进行有效的包覆对于提升电阻存储器的性能具有举足轻重的作用,然而,在电阻存储器的应用中,纳米电极的制造始终是最大的技术难点之一。三星和IBM等公司采用了spacer技术,有效地将接触面积缩小,并将相变材料填充入小洞中,因此也得到了一定的包覆效果,然而,采用这些方法获得的接触面积依然偏大(J.I.Lee等人,Highly Scalable Phase Change Memory with CVD GeSbTe for Sub 50nmGeneration,2007 Symposium on VLSI Technology)。本发明提出一种新的结构和技术方案,将接触面积缩小到一个新的水平,将有效地将存储器的性能提高到新的水平。
发明内容
本发明主要解决的技术问题在于提供一种纳米级侧壁限制的电阻转换存储器单元及其制造方法。
为了解决上述技术问题,本发明采用如下技术方案:
一种纳米级侧壁限制的电阻转换存储器单元结构,包括:上电极、与选通管相连的下电极、以及分别与上电极和下电极相接触的存储单元;
在所述存储单元周围设有绝缘材料将其隔离,所述存储单元平行于下电极方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上,所述存储单元与所述下电极的接触面积等于或大于其与所述上电极的接触面积。
其中,所述存储单元选用的存储材料优选为相变材料或电阻随机存储材料。所述选通管为PN二极管,或为肖特基二极管,或为场效应晶体管,或为双极型晶体管,或为多晶硅二极管。
一种制造纳米级侧壁限制的电阻转换存储器的方法,包括如下步骤:
(A)在沉积有下电极的基底上沉积甲种绝缘材料;
(B)通过半导体工艺,在所述甲种绝缘材料上制造第一沟槽,使所述下电极的顶部露出;
(C)在所述第一沟槽上沉积存储材料,使其与露出的下电极相接触;
(D)采用回刻工艺,去除所述第一沟槽外的存储材料以及所述第一沟槽底部的部分存储材料,使沉积于第一沟槽两侧的存储材料断开成为两个分离的部分;
(E)在所述第一沟槽内填充乙种绝缘材料,然后进行化学机械抛光平坦化;
(F)制造与所述第一沟槽相交的第二沟槽,所述第二沟槽的深度深于或者等于所述第一沟槽的深度,使所述存储材料分割成多个分立的存储单元;
(G)在所述第二沟槽内填充丙种绝缘材料,然后进行化学机械抛光平坦化;
(H)在(G)所得结构表面制造上电极,使所述存储单元与所述上电极接触。
作为本发明的优选方案,所述基底上制造有外围电路和与外围电路相连的选通管,所述选通管与所述下电极相连。所述选通管为PN二极管,或为肖特基二极管,或为场效应晶体管,或为双极型晶体管,或为多晶硅二极管。
作为本发明的优选方案之一,所述存储单元与所述下电极的接触面积等于其与所述上电极的接触面积。
作为本发明的优选方案之一,所述存储单元与所述下电极的接触面积大于其与所述上电极的接触面积。
其中,所述存储单元平行于下电极方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上。所述存储材料为相变材料或电阻随机存储材料。所述下电极为单层材料或多层材料构成。所述上电极为单层材料或多层材料构成。所述第一沟槽与所述第二沟槽的夹角在45度和90度之间。
本发明还提供另一种制造纳米级侧壁限制的电阻转换存储器的方法,包括如下步骤:
(A)在制造有下电极的基底上沉积甲种绝缘材料;
(B)通过半导体工艺,在所述甲种绝缘材料上制造第一沟槽,使所述下电极的顶部露出;
(C)在所述第一沟槽上沉积存储材料,使其与露出的下电极相接触;
(D)采用回刻工艺,去除所述第一沟槽外的存储材料以及所述第一沟槽底部的部分存储材料,使沉积于第一沟槽两侧的存储材料断开成为两个分离的部分;
(E)在所述第一沟槽内填充乙种绝缘材料,然后进行化学机械抛光平坦化;
(F)在(E)所得结构表面沉积上电极层,使所述存储材料与所述上电极层接触;
(G)制造与所述第一沟槽相交的第二沟槽,所述第二沟槽的深度深于或者等于所述第一沟槽的深度,使所述上电极层分割成多个分立的上电极,同时所述存储材料被分割成多个分立的存储单元;
(H)在所述第二沟槽内填充丙种绝缘材料,然后进行化学机械抛光平坦化。
作为本发明的优选方案之一,所述基底上制造有外围电路和与外围电路相连的选通管,所述选通管与所述下电极相连。所述选通管为PN二极管,或为肖特基二极管,或为场效应晶体管,或为双极型晶体管,或为多晶硅二极管。
作为本发明的优选方案之一,所述存储单元与所述下电极的接触面积等于其与所述上电极的接触面积。
作为本发明的优选方案之一,所述存储单元与所述下电极的接触面积大于其与所述上电极的接触面积。
其中,所述存储单元平行于下电极方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上。所述存储材料为相变材料或电阻随机存储材料。所述下电极为单层材料或多层材料构成。所述上电极为单层材料或多层材料构成。所述第一沟槽与所述第二沟槽的夹角在45度和90度之间。
在本发明中,电阻转换存储器通过绝缘侧壁限制了其存储单元的体积,有效地缩小了存储单元与电极的接触面积,降低了功耗,而且绝缘侧壁对存储单元还起到了绝缘、绝热、抗扩散的作用,从而可提升存储器的可靠性,将存储器的性能提高到新的水平。
附图说明
图1A是传统电阻转换存储器单元结构的剖面示意图;图1B-F是本发明纳米级侧壁限制电阻转换存储器单元结构的示意图。
图2A-N是实施例一中制造本发明纳米级侧壁限制电阻转换存储器单元的工艺流程示意图。
图3A-L是实施例二中制造纳米级侧壁限制电阻转换存储器单元的工艺流程示意图。
图4A-C是实施例三中制造纳米级侧壁限制电阻转换存储器单元的工艺流程示意图。
图5A-F是实施例四中制造纳米级侧壁限制电阻转换存储器单元的工艺流程示意图。
具体实施方式
在传统的电阻转换存储器中,存储材料具有较大的体积,很多案例中,存储材料的面积要大于电极的面积。在此后改进的结构中,其单元的截面图如图1A所示,存储材料100’的面积大为缩小,然而存储材料100’与下电极200’或上电极300’的接触面积依然偏大,存储材料100’的周围是绝缘材料400’。因此,在电阻转换存储器的编程过程中需要对较大体积的存储材料进行编程,由于存储材料的体积越大材料越多,功耗越高,所以进行编程时需要相对较大的功率,器件的电阻转换功耗较大。
本发明提供一种纳米级侧壁限制的电阻转换存储器单元结构,其剖面如图1B,或图1C,或图1D所示,包括:上电极200、下电极300、以及分别与上电极200和下电极300相接触的存储单元100,其特征在于:
在所述存储单元100周围设有绝缘材料400将其隔离,所述存储单元100平行于下电极200方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上。
其中,该结构可以如图1B所示,存储单元100与下电极200的接触面积等于其与所述上电极300的接触面积。或者如图1C和图1D所示,存储单元100与下电极200的接触面积大于其与上电极300的接触面积。
所述下电极200与选通管相连,所述选通管为PN二极管,或为肖特基二极管,或为场效应晶体管,或为双极型晶体管,或为多晶硅二极管。进一步地,所述存储单元100能在电信号的作用下实现高阻、低阻之间的转换,优选为相变存储器单元或为电阻随机存储器单元。所述存储单元100选用的存储材料优选为相变材料,如Ge-Sb-Te、Si-Sb-Te、Si-Sb、Ge-Te等,或为电阻随机存储材料,这种材料包括任何一种在电信号作用下能够实现电阻反转的材料,其中典型的一种是金属氧化物NiO。
在本发明提出的纳米级侧壁限制电阻转换存储器的结构中,存储材料的体积被周围的绝缘材料限制,因此,存储材料的体积得到了较大程度上的缩小,另一方面,编程时流过存储介质的电信号密度因存储材料面积的缩小而大幅上升,如此,编程所需要的功耗能够得到显著的降低。由图1B可见,存储材料受限之后,相比图1A存储材料的体积大大缩小,图1B中沿A-A方向的剖视图如图1E所示。本发明涉及的纳米级侧壁限制电阻转换存储器所包含的单元结构剖面还可以如图1C和1D所示,它们与图1B所示结构的差异在于:存储单元100与一侧电极(下电极200)的接触面积要大于与另一侧电极(上电极300)的接触面积,图1C中沿B-B和C-C方向的剖视图分别如图1F和1E所示,图1F中存储材料的面积就远大于图1E中存储材料的面积。另外,本发明的纳米级侧壁限制电阻转换存储器单元中存储单元100与电极200,300的接触区域可以相同也可以不同,即其单元结构的剖面可以如图1C和所示,也可以如图1D所示。
在图1E中,所示存储单元100的宽度为10纳米,而长度则为100纳米,即存储单元100与上电极300的接触面积仅为10纳米×100纳米,远远小于当前可用传统曝光工艺获得的面积(90纳米CMOS工艺典型的尺寸为100纳米×100纳米左右),而图中所示的长宽比为10∶1。而在图1F中所示是存储单元100的长度虽然与图1E中的相同,然而宽度就要略宽,为35纳米。本发明的特点是,存储单元与电极的接触面积并不受半导体工艺(例如曝光和刻蚀)限制,而是通过存储材料沉积过程中薄膜的厚度的调节进行控制,因此在现有的半导体工艺下能够获得更小的接触面积。显然,如图1E所示的存储单元100的宽度范围可以根据需要,通过薄膜厚度的控制在1纳米和50纳米之间进行调节。
以下是制造数种纳米级侧壁限制电阻转换存储器阵列方法的实施例,在此,所述的电阻转换存储器包括所有依靠电阻的转换进行数据存储的存储器,自然包括相变存储器和电阻随机存储器。
实施例一
请参看图2A-N,一种制造纳米级侧壁限制的电阻转换存储器的方法,包括如下步骤:
(A)制造含有外围电路和与外围电路相连的选通管的基底,然后在所述基底上沉积甲种绝缘材料16。所述基底的俯视图如图2A所示,本图中没有示意出外围电路,选通管可以为PN二极管、肖特基二极管、场效应晶体管、双极型晶体管或多晶硅二极管。相邻选通管中心连线为正交,即连线的夹角为90度。图2A中沿E-E方向的剖视图如图2B所示,图2A中沿D-D方向的剖视图如图2C所示,可以看到衬底11上方是字线12,字线12的上方具有多个选通管单元13,选通管的上方带有下电极15,绝缘材料14用于电学隔离各个选通管和字线。
(B)通过半导体工艺,如曝光、刻蚀等工艺,在所述甲种绝缘材料16上制造第一沟槽,使所述下电极15的顶部露出。所述第一沟槽的侧壁分别在两列不同的选通管上方。所形成的结构的俯视图如图2D所示,图中沿F-F方向的剖视图如图2E所示。可见,本实施例中,甲种绝缘材料16经刻蚀后形成的线条(或者第一沟槽)与字线12平行,然而,其也可以与字线12正交。
(C)在所述第一沟槽上沉积一层相变材料17,使其与露出的下电极15相接触,如图2F所示。相变材料17的种类可以包括Ge-Sb-Te、Si-Sb-Te、Si-Sb、Ge-Te等材料在内的所有的相变材料,沉积材料的方法可以是化学气相沉积法、物理沉积法或者是原子层沉积法。这里需要特别指出,虽然这里采用了相变材料制造相变存储器单元,自然也可以采用其他电阻转换材料,例如采用金属氧化物替代相变材料,从而制造电阻随机存储器单元。
(D)如图2G所示,采用回刻工艺,去除所述第一沟槽外的(甲种绝缘材料16顶部的)相变材料以及所述第一沟槽底面中间部分的相变材料,使沉积于第一沟槽两侧的相变材料断开,形成两个分离的相变材料层18。可以看到,相变材料层18紧贴在甲种绝缘材料16的侧壁上。图2G中沿G-G方向的视图,即该结构的俯视图如图2H所示。
(E)在所述第一沟槽内填充乙种绝缘材料19,乙种绝缘材料19可以与甲种绝缘材料16为同一种材料,也可以为不同类型的绝缘材料。填充完成后,采用化学机械抛光进行平坦化,实现如图2I所示的结构,图2I中沿H-H方向的投影视图如图2J所示。
(F)制造与所述第一沟槽相交的第二沟槽,所述第二沟槽的深度深于或者等于所述第一沟槽的深度,即刻蚀深度要达到或者超过绝缘材料14,使所述相变材料层18分割成多个分立的存储单元,俯视图如图2K所示。
(G)在所述第二沟槽内填充丙种绝缘材料21,然后进行化学机械抛光平坦化。
(H)在(G)所得结构表面沉积一层或多层导电材料,制造上电极20,使所述存储单元与所述上电极20接触。所得结构的俯视图如图2L所示,图2L沿I-I方向的剖视图如图2M所示。可见上电极20也是位线。
其中,所述存储单元平行于下电极15方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上。所述下电极15为单层材料或多层材料构成。所述上电极20为单层材料或多层材料构成。如图2G所示,所述存储单元与所述下电极15的接触面积大于其与所述上电极的接触面积。
本实施例中,由于相变材料存储单元与下电极15的接触面积较大,而与上电极20的接触面积较小,在通过电信号时,相变材料的相变将发生在靠近上电极20的区域,此处的电流密度最高,最容易发热,因此,通过此结构的实现,大大地降低了相变材料与电极的接触面积,提升了电流密度,最终可实现编程功耗的大幅下降。
实施例二
请参看图3A-L,一种制造纳米级侧壁限制的电阻转换存储器的方法,包括如下步骤:
(a)制造含有外围电路和与外围电路相连的选通管的基底,然后在所述基底上沉积甲种绝缘材料36。所述基底的俯视图如图3A所示,本图中没有示意出外围电路,选通管可以为PN二极管、肖特基二极管、场效应晶体管、双极型晶体管或多晶硅二极管。相邻选通管中心连线为非正交,即连线的夹角为60度到89度之间。在此为了表述清楚选用89度作为说明,如图3A所示,但是应该理解的是,夹角可以为60度到89度之间的任何角度。图3A中沿K-K方向的剖视图如图3B所示,图3A中沿L-L方向的剖视图如图3C所示,可以看到衬底31上方是字线32,字线32的上方具有多个选通管单元34,选通管的上方带有下电极35,绝缘材料33用于电学隔离各个选通管。
(b)通过半导体工艺,如光刻等工艺,在所述甲种绝缘材料36上制造第一沟槽,使所述下电极35的顶部露出。所述第一沟槽的侧壁分别在两列不同的选通管上方。所形成的结构的剖视图如图3D所示,俯视图如图3E所示。所述第一沟槽是与字线32平行的,当然也可以是与字线32相交,角度为89度,在此就不再赘述。
(c)在所述第一沟槽上沉积一层电阻随机存储材料,使其与露出的下电极35相接触。电阻随机存储材料的种类包括任何一种在电信号作用下能够实现电阻反转的材料,在此以其中典型的一种金属氧化物NiO为例进行说明;沉积材料的方法可以是化学其相沉积法、物理沉积法或者是原子层沉积法。这里需要特别指出,相变材料在这里显然适用。
(d)如图3F所示,采用回刻工艺,去除所述第一沟槽外的电阻随机存储材料以及所述第一沟槽底面的部分电阻随机存储材料,使沉积于第一沟槽两侧的电阻随机存储材料断开,形成两个分离的电阻随机存储材料层37。可以看到,电阻随机存储材料层37紧贴在甲种绝缘材料36的侧壁上,该结构的俯视图如图3G所示。
(e)在所述第一沟槽内填充乙种绝缘材料38,乙种绝缘材料38可以与甲种绝缘材料36为同一种材料,也可以为不同类型的绝缘材料。填充完成后,采用化学机械抛光进行平坦化,实现如图3H所示的结构,俯视图如图3I所示。
(f)在(e)所得结构表面沉积一层或者多层导电材料,即上电极层,使所述电阻随机存储材料层37与所述上电极层接触。
(g)通过光刻,制造与所述第一沟槽相交的第二沟槽,所述第二沟槽的深度深于所述第一沟槽的深度,直达选通管电极的上方,使所述上电极层分割成多个分立的上电极39,同时所述电阻随机存储材料37分割成多个分立的存储单元,如图3J所示。图3J中,沿M-M方向上的投影如图3K所示,可见,上电极39也是位线。图3K中,沿N-N方向的投影如图3L所示。上电极39的宽度显然可以进行调整,如果宽度较图3J所示的窄,则刻蚀后,有可能露出选通管上方的下电极35的一部分。
(h)在所述第二沟槽内填充丙种绝缘材料,然后进行化学机械抛光平坦化,最后的结构在此没有示出。
其中,所述存储单元平行于下电极35方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上。所述下电极35为单层材料或多层材料构成。所述上电极39为单层材料或多层材料构成。如图3F所示,所述存储单元与所述下电极35的接触面积基本等于其与所述上电极39的接触面积。
实施例三
另一种制造纳米级侧壁限制相变存储器阵列的方法:
制造含有外围电路和选通管的基底,选通管可以为二极管(PN或肖特基二极管),也可以为双极型晶体管,相邻选通管52中心连线夹角为45度到60度之间,这里选用60度进行说明。绝缘材料51用于电学隔离各个选通管。
在上述基底上沉积甲种绝缘材料53,通过半导体工艺,如光刻等工艺,在所述甲种绝缘材料53上制造第一沟槽,使所述下电极52的顶部露出。所形成的结构的俯视图如图4A所示。
然后在所述第一沟槽上沉积一层相变材料54,使其与露出的下电极52相接触,通过回刻工艺后实现如图4B所示的结构,相变材料的种类可以包括Ge-Sb-Te、Si-Sb-Te、Si-Sb、Ge-Te等材料在内的所有的相变材料,沉积材料的方法可以是化学其相沉积法、物理沉积法或者是原子层沉积法。这里需要特别指出,虽然这里采用了相变材料制造相变存储器,自然也可以采用其他电阻转换材料,例如金属氧化物替代相变材料,从而制造电阻随机存储器。
通过类似于实施例一和二的相关工艺,使相变材料54被分割成多段,形成存储单元55,每段存储单元55分别对应着相应的选通管,填充乙种绝缘材料56后,形成的俯视图如图4C所示,相变存储单元55被周围的绝缘材料分隔成分立的单元。最后制造好上电极后,在选通管上方形成分立的存储单元结构。后面的工艺与上述两实施例雷同,再此就不再赘述。
实施例四
另一种制造纳米级侧壁限制相变存储器阵列的方法:
采用与实施例一和二类似的工艺步骤,可得到如图2J和3I所示的结构,在此以该结构进行进一步的工艺步骤描述,该结构即如图5A所示,其中,甲种绝缘材料60和乙种绝缘材料62可以为相同的绝缘材料,而存储材料61可以为金属氧化物或相变材料。
在上述结构表面沉积一层或者多层的电极材料63,如图5B所示。
然后采用光刻法,制造沟槽,从而在图5B所示结构上形成电极线阵列64,如图5C所示。在光刻过程中,形成了电极线阵列64后,并不停止光刻,更换刻蚀的条件,继续对露出的甲种绝缘材料60和乙种绝缘材料62以及存储材料61进行刻蚀,这个过程中,电极线阵列64可以作为硬掩模。刻蚀深度直到基底的绝缘层65的上方,即使存储材料61之间能够相互隔断,如图5D所示。此时,图中沿0-0方向的投影如图5E所示,基底的绝缘层65、衬底66以及选通单元67的位置如图中所示,其中选通单元67可为二极管或者双极型晶体管等,选通单元67还可包括下电极部分,图5E中,沿P-P方向的投影如图5F所示。后面的工艺与上述其他实施例雷同,再此就不再赘述。
这里本发明的描述和应用是说明性的,并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的,对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是,在不脱离本发明的精神或本质特征的情况下,本发明可以以其他形式、结构、布置、比例,以及用其他基底、材料和部件来实现。在不脱离本发明范围和精神的情况下,可以对这里所披露的实施例进行其他变形和改变。例如,存储材料的选择并不限制于特定的相变材料或者是电阻随机存储材料,可以是任何一种能够在电信号的作用下实现电阻反转的材料。
Claims (23)
1.一种纳米级侧壁限制的电阻转换存储器单元结构,包括:上电极、与选通管相连的下电极、以及分别与上电极和下电极相接触的存储单元,其特征在于:
在所述存储单元周围设有绝缘材料将其隔离,所述存储单元平行于下电极方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上,所述存储单元与所述下电极的接触面积等于或大于其与所述上电极的接触面积。
2.根据权利要求1所述纳米级侧壁限制的电阻转换存储器单元结构,其特征在于:所述存储单元选用的存储材料为相变材料或电阻随机存储材料。
3.根据权利要求1所述纳米级侧壁限制的电阻转换存储器单元结构,其特征在于:所述选通管为PN二极管、肖特基二极管、场效应晶体管、双极型晶体管或多晶硅二极管。
4.一种制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于包括如下步骤:
(A)在沉积有下电极的基底上沉积甲种绝缘材料;
(B)通过半导体工艺,在所述甲种绝缘材料上制造第一沟槽,使所述下电极的顶部露出;
(C)在所述第一沟槽上沉积存储材料,使其与露出的下电极相接触;
(D)采用回刻工艺,去除所述第一沟槽外的存储材料以及所述第一沟槽底部的部分存储材料,使沉积于第一沟槽两侧的存储材料断开成为两个分离的部分;
(E)在所述第一沟槽内填充乙种绝缘材料,然后进行化学机械抛光平坦化;
(F)制造与所述第一沟槽相交的第二沟槽,所述第二沟槽的深度深于或者等于所述第一沟槽的深度,使所述存储材料分割成多个分立的存储单元;
(G)在所述第二沟槽内填充丙种绝缘材料,然后进行化学机械抛光平坦化;
(H)在(G)所得结构表面制造上电极,使所述存储单元与所述上电极接触。
5.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述基底上制造有外围电路和与外围电路相连的选通管,所述选通管与所述下电极相连。
6.根据权利要求5所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述选通管为PN二极管、肖特基二极管、场效应晶体管、双极型晶体管或多晶硅二极管。
7.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储单元平行于下电极方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上。
8.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储单元与所述下电极的接触面积等于其与所述上电极的接触面积。
9.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储单元与所述下电极的接触面积大于其与所述上电极的接触面积。
10.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储材料为相变材料或电阻随机存储材料。
11.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述下电极为单层材料或多层材料构成。
12.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述上电极为单层材料或多层材料构成。
13.根据权利要求4所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述第一沟槽与所述第二沟槽的夹角在45度和90度之间。
14.一种制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于包括如下步骤:
(A)在制造有下电极的基底上沉积甲种绝缘材料;
(B)通过半导体工艺,在所述甲种绝缘材料上制造第一沟槽,使所述下电极的顶部露出;
(C)在所述第一沟槽上沉积存储材料,使其与露出的下电极相接触;
(D)采用回刻工艺,去除所述第一沟槽外的存储材料以及所述第一沟槽底部的部分存储材料,使沉积于第一沟槽两侧的存储材料断开成为两个分离的部分;
(E)在所述第一沟槽内填充乙种绝缘材料,然后进行化学机械抛光平坦化;
(F)在(E)所得结构表面沉积上电极层,使所述存储材料与所述上电极层接触;
(G)制造与所述第一沟槽相交的第二沟槽,所述第二沟槽的深度深于或者等于所述第一沟槽的深度,使所述上电极层分割成多个分立的上电极,同时所述存储材料被分割成多个分立的存储单元;
(H)在所述第二沟槽内填充丙种绝缘材料,然后进行化学机械抛光平坦化。
15.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述基底上制造有外围电路和与外围电路相连的选通管,所述选通管与所述下电极相连。
16.根据权利要求15所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述选通管为PN二极管、肖特基二极管、场效应晶体管、双极型晶体管或多晶硅二极管。
17.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储单元平行于下电极方向的横截面为平行四边形,且所述平行四边形的其中一边长为另一边长的1.5倍以上。
18.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储单元与所述下电极的接触面积等于其与所述上电极的接触面积。
19.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储单元与所述下电极的接触面积大于其与所述上电极的接触面积。
20.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述存储材料为相变材料或电阻随机存储材料。
21.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述下电极为单层材料或多层材料构成。
22.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述上电极为单层材料或多层材料构成。
23.根据权利要求14所述制造纳米级侧壁限制的电阻转换存储器的方法,其特征在于:所述第一沟槽与所述第二沟槽的夹角在45度和90度之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010141273XA CN101826546B (zh) | 2010-04-06 | 2010-04-06 | 纳米级侧壁限制电阻转换存储器单元及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010141273XA CN101826546B (zh) | 2010-04-06 | 2010-04-06 | 纳米级侧壁限制电阻转换存储器单元及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101826546A true CN101826546A (zh) | 2010-09-08 |
CN101826546B CN101826546B (zh) | 2011-10-05 |
Family
ID=42690356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010141273XA Active CN101826546B (zh) | 2010-04-06 | 2010-04-06 | 纳米级侧壁限制电阻转换存储器单元及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101826546B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630723A (zh) * | 2013-06-03 | 2018-10-09 | 美光科技公司 | 热优化相变存储器单元及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298022A (ja) * | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
US20050009286A1 (en) * | 2003-03-17 | 2005-01-13 | Sharp Laboratories Of America, Inc. | Method of fabricating nano-scale resistance cross-point memory array |
US20070235710A1 (en) * | 2004-09-08 | 2007-10-11 | Renesas Technology Corp. | Nonvolatile Memory |
CN101101961A (zh) * | 2007-07-17 | 2008-01-09 | 中国科学院上海微系统与信息技术研究所 | 相变材料呈环形的相变存储器器件单元及制备方法 |
US20080083916A1 (en) * | 2006-10-04 | 2008-04-10 | Hynix Semiconductor Inc. | Nonvolatile Memory Device and Fabrication Method Thereof |
-
2010
- 2010-04-06 CN CN201010141273XA patent/CN101826546B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298022A (ja) * | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
US20050009286A1 (en) * | 2003-03-17 | 2005-01-13 | Sharp Laboratories Of America, Inc. | Method of fabricating nano-scale resistance cross-point memory array |
US20070235710A1 (en) * | 2004-09-08 | 2007-10-11 | Renesas Technology Corp. | Nonvolatile Memory |
US20080083916A1 (en) * | 2006-10-04 | 2008-04-10 | Hynix Semiconductor Inc. | Nonvolatile Memory Device and Fabrication Method Thereof |
CN101101961A (zh) * | 2007-07-17 | 2008-01-09 | 中国科学院上海微系统与信息技术研究所 | 相变材料呈环形的相变存储器器件单元及制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630723A (zh) * | 2013-06-03 | 2018-10-09 | 美光科技公司 | 热优化相变存储器单元及其制造方法 |
CN108630723B (zh) * | 2013-06-03 | 2024-05-07 | 美光科技公司 | 热优化相变存储器单元及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101826546B (zh) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI728616B (zh) | 三維相變記憶體元件 | |
TWI718824B (zh) | 用於形成三維記憶裝置的方法 | |
JP6059349B2 (ja) | 3次元メモリアレイアーキテクチャ | |
CN103022347B (zh) | 半导体器件及其制造方法 | |
KR101617381B1 (ko) | 가변 저항 메모리 장치 및 그 형성 방법 | |
US7682866B2 (en) | Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation | |
KR101911361B1 (ko) | 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법 | |
KR100650753B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
JP2017118133A (ja) | 3次元メモリアレイアーキテクチャ | |
TW201735270A (zh) | 半導體記憶體裝置及其製造方法 | |
JP2008078404A (ja) | 半導体メモリ及びその製造方法 | |
CN105428526B (zh) | 一种三维存储器及其制备方法 | |
KR20060128378A (ko) | 상변환 기억 소자의 제조방법 | |
CN111146339B (zh) | 一种相变存储器单元及其制备方法 | |
JP2013508986A (ja) | 4倍ハーフピッチレリーフパターニングのための双側壁パターニングを用いたメモリ線および構造を形成する装置および方法 | |
KR102649489B1 (ko) | 가변 저항 메모리 소자 | |
CN110858623B (zh) | 可变电阻存储器件及其制造方法 | |
KR20220009531A (ko) | 반도체 메모리 소자 | |
CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
US9114980B2 (en) | Field focusing features in a ReRAM cell | |
TW202139495A (zh) | 三維半導體記憶體元件 | |
CN113782670A (zh) | 三维半导体存储器件 | |
CN101826546B (zh) | 纳米级侧壁限制电阻转换存储器单元及制造方法 | |
US10825868B2 (en) | Three-dimensional semiconductor device and method of fabricating same | |
CN110729302A (zh) | 可变电阻非易失性存储器装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |