CN101819812A - 交错式存储器电路及交错存取存储器电路的方法 - Google Patents

交错式存储器电路及交错存取存储器电路的方法 Download PDF

Info

Publication number
CN101819812A
CN101819812A CN201010125288.7A CN201010125288A CN101819812A CN 101819812 A CN101819812 A CN 101819812A CN 201010125288 A CN201010125288 A CN 201010125288A CN 101819812 A CN101819812 A CN 101819812A
Authority
CN
China
Prior art keywords
signal
memory
circuit
row
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010125288.7A
Other languages
English (en)
Other versions
CN101819812B (zh
Inventor
许国原
黄明杰
金永英
苏布拉马尼·肯基瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101819812A publication Critical patent/CN101819812A/zh
Application granted granted Critical
Publication of CN101819812B publication Critical patent/CN101819812B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及交错式存储器电路及交错存取存储器电路的方法。一种交错式存储器电路包括第一存储器库，包括至少一第一存储器晶格；第一区域控制电路；第二存储器库，包括至少一第二存储器晶格，并与第二字元线及第二位元线；一第二区域控制电路；输入输出区块，与该第一存储器库及该第二存储器库耦接；以及全域控制电路，交错式存取包括使用一时钟脉冲信号，该时钟脉冲信号包括一第一周期与一第二周期，分别用以存取该第一存储器晶格与该第二存储器晶格，其中该第二周期用以使能该第一区域控制电路以触发一第一读行选取信号的一第一转变，其中该第一读行选取信号用以存取该第一存储器晶格。本发明对字元线信号脉宽有更理想的控制力。

Description

交错式存储器电路及交错存取存储器电路的方法
技术领域
本发明涉及半导体电路的领域，更涉及交错式存储器电路以及交错式存取方法。
背景技术
存储器电路具有多种应用。传统上，存储器电路包括动态随机随取存储器(DRAM)与静态随机随取存储器(SRAM)电路。DRAM电路可具有多个存储器晶格。对传统的DRAM而言，其阵列中具有电容性的储存存储器晶格，而各存储器晶格具有一存取晶体管。储存于存储器晶格的数据实际上为储存于一小电容器的电荷。当欲输出数据时，存取晶体管将被耦接至其栅极或控制端的一字元线(WL)所激活。该存取晶体管将其电容器耦接至一位元线(BL)上，而耦接至该位元线一感测放大器可感测该电容器的电压。
发明内容
本发明提供一种交错式存储器电路包括一第一存储器库，包括至少一第一存储器晶格，该第一存储器晶格用以储存代表一第一数据的电荷，并与一第一字元线及一第一位元线耦接；一第一区域控制电路，与该第一存储器库耦接；一第二存储器库，包括至少一第二存储器晶格，该第二存储器晶格用以储存代表一第二数据的电荷，并与一第二字元线及一第二位元线；一第二区域控制电路，与该第二存储器库耦接；一输入输出区块，与该第一存储器库及该第二存储器库耦接；以及一全域控制电路，与该第一及第二区域控制电路耦接，一交错式存取包括使用一时钟脉冲信号，该时钟脉冲信号包括一第一周期与一第二周期，分别用以存取该第一存储器晶格与该第二存储器晶格，其中该第二周期用以使能该第一区域控制电路以触发一第一读行选取信号RSSL的一第一转变，其中该第一读行选取信号RSSL用以存取该第一存储器晶格。
本发明提供一种存储器电路，其中该第一区域控制电路包括：一第一逻辑门，用以接收该时钟脉冲信号；一第一反相器，与该第一逻辑门耦接；一字元线控制器，与该第一反相器耦接；一字元线驱动器，与该字元线全域控制电路耦接；一第一延迟电路，与一该字元线控制器的输出端耦接；一感测放大器使能产生器，与该第一延迟电路耦接；一写行选取产生器与该第一延迟电路耦接；一第二逻辑门与该第一延迟电路耦接；一第二反相器与该第二逻辑门耦接；以及一读行选取产生器与该第二反相器耦接。
本发明另提供一种交错存取存储器电路的方法，包括：接收具有一第一周期与一第二周期的一时钟脉冲信号，其中该第一周期与该第二周期分别用以存取该存储器电路的一第一存储器库的一第一存储器晶格与一第二存储器库的一第二存储器晶格；以及以该第二周期触发一第一读行选取信号RSSL的一第一转变，其中该第一读行选取信号RSSL用以该第一存储器晶格。
本发明的字元线信号WLS的脉宽WW可大体不受工艺-电压-温度(PVT)变动所影响。本发明对字元线信号WLS的脉宽WW有更为理想的控制能力。
下文将搭配附图对本发明的各种实施例进行更详细地说明。
附图说明
图1为一存储器电路实施例示意图；
图2A为包括一存储器库、其对应的区域控制器、一全域控制电路，以及一输入输出区块的存储器电路示意图；
图2B为耦接一GIOEQB写入控制器的WSSL追踪电路示意图；
图2C为写行选取信号WSSL与GIOEQB写入控制器输出端上的信号时序图；
图3为交错式存取的时序图；
图4为范例的区域控制电路示意图；
图5为一示范操作的时序图；
图6为进行对数据进行闩锁操作的示意时序图；
图7为一示范存储器电路的示意图；
图8为一示范操作的示意图，该示范操作用以控制字元线信号WLS的脉宽，使其大体不受工艺-电压-温度(PVT)变动的影响；
图9为包含示范存储器电路的系统示意图。
并且，上述附图中的附图标记说明如下：
BL～位元线；
BLB～反位元线；
100～存储器电路；
110a-110h～存储器库；
120a-120h～区域控制电路；
130～全域控制电路；
140～输入输出区块；
120a～区域控制电路；
WSSL～写行选取信号；
RSSL～读行选取信号；
201～存储器晶格；
210～区域感测放大器；
211a、211b～写行选取晶体管；
213a、213b、215a、215ba～读行选取晶体管；
221～输入输出感测放大器；
225a、225b～预充电晶体管；
231～WSSL追踪电路；
233～RSSL追踪电路；
235～GIOEQB写入控制器；
237～GIOEQB读取控制器；
223～写驱动器；
221～输入输出感测放大器；
231～WSSL追踪电路；
233～RSSL追踪电路；
251～脉冲产生器；
253～脉冲产生器；
255、257～晶体管；
259～门闩电路；
261、263～反相器；
401～逻辑门；
403反相器；
405～字元线控制器；
409～延迟电路；
431～WSSL产生器；
WLS～字元线信号；
SAEN～感测放大器使能信号
SSL～行选取信号
405～字元线控制器；
409～延迟电路；
407～字元线驱动器；
411～感测放大器使能产生器；
413～WSSL产生器；
419～RSSL产生器；
425～字元线控制器；
429～延迟电路；
427～字元线驱动器；
431～感测放大器使能产生器；
433～WSSL产生器；
439～RSSL产生器；
715～字元线控制器；
717～延迟电路；
723～RSSL产生器；
731～RSSL追踪电路；
733～延迟电路；
735～DOEN产生器。
具体实施方式
下文为介绍本发明的最佳实施例。各实施例用以说明本发明的原理，但非用以限制本发明。本发明的范围当以随附的权利要求为准。
一传统的DRAM包括一全域控制电路，其耦接存储器的存储器库，并以一行提供读行选取信号RSSL，以另一行提供写行选取信号WSSL。在存取DRAM的存储器晶格时，全域控制电路可接收一时钟脉冲信号CLK，时钟脉冲信号CLK的各个周期分别触发其所对应的读行选取信号RSSL与写行选取信号WSSL以对存储器晶格进行存取。全域控制电路将读行选取信号RSSL与写行选取信号WSSL传送至该存储器库以对不同存储器库的存储器晶格进行存取。当读行选取信号RSSL与写行选取信号WSSL被送至各个存储器库时，用以存取两不同存储器库的读行选取信号RSSL可能会互相重叠，因而对存储器存取操作造成干扰。
传统的存储器包括已被预充电的一全域位元线GBL与一全域反位元线GBLB。可以发现的是，若存储器的速度增加，即该时钟脉冲信号的周期时间缩短，对该全域位元线GBL与该全域反位元线GBLB进行预充电的时间亦缩短，使得该预充电时期无法充份对该全域位元线GBL与该全域反位元线GBLB进行预充电以写入数据至存储器晶格。当写时钟脉冲信号的后接续读时钟脉冲信号时，情况将变得更糟糕。
传统的存储器可对数据进行至少三次闩锁(例如：Latency2)后始输出感测数据。字元线信号WLS控制对耦接至存储器晶格的该字元线WL的使能与禁能。字元线信号WLS的脉宽表示该字元线WL的开启时期。该字元线信号WLS两脉冲间的时间即位元线等位反信号(bit line equalization barsignal)BLEQ的宽度。一般来说，该字元线信号WLS的脉宽由一RC时间延迟所控制，而该RC时间延迟由多晶硅线或多晶硅层上的电阻值与电容值所决定。工艺-电压-温度(PVT)变动影响该多晶硅电阻值，造成字元线信号WLS脉宽的变动，其进而使位元线等位反信号BLEQ的宽度发生改变。
因此需要一种存储器电路及存取该存储器电路的方法。
下文将介绍本发明的各个不同的实施例以说明本发明的不同特征。文中特定实施例中的元件及编排方式只是为了简化本发明，并非用以限制本发明。举例而言，若一实施例中，一第一特征之上具有一第二特征，其可表示该第一特征与第二特征直接接触，亦可表示第一特征与第二特征之间具有其他的特征，使得第一特征与第二特征并非直接接触。本发明中在各实施例中将重复使用某些数字，但其仅为简化说明，并非表示各实施例间必然存在何种关系。
本发明的实施例是关于用以存取存储器的存储器电路、系统、与方法。该存储器电路可接收一时钟脉冲信号，该时钟脉冲信号具有一第一周期与一第二周期，分别用以存取存储器电路中一第一第一存储器库的存储器晶格以及一第二存储器库的第二存储器晶格，其中该第二周期可触发第一读行选取信号RSSL的一第一转变以存取该第一存储器晶格。值得注意的是，下文中“一信号的第一转变可直接或间接触发一第二信号的一转变”的用语可表示：第一信号的转变直触触发第二信号的转变，亦可表示第一信号的转变先触发第三信号的转变，而该第三信号的转变再触发第二信号的转变。
图1为一存储器电路实施例示意图。在图1中，存储器电路100包括多个存储器库110a-110h。各存储器库110a-110h分别耦接至对应的区域控制电路120a-120h。一全域控制电路130耦接至该区域控制电路120a-120h。一输入/输出(IO)区块140与该存储器库110a-110h及该全域控制电路130耦接。该输入输出区块140可通过全域位元线GBL与该存储器库110a-110h耦接。该输入输出区块140亦接收数据输入指令或输出该等存储器库110a-110h所储存的数据。
各存储器库110a-110h可包括一存储器阵列，而该存储器阵列又包括多个字元线与多个位元线。该存储器电路100可为动态随机随取存储器(DRAM)电路、嵌入式DRAM电路、静态随机随取存储器(SRAM)电路，嵌入式SRAM电路、非易失性存储器如：快闪存储器(FLASH)、可擦除可编程只读存储器(erasable programmable read only memory，EPROM)，可电性擦除可编程只读存储器(electrically erasable programmable read only memory，E2PROME)等等。
全域控制电路130可接收时钟脉冲信号(CLK)、指令信号(Command)，位址信号(ADD)、或其他用以存取存储器库110a-110h的存储器晶格的信号。举例而言，指令信号可以是芯片使能信号(chip enable signal，CEB)、写使能信号(write enable signal，WEB)、或其他存储器电路100的指令信号。在实施例中，全域控制电路130可处理时钟脉冲信号CLK及指令信号Command(例如芯片使能信号CEB)，并产生一时脉主动信号CLK_ACT给区域控制电路120a-120h。全域控制电路130可解码位址信号ADD、将从该位址信号ADD解码而来的存储器库位址信号BA传送至对应存储器库位址信号BA的存储器库。举例而言，若该存储器晶格的位址在该存储器库110a，则全域控制电路130将从位址信号解码的该存储器库位址信号BA(110a)传送至区域控制电路120a，而非将该存储器库位址信号BA传送至其他区域控制电路120b-120h。
图2A为包括一存储器库、其对应的区域控制器、一全域控制电路，以及一输入输出区块的存储器电路示意图。在图2A中，该存储器电路100包括存储器库110a、区域控制电路120a、全域控制电路130，以及输入输出区块140。该存储器库110a包括至少一存储器晶格，例如，存储器晶格201。存储器晶格201可与存储器库110a的一位元线(BL)与一字元线(WL)耦接。就使用DRAM晶格的实施例而言，该存储器晶格201包括一存储器晶体管(Tc)以及一电容器(Cc)。电容器Cc可储存表示一数据的电荷，而该数据可代表“0”或“1”。
存储器库110a包括一反位元线BLB，其大体平行该位元线BL。其他存储器晶格(图未示)可与该反位元线BLB及该字元线WL耦接。值得注意的是，虽然本文仅以存储器晶格201作说明，然而，字元线WL与位元线BL的交点上亦有其他多个未标示的存储器晶格。存储器电路100的某部分可在一字宽(word width)中可具有8、16、32、64、128或以上的行。在各实施例中，字元线大体与位元线正交。其他实施例中的字元线与位元线亦可采用其他方式编排。
存储器库110a包括至少一区域感测放大器210。该区域感测放大器210用以感测位元线BL与该反位元线BLB间的小差动电压，而该差动电压可对应至储存于存储器晶格201，用以表示“0”或“1”的数据。在实施例中，区域感测放大器210包括一写行选取线，写行选取信号WSSL可通过该写行选取线以开启或关闭写行选取晶体管211a与211b。写行选取线以及写行选取晶体管211a及211b分别通过全域位元线GBL及全域反位元线GBLB耦接该位元线BL及反位元线BLB。区域感测放大器210包括一读行选取线，读行选取信号RSSL可通过该读行选取线而开启或关闭读行选取晶体管213a及215a。该读行选取线以及读行选取晶体管213a、213b、215a、及215b可分别将读取数据从位元线BL/BLB传送至全域位元线GBL/GBLB。值得注意的是，写行选取晶体管211a、211b与读行选取晶体管213a、213b、215a、215ba的种类及数量仅为例示。本领域普通技术人员可自行调整上述晶体管的种类与数量以建立理想的区域感测放大器。
参照图2A，该输入输出区块140包括一输入输出感测放大器221，其耦接该全域位元线GBL及全域反位元线GBLB。该输入输出感测放大器221用以感测全域位元线GBL与全域反位元线GBLB间的差动电压，而该差动电压可对应至储存于存储器晶格201表示“0”或“1”的数据。该输入输出感测放大器221可将差动电压转换成表示“0”或“1”的输出信号。该输入输出区块140包括耦接该全域位元线GBL与全域反位元线GBLB的一写驱动器223。该写驱动器223用以接收一写指令、提供能量以将数据“0”或“1”写入该存储器晶格201。在实施例中，该输入输出区块140包括预充电晶体管225a与225b。该预充电晶体管225a与225b接收一全域输入输出等位反信号(GIOEQB)以将全域位元线GBL与全域反位元线GBLB进行预充电，使其能够进一步写入或读取数据。
再次参照图2A，该全域控制电路130包括耦接该区域控制电路120a的一WSSL追踪电路231与一RSSL追踪电路233。在实施例中，WSSL追踪电路231或RSSL追踪电路233皆包括门延迟电路。该WSSL追踪电路231用以追踪写行选取信号WSSL使能与禁能的次数。该RSSL追踪电路233用以追踪写行选取信号RSSL使能与禁能的次数。WSSL追踪电路231可耦接一全域位元线等位反(GIOEQB)写入控制器235。该GIOEQB写入控制器235可自该WSSL追踪电路231接收信号，并通过一逻辑门239与一反相器241输出全域输入输出等位反信号GIOEQB以控制该预充电晶体管225a与225b，其对该全域位元线GBL与全域反位元线GBLB进行预充电，以供后续写入存取之用。该RSSL追踪电路233可耦接一GIOEQB读取控制器237。该GIOEQB读取控制器237自该RSSL追踪电路233接收信号，并通过逻辑门239与该反相器241输出全域输入输出等位反信号GIOEQB以控制该预充电晶体管225a与225b，其对该全域位元线GBL及全域反位元线GBLB进行预充电以供后续写入存取之用。
图2B为耦接一GIOEQB写入控制器的WSSL追踪电路示意图。在图2B，该GIOEQB写入控制器235包括脉冲产生器251及253、晶体管255及257、一门闩电路259、反相器261及263。该脉冲产生器251及253耦接WSSL追踪电路231。该脉冲产生器251及253分别耦接晶体管255及257的栅极。该晶体管255及257的漏极耦接门闩电路259，而该门闩电路259耦接该反相器261及263。
承上，WSSL追踪电路231可包括一门延迟电路。在实施例中，该WSSL追踪电路231为一串联的电路(如下文图4所示)，包括一逻辑门401、一反相器403、一字元线控制器405、一延迟电路409、一WSSL产生器413，以其及他逻辑门。脉冲产生器251耦接该WSSL追踪电路231中的一输出端。该WSSL追踪电路231与该区域控制电路120a可接收一时脉主动信号CLK_ACT。
在检测到时脉主动信号CLK_ACT的一转变271(如图2C所示)后，WSSL追踪电路231可使能脉冲产生器251以产生一脉冲，开启晶体管255，并在WSSL写入235的输出端235a上提供信号转变273。脉冲产生器253耦接该WSSL追踪电路231最后逻辑门的输出端。在检测得该时脉主动信号CLK_ACT的一转变273(如图2C所示)后，该WSSL追踪电路231使能该脉冲产生器253产生一脉冲以开启该晶体管257，进而在WSSL写入电路235的输出端235a上提供信号转变275。输出端235a的输出信号可输出一全域输入输出等位反信号GIOEQB。其中，该GIOEQB读取控制器237(如图2A所示)与该GIOEQB写入控制器235相似。
在实施例中，该RSSL追踪电路233为一串联的电路(如图4所示)，包括逻辑门401、反相器403、字元线控制器405、延迟电路409、逻辑门415、反相器417，RSSL产生器419、以及其他逻辑门。该GIOEQB读取控制器237(如图2A所示)相似于该GIOEQB写入控制器235。值得注意的是，上述脉冲产生器、晶体管、门闩电路、以及该GIOEQB写入控制器235的反相器的种类与数量仅为例示。本领域普通技术人员可自行调整上述元件以建立理想的GIOEQB写入控制器。
下文将描述范例存储器电路进行交错式存取时的动作，此存储器电路将可避免受到不同存储器库的两存储器晶格在进行存取时所产生的干扰。图3为交错式存取的时序图。在图3中，时钟脉冲信号CLK包括多个周期，用以交互存取存取两存储器库(例如图1的存储器库110a与110b)中的存储器晶格。如上所述，全域控制电路130(如图1所示)可将该时脉主动信号CLK_ACT与指派的存储器库位址信号BA传送至对应的区域控制电路120a与120b。在处理该等信号后，各区域控制电路120a、120b可输出字元线信号WLS、感测放大器使能信号SAEN、以及行选取信号SSL(例如读行选取信号RSSL或写行选取信号WSSL)。
在存取存储器库110a的存储器晶格201的实施例中，用以存取该存储器库110a的第一周期的转变310可直接或间接触发存储器库110a(如图2A所示)的字元线信号WLS的转变311，使其从第一状态转变至第二状态(例如从低态转变至高态或使能态)。该转变311可直接或间接触发存储器库110a的感测放大器使能信号SAEN上的一转变313，使其从第一状态转变至第二状态(例如从低态转变至高态或使能态)。该转变313可发生于存储器库110a的读行选取信号RSSL上。值得注意的是，转变313不能单独触发读行选取信号RSSL的转变321。该转变321可由用以存取存储器库110b的第二周期的转变320直接或间接触发而得，其中，该转变320可从第一状态转变至第二状态(从低态转变至高态或使能态)。在实施例中，通过处理转变313与320可直接或间接触发该转变321。在其他实施例中，通过处理该转变320与其他转变(例如处理转变311、313或存取存储器库110a的其他信号的转变)可直接或间接触发转变321。
在时期WR1之后，该读行选取信号RSSL可由高态转变至低态(例如转变325或禁能态)。该转变325可直接或间接触发存储器库110a的字元线信号WLS上的转变327(例如，禁能态)。字元线信号WLS的转变327可直接或间接触发存储器库110a的感测放大器使能信号SAEN的转变329(例如，禁能态)。
再次参照图3，第二周期的转变320可直接或间接触发一字元线信号WLS(用以存取存储器库110b的一存储器晶格，图未示)的一转变351，而使其从第一状态转换至第二状态(例如，从低态转换至高态或使能态)。该转变351直接或间接触发存储器库110b的感测放大器使能信号SAEN的一转变353，使其从第一状态转换至第二状态(例如，从低态转换至高态或使能态)。转变353可被耦合至存储器库110b的读行选取信号RSSL。用以存取该存储器库110a的其他存储器晶格(图未示)的第三周期，其转变330与转变353可直接或间接触发存储器库110b的读行选取信号RSSL的转变361。
在时期WR2之后，该读行选取信号RSSL可由高态转变至低态(例如转变365或禁能态)。该转变365可直接或间接触发存储器库110b的字元线信号WLS的转变367(例如禁能态)。字元线信号WLS的转变367可直接或间接触发存储器库110b的感测放大器使能信号SAEN的转变369(例如禁能态)。
可以发现的是，存储器库110a的行选取信号RSSL中的时期WR1与存储器库110b的读行选取信号RSSL上时期WR2可大体保持互不重叠。通过分隔该等读行选取信号RSSL可防止到达该输入输出感测放大器221(如图2A所示)的输出信号彼此干扰。值得注意的是，该第二周期可直接或间接触发存储器库110a的存储器晶格201(如图2A所示)的读行选取信号RSSL上的转变321，以及用以存取存储器库110b的存储器晶格(图未示)的字元线信号WLS上的转变351。由于存储器晶格的阵列操作时间可能彼此重叠，故时钟脉冲信号会被调整至高频率(例如，500MHz或以上)以操作存储器电路100。值得注意的是，前文的信号由高态转变至低态以进行禁能，并由低态转变至高态以进行使能，然而，其仅为方便说明的例子，本发明的范围不必以此为限。
图4为范例的区域控制电路示意图。在图4中，区域控制电路120a可包括一第一逻辑门401(例如一与非门)，以及耦接第一逻辑门401耦接的第一反相器403。该反相器403可耦接至一字元线控制器405。字元线控制器405可与一字元线驱动器407及一延迟电路409耦接。该延迟电路409可耦接一感测放大器使能(SAEN)产生器411与一WSSL产生器413。该延迟电路409可耦接一第二逻辑门415(例如一与非门)，而该第二逻辑门415又可耦接一第二反相器417。该反相器417可耦接至一RSSL产生器419。
区域控制电路120b包括一逻辑门421(与非门)，与耦接该逻辑门421的反相器423。该反相器423可耦接一字元线控制器425。该字元线控制器425可耦接一字元线驱动器427与一延迟电路429。该延迟电路429可耦接一感测放大器使能(SAEN)产生器431与一WSSL产生器433。该延迟电路429可耦接一逻辑门435，再耦接一反相器437。该反相器437可耦接一RSSL产生器439。
参照图3、图4，该逻辑门401可接收时脉主动信号CLK_ACT及存储器库110a的存储器库位址BA(110a)，并对其执行一逻辑操作以将一信号输出至该反相器403。该反相器403可将信号反相，并输出将其他信号输出至字元线控制器405。从反相器403上接收信号后，该字元线控制器405可输出一信号以控制该字元线驱动器407而将字元线信号WLS从第一状态转变至第二状态(例如该转变311)，进而对该字元线WL施加一电压而开启存储器晶格201(如图2A所示)的存储器晶体管Tc。该字元线控制器405的输出信号可耦接至该延迟电路409以延迟该字元线信号WLS的转变311。该延迟的信号施加于该SAEN产生器411上，并转变该感测放大器使能信号SAEN(例如图3的转变313)以使能该感测放大器210(如图2A所示)。将一数据写入该存储器晶格201的实施例中，该延迟电路409发出的延迟信号可被施加于该WSSL产生器413上以转变写行选取信号WSSL，而使其从第一状态转变至第二状态(例如，从低态转变至高态或使能态)。已使能的写行选取信号WSSL可开启该写行选取晶体管211a与211b(如图2A所示)而将该位元线BL与该反位元线BLB分别耦接至该全域位元线GBL与该全域反位元线GBLB上，由此方式，写驱动器223发出的电压可将一数据写入该存储器晶格201。在从存储器晶格上读取储存数据的实施例中，延迟电路409发出的延迟信号亦可施加于逻辑门415之上。该逻辑门415用以接收时脉主动信号CLK_ACT。该逻辑门415可对该延迟信号以及该时脉主动信号CLK_ACT执行一逻辑操作。该逻辑门415可将一信号通过该反相器417输出至该读行选取信号RSSL产生器419。由于上述时间延迟之故，该读行选取信号RSSL产生器419在用以存取该存储器库110b的时钟脉冲信号CLK的第二周期上的转变320直接或间接触发时脉主动信号CLK_ACT的第二脉冲(图未示)之前，可不受该读行选取信号RSSL的转变(例如转变321)所影响。如上所述，用以存取该存储器库110b的时钟脉冲信号CLK的第二周期可用以使能该区域控制电路120a，并使其直接或间接触发读行选取信号RSSL的转变321以读取储存于存储器库110a的存储器晶格201中的数据。存储器库110a的读行选取信号RSSL的转变321可开启该读行选取晶体管215a与215b(如图2A所示)，使得该输入输出感测放大器221可感测该全域位元线GBL与该全域反位元线GBLB上的压差，进而读取储存于存储器晶格201中的数据。值得注意的是，上述逻辑门、反相器、字元线控制器、字元线驱动器、延迟电路、以及各种产生器的数量、型态与配置仅为例示，本领域普通技术人员可对上述元件进行调整以建立理想的区域控制电路。
图5为一示范操作的时序图。该示范操作中具有一预充电期间，用以对一全域位元线及/或一全域反位元线进行预充电，使其大体与时钟脉冲信号的周期时间的变动无关。在实施例中，交错式存取法使用一时钟脉冲信号CLK，该时钟脉冲信号CLK包括一第一周期，用以读取存储器库110a(如图2A所示)的存储器晶格201中的数据，该时钟脉冲信号CLK亦包括一第二周期，用以将一数据写入存储器库110b的存储器晶格(图未示)中。如上所述，该时钟脉冲信号CLK的第一周期的转变510可直接或间接触发字元线信号WLS的转变，而该字元线信号WLS的转变又可直接或间接触发感测放大器使能信号SEAN的转变以及存储器库110a的存储器晶格201的写行选取信号WSSL的转变。时钟脉冲信号CLK的第二周期的转变520可直接或间接触发存储器库110a的存储器晶格201的读行选取信号RSSL的转变521。时钟脉冲信号CLK的第二周期的转变520亦可直接或间接触发字元线信号WLS的转变，而该字元线信号WLS的转变又可直接或间接触发该感测放大器使能信号SEAN的转变又及该存储器库110b的该存储器晶格(图未示)的写行选取信号WSSL的转变527。
参照图4及图5，RSSL追踪电路233与WSSL追踪电路231可与时脉主动信号CLK_ACT及该区域控制电路120a与120b耦接。该RSSL追踪电路233与该WSSL追踪电路231可追踪用以存取存储器库110a的读行选取信号RSSL的转变521、525，以及追踪用以存取该存储器库110b的写行选取信号的转变527。
如上所述，WSSL追踪电路231及/或RSSL追踪电路233可输出全域输入输出等位反信号GIOEQB以开启或关闭该预充电晶体管225a与225b，进而使能或禁能对该全域位元线GBL与全域反位元线GBLB所进行的预充电作业。在各实施例中，该预充电晶体管225a与225b可为PMOS晶体管。在从存储器库110a的存储器晶格201中读取数据时，可在位元线BL与反位元线BLB分别耦接至全域位元线GBL与全域反位元线GBLB前，先行禁能对该全域位元线GBL与全域反位元线GBLB所进行的预充电作业。位元线BL与反位元线BLB是否分别与该全域位元线GBL及全域反位元线GBLB耦合，可视读行选取信号RSSL的转变521或写行选取信号WSSL的转变527而预先决定。在实施例中，可通过RSSL追踪电路233(如图2A所示)追踪用以读取存储器库110a的存储器晶格201的读行选取信号RSSL上的转变521而决定全域输入输出等位反信号GIOEQB上的转变531。通过该WSSL追踪电路231追踪用以读取存储器库110b的存储器晶格(图未示)的写行选取信号WSSL上的转变527，可决定全域输入输出等位反信号GIOEQB的转变537。
参照图2A，在输入输出感测放大器221对全域位元线GBL与该全域反位元线GBLB的压差进行感测之后，将直接或间接触发一存储器库110a的存储器晶格201的读行选取信号RSSL的转变525(例如禁能态)。在追踪到该转变525之后，该RSSL追踪电路233可直接或间接触发全域输入输出等位反信号GIOEQB的转变535，使得其该从第一状态转变至第二状态(例如从一高态转变至一低态或一使能态)以开启预充电晶体管211a与211b，进而对该全域位元线GBL与该全域反位元线GBLB进行预充电。在一预充电期间Tp之后，该全域输入输出等位反信号GIOEQB可从第一状态转变至第二状态(例如，转变537或禁能态)以关闭预充电晶体管211a与211b。
在使用高频进行操作的实施例中，可以发现的是，若时钟脉冲信号CLK的周期时间缩减(例如，转变520移往转变510)，则读行选取信号RSSL的转变521与525、以及写行选取信号WSSL的转变527皆可对应该转变520的位移而位移。如上所述，RSSL追踪电路233与WSSL追踪电路231(如图2A所示)可追踪读行选取信号RSSL的转变521与525以及写行选取信号WSSL的转变527。该全域控制电路130可输出全域输入输出等位反信号GIOEQB，而该全域输入输出等位反信号具有分别对应至该转变521、525、以及527的转变531、535、以及537。因此，该转变531、535以及537可分别对应转变521、525、以及523而位移。从前文可知，全域输入输出等位反信号GIOEQB的预充电期间Tp的改变大体与时钟脉冲信号CLK的周期时间的改变无关。
图6为进行对数据进行闩锁操作的示意时序图。在图6中，转变610、620、与630相似于图3所示的转变310、320、与330。如上所述，用以存取存储器库110b的存储器晶格的第二周期的转变620可直接或间接触发用以存取该存储器库110a的存储器晶格201的读行选取信号RSSL的转变621。转变621可直接或间接触发对一信号进行第一次闩锁，而该信号代表全域位元线GBL与GBLB间的压差，而该压差又代表存储器库110a的存储器晶格201所储存的一数据。感测的信号将应因时期TL1被第一次闩锁。在该时期TL1，时钟脉冲信号CLK中用以存取存储器库110a的其他存储器晶格(图未示)的第三周期的转变630可直接或间接触发对被第一次闩锁的信号进行第二次闩锁。已被第一次闩锁的信号将因时期TL2而被第二次闩锁。该时期TL2中将触发一数据输出使能信号DOEN，而使其从第一状态转变至第二状态，(例如从低态转变至高态或使能态)以输出被第二次闩锁的信号(表示存储器晶格201所储存的数据)。
图7为一示范存储器电路的示意图。在图7中，该存储器电路700可包括一区域控制电路720a、一全域控制电路730、以及一输入输出区块740，上述元件互相耦接。该区域控制电路720a可包括一逻辑门711、反相器713、字元线控制器715、延迟电路717、逻辑门719、反相器721、以及RSSL产生器723，上述元件皆相似于图4所示的逻辑门401、反相器403、字元线控制器405、延迟电路409、逻辑门415、反相器417、以及RSSL产生器419。
在实施例中，该全域控制电路730可包括一RSSL追踪电路731，以及耦接一RSSL追踪电路731的延迟电路733。全域控制电路730可包括一数据输出使能(DOEN)产生器735，其可耦接时脉主动信号CLK_ACT与该输入输出区块740。RSSL追踪电路731相似于图2A所示的RSSL追踪电路233。该延迟电路733可将用以读取存储器库110a的存储器晶格201中储存的数据的读行选取信号RSSL的转变621予以延迟，并输出一输入输出感测放大器使能信号IOSAEN以使能或禁能一输入输出感测放大器(IOSA)741。该数据输出使能产生器735可输出一数据输出使能信号DOEN以使能或禁能该输入输出区块740的输出。
该输入输出区块740可包括该输入输出感测放大器741，以及与该输入输出感测放大器741耦接的一第一门闩电路743。该第一门闩电路743可耦接一反相器745。该反相器745可耦接一传输栅747，传输栅747包括两栅极，其耦接反相器751，再耦接至全域控制电路730。该传输栅747可耦接一第二门闩电路749。该第二门闩电路749可耦接一反相器755。该反相器755可耦接一反相器753与该数据输出使能产生器735。
参照图6与图7，由于延迟电路733所造成的延迟，用以存取该存储器库110b的转变620可直接或间接触发该输入输出感测放大器741，以对该全域位元线GBL与该全域反位元线GBLB的压差进行感测。该输入输出感测放大器741可输出感测的信号DO，其对应存储器库110a的存储器晶格201所储存的数据，该感测的信号又可被该第一门闩电路743闩锁。被第一次闩锁的信号可被耦接至该反相器745及该传输栅747。用以存取该存储器库110a的第三周期上的转变630可触发时脉主动信号CLK_ACT以开启该传输栅747，使得该第二门闩电路749对被第一次闩锁的信号进行第二次闩锁。被第二次闩锁的信号以及数据输出使能信号DOEN可控制该反相器755输出存储器库110a的存储器晶格201所储存的数据。与该传统存储器电路不同的是，传统存储器电路具有必须进行三次闩锁后始得以输出数据，而本发明的存储器电路700可使用较少的闩锁次数(例如二次)而输出存储器晶格的数据。值得注意的是，上述反相器、门闩电路、传输栅、或其他电路的数量与型态仅为例示，本领域普通技术人员可适当修改上述元件以建立一理想的存储器电路。
图8为一示范操作的示意图，该示范操作用以控制字元线信号WLS的脉宽，使其大体不受工艺-电压-温度(PVT)变动的影响。在图8中，转变810与820相似于图3的转变310与320。如上所述，时钟脉冲信号CLK的第一周期上的转变810可直接或间接触发用以存取该存储器库110a的存储器晶格201的字元线信号WLS的转变811。时钟脉冲信号CLK的第二周期上的转变820可直接或间接触发用以存取该存储器库110a的存储器晶格201的读行选取信号RSSL的转变821。若感测到全域位元线GBL与该全域反位元线GBLB间的压差(例如：100mV左右)，将直接或间接触发读行选取信号RSSL上的转变825。由转变821与825的间距可判断读行选取信号RSSL的脉宽WR。
参照图8，读行选取信号RSSL的转变825可直接或间接触发该字元线信号WLS上的转变815，使其从第一状态转变至第二状态(例如，从高态转变至低态或使能态)以存取该存储器库110a的存储器晶格201。由该转变811与815的间距可判断字元线信号WLS的脉宽WW。与由RC时间延迟所产生的传统字元线信号脉宽不同，本发明的字元线信号WLS的脉宽WW可大体不受工艺-电压-温度(PVT)变动所影响。本发明对字元线信号WLS的脉宽WW有更为理想的控制能力。
图9为包含示范存储器电路的系统示意图。在图9中，一系统900可包括一处理器910，以及与该处理器910耦接的该存储器电路905。该存储器电路905可与图1、图2A-图2C、或图7中所示的该存储器电路100或700相似。
处理器910能够存取存储器电路905的存储器晶格所储存的数据。在实施例中，该处理器910可为一处理单元、中央处理单元、数字信号处理器、或其他适合用来存取存储器电路数据的处理器。
在实施例中，处理器910与存储器电路905可建构于一系统之中，并且与一印刷线路板或印刷电路板(PCB)实体及电性耦接成一电子装置。该电子装置可为电脑、无线通信装置、电脑相关周边装置、娱乐装置等系统的一部分。
在实施例中，系统900包括该存储器电路100，可提供集成电路(Integratedcircuit，IC)上的整个系统，即所谓的系统单芯片(system on chip，SOC)装置或系统单集成电路(system on integrated circuit，SOIC)装置。举例而言，SOC装置可于单一集成电路中提供执行诸如手机、个人数据助理(personal dataassistant，PDA)、数字VCR、数字摄录机、数字相机、MP3播放器等功能所需要的所有电路。
本发明虽以较佳实施例公开如上，然而其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (16)

1.一种交错式存储器电路包括：
一第一存储器库，包括至少一第一存储器晶格，该第一存储器晶格用以储存代表一第一数据的电荷，并与一第一字元线及一第一位元线耦接；
一第一区域控制电路，与该第一存储器库耦接；
一第二存储器库，包括至少一第二存储器晶格，该第二存储器晶格用以储存代表一第二数据的电荷，并与一第二字元线及一第二位元线；
一第二区域控制电路，与该第二存储器库耦接；
一输入输出区块，与该第一存储器库及该第二存储器库耦接；以及
一全域控制电路，与该第一及第二区域控制电路耦接，一交错式存取包括使用一时钟脉冲信号，该时钟脉冲信号包括一第一周期与一第二周期，分别用以存取该第一存储器晶格与该第二存储器晶格，其中该第二周期用以使能该第一区域控制电路以触发一第一读行选取信号RSSL的一第一转变，其中该第一读行选取信号RSSL用以存取该第一存储器晶格。
2.如权利要求1所述的存储器电路，其中该第二周期还用以使能该第二区域控制电路以触发用以控制该第二字元线的一字元线信号的一转变，使得该第一读行选取信号RSSL的该第一转变与一第二读行选取信号RSSL的一第一转变大体不重叠，其中该第一读行选取信号RSSL用以使该第一区域控制电路存取该第一存储器晶格，而该第二读行选取信号RSSL用以使该第二区域控制电路存取该第二存储器晶格。
3.如权利要求1所述的存储器电路，其中该第二周期还用以使能该第二区域控制电路以触发一写行选取信号WSSL的一转变，使得一预充电期间的改变大体与该第一与第二周期的周期时间的改变无关，其中写行选取信号WSSL用以存取该第二存储器晶格，而该预充电期间用以对与该第一与第二位元线耦接的一全域位元线进行预充电。
4.如权利要求3所述的存储器电路，其中该第一读行选取信号RSSL用以存取该第一存储器晶格，而该第一读行选取信号RSSL的该第一转变用以对一信号进行第一次闩锁，其中该信号表示该全域位元线间的一压差，而该压差表示该第一存储器晶格的该第一数据。
5.如权利要求4所述的存储器电路，其中该时钟脉冲信号的一第三周期用以存取该第一存储器库的一第三存储器晶格，并对已被第一次闩锁的信号进行第二次闩锁，而已被第二次闩锁的信号可被输出。
6.如权利要求1所述的存储器电路，其中该第一周期用以使能该第一区域控制电路以触发一字元线信号的一第一转变，其中该字元线信号用以控制该第一字元线，而该第一读行选取信号RSSL的一第二转变用以触发该字元线信号的一第二转变，其中该第一读行选取信号RSSL用以存取该第一存储器晶格，该字元线信号的该第一转变与该第二转变用以决定该字元线信号的脉宽。
7.如权利要求1所述的存储器电路，其中该第一区域控制电路包括：
一第一逻辑门，用以接收该时钟脉冲信号；
一第一反相器，与该第一逻辑门耦接；
一字元线控制器，与该第一反相器耦接；
一字元线驱动器，与该字元线全域控制电路耦接；
一第一延迟电路，与一该字元线控制器的输出端耦接；
一感测放大器使能产生器，与该第一延迟电路耦接；
一写行选取产生器与该第一延迟电路耦接；
一第二逻辑门与该第一延迟电路耦接；
一第二反相器与该第二逻辑门耦接；以及
一读行选取产生器与该第二反相器耦接。
8.如权利要求7所述的存储器电路，其中该全域控制电路包括：
一写行选取信号WSSL追踪电路，与该第一区域控制电路耦接；
一反全域输入输出等位GIOEQB写入控制器，与该WSSL追踪电路耦接；
一读行选取信号RSSL追踪电路，与该第一区域控制电路耦接；
一反全域输入输出等位GIOEQB读取控制器，与该RSSL追踪电路耦接；
一第三逻辑门，与该GIOEQB写入控制器及该GIOEQB读取控制器耦接；以及
一第三反相器，与该第三逻辑门耦接。
9.如权利要求8所述的存储器电路，其中该全域控制电路还包括：
一输入输出感测放大器，与该全域控制电路耦接；
一第一门闩电路，与该输入输出感测放大器耦接；
第四反相器，与第一门闩电路耦接；
一传输栅，与该第四反相器耦接；
一第二门闩电路，与该传输栅耦接；以及
一第五反相器，与该第二门闩电路及该数据输出使能电路耦接。
10.如权利要求9所述的存储器电路，其中该输入输出区块包括：
一第二延迟电路，与该RSSL追踪电路耦接；以及
一数据输出使能产生器，用以接收该时钟脉冲信号，该数据输出使能产生器与该输入输出区块耦接。
11.一种交错存取存储器电路的方法，包括：
接收具有一第一周期与一第二周期的一时钟脉冲信号，其中该第一周期与该第二周期分别用以存取该存储器电路的一第一存储器库的一第一存储器晶格与一第二存储器库的一第二存储器晶格；以及
以该第二周期触发一第一读行选取信号RSSL的一第一转变，其中该第一读行选取信号RSSL用以该第一存储器晶格。
12.如权利要求11所述的交错存取存储器电路的方法，还包括：
触发一字元线信号的一转变，其中该字元线信号以该第二周期控制该第二存储器晶格，使得该第一读行选取信号的该第一转变RSSL与一第二读行选取信号RSSL的一第一转变大体不重叠，其中该第一读行选取信号用以存取该第一存储器晶格，该第二读行选取信号RSSL用以存取该第二存储器晶格。
13.如权利要求11所述的交错存取存储器电路的方法，还包括：
触发一写行选取信号WSSL的一转变使得一预充电期间的改变大体与该第一与第二周期的周期时间的改变无关，其中该写行选取信号以该第二周期存取该第二存储器晶格，而该预充电期间用以对与该第一与第二位元线耦接的一全域位元线进行预充电。
14.如权利要求13所述的交错存取存储器电路的方法，还包括：
对一信号进行第一次闩锁，其中该信号表示该全域位元线间的一压差，而该压差表示该第一存储器晶格的该第一数据，其中该第一读行选取信号RSSL用以存取该第一存储器晶格，其中该第一次闩锁被该第一读行选取信号RSSL的该第一转变所触发。
15.如权利要求14所述的交错存取存储器电路的方法，还包括：
第二次闩锁已被第一次闩锁的信号，其中该第二次闩锁被该时钟脉冲信号的一第三周期所触发，其中该时钟脉冲信号的该第三周期用以存取该第一存储器库的一第三存储器晶格，而已被第二次闩锁的信号可被输出。
16.如权利要求11所述的交错存取存储器电路的方法，还包括：
触发一字元线信号的一第一转变，其中该字元线信号以第二周期控制该第一字元线；以及
触发该字元线信号的一第二转变，其中该字元线信号以该第一读行选取信号RSSL的一第二转变控制该第一字元线以存取该第一存储器晶格，其中该字元线信号的该第一转变与该第二转变用以决定该字元线信号的脉宽。
CN201010125288.7A 2009-02-24 2010-02-24 交错式存储器电路及交错存取存储器电路的方法 Expired - Fee Related CN101819812B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15496309P 2009-02-24 2009-02-24
US61/154,963 2009-02-24
US12/698,423 2010-02-02
US12/698,423 US8164974B2 (en) 2009-02-24 2010-02-02 Memory circuits, systems, and method of interleaving accesses thereof

Publications (2)

Publication Number Publication Date
CN101819812A true CN101819812A (zh) 2010-09-01
CN101819812B CN101819812B (zh) 2013-05-29

Family

ID=42630848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010125288.7A Expired - Fee Related CN101819812B (zh) 2009-02-24 2010-02-24 交错式存储器电路及交错存取存储器电路的方法

Country Status (5)

Country Link
US (2) US8164974B2 (zh)
JP (1) JP5473671B2 (zh)
KR (1) KR101172460B1 (zh)
CN (1) CN101819812B (zh)
TW (1) TWI436374B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531209A (zh) * 2015-09-11 2017-03-22 旺宏电子股份有限公司 相变存储器及其数据读取及写入方法
CN107437425A (zh) * 2016-05-25 2017-12-05 格罗方德半导体公司 用于自我参考的匹配线感测的匹配线预充电架构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009046515A1 (en) * 2007-10-11 2009-04-16 Mosaid Technologies Incorporated Interlock of read column select and read databus precharge control signals
US8423861B2 (en) * 2009-11-19 2013-04-16 Lsi Corporation Subwords coding using different interleaving schemes
US8325543B2 (en) * 2010-02-26 2012-12-04 International Business Machines Corporation Global bit select circuit interface with false write through blocking
US8325549B2 (en) * 2010-02-26 2012-12-04 International Business Machines Corporation Global bit select circuit interface with simplified write bit line precharging
US8621289B2 (en) * 2010-07-14 2013-12-31 Lsi Corporation Local and global interleaving/de-interleaving on values in an information word
US8402324B2 (en) 2010-09-27 2013-03-19 Lsi Corporation Communications system employing local and global interleaving/de-interleaving
US8976876B2 (en) 2010-10-25 2015-03-10 Lsi Corporation Communications system supporting multiple sector sizes
US8782320B2 (en) 2010-11-09 2014-07-15 Lsi Corporation Multi-stage interconnection networks having fixed mappings
US8699277B2 (en) * 2011-11-16 2014-04-15 Qualcomm Incorporated Memory configured to provide simultaneous read/write access to multiple banks
US8675434B1 (en) * 2012-02-23 2014-03-18 Cypress Semiconductor Corporation High speed time interleaved sense amplifier circuits, methods and memory devices incorporating the same
US8638595B2 (en) 2012-04-16 2014-01-28 International Business Machines Corporation Global bit select circuit with write around capability
US9256531B2 (en) 2012-06-19 2016-02-09 Samsung Electronics Co., Ltd. Memory system and SoC including linear addresss remapping logic
GB2530017B (en) 2014-08-26 2020-05-13 Advanced Risc Mach Ltd Double pumped memory techniques
CN106297874B (zh) * 2015-06-05 2019-06-21 台湾积体电路制造股份有限公司 时钟信号生成电路和方法、以及存储器
US9779800B2 (en) 2015-09-16 2017-10-03 Micron Technology, Inc. Timing control circuit shared by a plurality of banks
US10037290B1 (en) * 2016-06-02 2018-07-31 Marvell International Ltd. Dual-port memories and input/output circuits for preventing failures corresponding to concurrent accesses of dual-port memory cells
US10147493B2 (en) * 2016-12-20 2018-12-04 Samsung Electronics Co., Ltd. System on-chip (SoC) device with dedicated clock generator for memory banks
US10446201B2 (en) * 2017-06-26 2019-10-15 Samsung Electronics Co., Ltd. Distributed global-bitline keeper/precharge/header circuit for low voltage operation
US10217494B2 (en) * 2017-06-28 2019-02-26 Apple Inc. Global bit line pre-charging and data latching in multi-banked memories using a delayed reset latch
KR20200132035A (ko) 2019-05-15 2020-11-25 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US20230023505A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier with read circuit for compute-in-memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180807B2 (en) * 2004-04-20 2007-02-20 Hynix Semiconductor Inc. Semiconductor memory device having a delay circuit
US7289385B2 (en) * 2004-11-12 2007-10-30 Samsung Electronics Co., Ltd. Bank selection signal control circuit for use in semiconductor memory device, and bank selection control method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970434B2 (ja) * 1994-10-31 1999-11-02 日本電気株式会社 同期型半導体記憶装置およびセンス制御方法
TW307869B (en) * 1995-12-20 1997-06-11 Toshiba Co Ltd Semiconductor memory
JP3275788B2 (ja) * 1997-07-25 2002-04-22 日本電気株式会社 半導体記憶装置
JP4748828B2 (ja) * 1999-06-22 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2001101863A (ja) * 1999-09-27 2001-04-13 Fujitsu Ltd 半導体集積回路およびその制御方法
KR100472726B1 (ko) * 2002-10-29 2005-03-10 주식회사 하이닉스반도체 고속 데이터억세스를 위한 반도체 메모리장치 및 그구동방법
US6965534B2 (en) * 2003-12-16 2005-11-15 Infineon Technologies Ag Random access memory using precharge timers in test mode
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
JP2010038751A (ja) 2008-08-06 2010-02-18 Alpine Electronics Inc ナビゲーション装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180807B2 (en) * 2004-04-20 2007-02-20 Hynix Semiconductor Inc. Semiconductor memory device having a delay circuit
US7289385B2 (en) * 2004-11-12 2007-10-30 Samsung Electronics Co., Ltd. Bank selection signal control circuit for use in semiconductor memory device, and bank selection control method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531209A (zh) * 2015-09-11 2017-03-22 旺宏电子股份有限公司 相变存储器及其数据读取及写入方法
CN106531209B (zh) * 2015-09-11 2018-12-18 旺宏电子股份有限公司 相变存储器及其数据读取及写入方法
CN107437425A (zh) * 2016-05-25 2017-12-05 格罗方德半导体公司 用于自我参考的匹配线感测的匹配线预充电架构
CN107437425B (zh) * 2016-05-25 2020-12-08 马维尔亚洲私人有限公司 用于自我参考的匹配线感测的匹配线预充电架构

Also Published As

Publication number Publication date
US8547779B2 (en) 2013-10-01
CN101819812B (zh) 2013-05-29
TW201032238A (en) 2010-09-01
KR20100097074A (ko) 2010-09-02
US20100214857A1 (en) 2010-08-26
JP2010198723A (ja) 2010-09-09
TWI436374B (zh) 2014-05-01
US8164974B2 (en) 2012-04-24
US20120176856A1 (en) 2012-07-12
JP5473671B2 (ja) 2014-04-16
KR101172460B1 (ko) 2012-08-09

Similar Documents

Publication Publication Date Title
CN101819812B (zh) 交错式存储器电路及交错存取存储器电路的方法
CN103295624B (zh) 采用8t高性能单端口位单元的高性能双端口sram架构
CN109564765A (zh) 用于在自刷新状态下操作的设备及方法
US9275721B2 (en) Split bit line architecture circuits and methods for memory devices
CN107025927A (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
CN105283918A (zh) 使用多周期命令实现存储器装置访问的设备、方法和系统
CN103544988A (zh) 控制刷新周期的半导体存储器件、存储系统及其操作方法
CN105321567A (zh) 非易失性存储器装置、编程方法及存储装置
CN105206301A (zh) 存储设备中的读取辅助技术
KR20090130866A (ko) Ｎａｎｄ 인터페이스
CN100369156C (zh) 半导体存储器及其控制方法
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
CN108877854A (zh) 存储装置及其操作方法
CN110390974A (zh) 半导体器件
CN106205693A (zh) 半导体存储器件
CN106710625A (zh) 突发模式读可控sram
CN101800074B (zh) 存储器电路及其系统以及存取该存储器电路的方法
CN100414646C (zh) 低功耗内容可定址记忆体架构
CN108305664A (zh) 半导体器件
EP1693853A2 (en) Read and/or write detection system for an asynchronous memory array
CN101814313B (zh) 单管单电容型铁电存储器
CN102024492A (zh) 伪静态存储器及其写操作与刷新操作的控制方法
JPH04155694A (ja) 半導体記憶装置
US11264081B1 (en) Memory circuit, electronic device having the memory circuit, and method of operating memory circuit
CN102024490A (zh) 伪静态存储器及其读操作与刷新操作的控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

CF01 Termination of patent right due to non-payment of annual fee