CN106297874B - 时钟信号生成电路和方法、以及存储器 - Google Patents

时钟信号生成电路和方法、以及存储器 Download PDF

Info

Publication number
CN106297874B
CN106297874B CN201510307020.8A CN201510307020A CN106297874B CN 106297874 B CN106297874 B CN 106297874B CN 201510307020 A CN201510307020 A CN 201510307020A CN 106297874 B CN106297874 B CN 106297874B
Authority
CN
China
Prior art keywords
signal
clock signal
generating circuit
internal clock
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510307020.8A
Other languages
English (en)
Other versions
CN106297874A (zh
Inventor
布明恩
杨秀丽
万和舟
黄慕真
蔡杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201510307020.8A priority Critical patent/CN106297874B/zh
Priority to US14/751,820 priority patent/US9646663B2/en
Publication of CN106297874A publication Critical patent/CN106297874A/zh
Application granted granted Critical
Publication of CN106297874B publication Critical patent/CN106297874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种时钟信号生成电路和方法、以及存储器，其中，该电路包括：信号输入端，用于接收输入的外部时钟信号；信号生成器，连接至所述信号输入端，用于基于输入的外部时钟信号生成内部时钟信号，其中，信号生成器中包含RC器件，RC器件用于对输入的信号进行延迟后输出。本发明借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲信号间的时间间隔不仅仅取决于逻辑门，而且会受到RC器件的影响，使得时间间隔更加可控、容易跟踪。

Description

时钟信号生成电路和方法、以及存储器
技术领域
本发明涉及电子设计领域，并且特别地，涉及一种时钟信号生成电路和方法、以及存储器。
背景技术
目前，UHD DP-SRAM(Ultra-High-Density dual-port SRAM)采用了6管单端口存储单元(single-port bit cell)的设计方案来实现双端口SRAM的功能，相比于传统的采用8管双端口存储单元(dual-port bit cell)的DP-SRAM，由于UHD DP-SRAM在器件面积方面具有优势，而且没有A/B端口之间的干扰问题，因此被更加广泛地采用。
通常，UHD DP-SRAM采用逻辑门来产生时钟信号，并且在每个外部时钟周期都会产生一个内部时钟信号。其中，内部时钟信号包括A脉冲和B脉冲，A/B脉冲信号分别用于控制两个端口的读写操作，并且在两个脉冲之间存在一定时间长度的低电平，即两个脉冲之间具有一定时间间隔，可以将该时间间隔称为A/B端口内部时钟保护间隔。在该时间间隔期间，需要完成第一端口全局信号的复位，和第二端口输入信号的建立。例如，参照图1所示，CKP即为内部时钟信号，CLK为外部时钟信号，A脉冲的上升沿由有CLK的上升沿触发，A脉冲的下降沿由内部跟踪电路确定，A脉冲的下降沿经过一段延时后触发产生B脉冲的上升沿，再经过相同的内部跟踪电路产生B脉冲的下升沿，图1中也示出了上述时间间隔(内部时钟保护间隔)。
但是，由于内部时钟信号是由逻辑门生成的，所以，内部时钟信号中两个脉冲之间的时间间隔将取决于逻辑门本身的特性，该时间间隔的大小是难以配置和调节的。因此，将会导致内部时钟信号中两个脉冲之间的时间间隔大小与存储器的规模无关，并且，在不同的工艺-电压-温度(PVT)条件下，逻辑门产生的时间间隔的大小将难以确定和跟踪。
针对相关技术中的上述问题，目前尚未提出有效的解决方案。
发明内容
针对相关技术中的上述问题，本发明提出一种时钟信号生成电路和方法、以及存储器，能够借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲间的时间间隔更加可控、容易跟踪。
为了实现上述目的，根据本发明的一个方面，提供了一种时钟信号生成电路。
根据本发明的时钟信号生成电路包括：信号输入端，用于接收输入的外部时钟信号；信号生成器，连接至信号输入端，用于基于输入的外部时钟信号生成内部时钟信号，其中，信号生成器中包含RC器件，RC器件用于对输入的信号进行延迟后输出。
其中，RC器件用于对输入的信号进行纵向延迟和/或横向延迟。
并且，RC器件包括并联的第一RC延迟器和第二RC延迟器，其中，第一RC延迟器用于对输入的信号进行纵向延迟，第二RC延迟器用于对输入的信号进行横向延迟。
可选地，信号生成器用于将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成内部时钟信号。
此外，上述信号生成器可以包括逻辑门电路。
此外，信号生成器生成的内部时钟信号包括第一脉冲信号和第二脉冲信号，在第一脉冲信号和第二脉冲信号之间具有时间间隔，其中，RC器件用于控制第一脉冲信号的下降沿到第二脉冲信号的上升沿之间的时间间隔。
并且，RC器件用于对输入的信号进行延迟，使得由时钟信号生成电路生成的内部时钟信号的时间间隔与工艺-温度-电压PVT参数和/或时钟信号生成电路所在的存储器规模相关联。
可选地，RC器件用于使由时钟信号生成电路生成的内部时钟信号的时间间隔随着环境温度的升高而变大。
根据本发明的另一方面，还提供了一种存储器，该存储器包括存储器阵列以及根据本发明的时钟信号生成电路，其中，时钟信号生成电路用于生成的内部时钟信号，并将内部时钟信号提供给存储器阵列，其中，内部时钟信号用于控制对存储器阵列的操作。
根据本发明的再一方面，还提供了一种时钟信号生成方法。根据本发明的时钟信号生成方法包括：接收外部时钟信号；基于外部时钟信号生成内部时钟信号，其中，在生成内部时钟信号时，通过RC器件对输入的信号进行延迟，使生成的内部时钟信号具有延迟。
其中，对生成的时钟信号进行延迟包括纵向延迟和/或横向延迟。
其中，通过RC器件包括用于对信号进行纵向延迟的第一RC延迟器，和/或用于对信号进行横向延迟的第二RC延迟器。
并且，在生成内部时钟信号时，该方法可以进一步包括：
将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成并输出内部时钟信号。
此外，在该方法中，通过逻辑门电路基于外部时钟信号生成内部时钟信号。
此外，内部时钟信号包括第一脉冲信号和第二脉冲信号，在第一脉冲信号和第二脉冲信号之间具有时间间隔，其中，RC器件用于控制第一脉冲信号的下降沿到第二脉冲信号的上升沿之间的时间间隔。
可选地，RC器件用于使生成的内部时钟信号的时间间隔随着环境温度的升高而变大。
本发明借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲信号间的时间间隔不仅仅取决于逻辑门，而且会受到RC器件的影响，使得时间间隔更加可控、容易跟踪。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是示出内部时钟信号以及其中保护间隔的波形图；
图2是根据本发明实施例的时钟信号生成电路的简要框图；
图3a是根据本发明实施例的时钟信号生成电路的具体实例的简要结构图；
图3b是对信号进行横向延迟和纵向延迟的示意图；
图4是采用本发明的方案生成内部时钟信号以及其中保护间隔的波形图；
图5a和图5b是根据本发明实施例的固定相位双脉冲产生电路的框图；
图6是根据本发明实施例的时钟信号生成方法的流程图；
图7是实现本发明技术方案的计算机的示例性结构框图。
具体实施方式
在下文中将结合附图对本发明的示范性实施例进行描述。为了清楚和简明起见，在说明书中并未描述实际实施方式的所有特征。然而，应该了解，在开发任何这种实际实施例的过程中必须做出很多特定于实施方式的决定，以便实现开发人员的具体目标，例如，符合与系统及业务相关的那些限制条件，并且这些限制条件可能会随着实施方式的不同而有所改变。此外，还应该了解，虽然开发工作有可能是非常复杂和费时的，但对得益于本公开内容的本领域技术人员来说，这种开发工作仅仅是例行的任务。
在此，还需要说明的一点是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的装置结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
为了实现上述目的，根据本发明的实施例，提供了一种时钟信号生成电路。
如图2所示，根据本发明实施例的时钟信号生成电路包括：信号输入端21，用于提供外部时钟信号；信号生成器23，连接至所述信号输入端，用于基于输入的所述外部时钟信号生成内部时钟信号，其中，信号生成器23包括RC器件22，RC器件22用于对输入的信号进行延迟后输出，从而控制输出的内部时钟信号中脉冲信号之间的时间间隔的大小。
可选地，RC器件可以设置在信号生成器23中的任意位置，或者，还可以在电路中设置多组RC器件，只要能够达到对最终输出的内部时钟信号进行延迟的目的即可。
此外，RC器件22用于对输入信号进行纵向延迟和/或横向延迟。当根据本发明的时钟信号生成电路应用于存储器时，延迟的大小可以根据存储器的规模来确定。
并且，在一个实施例中，信号生成器23可以用于将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成内部时钟信号。
进一步地，RC器件22包括并联的第一RC延迟器(未示出)和第二RC延迟器(未示出)，其中，第一RC延迟器用于对输入的信号进行纵向延迟，第二RC延迟器用于对输入的信号进行横向延迟。
此外，信号生成器23可以包括逻辑门电路(未示出)。
图3a示出了根据本发明的信号生成电路的具体结构。参照图3a，信号CKP_TRK经过纵向延迟(RSC_TRK_H，word depth track)和横向延迟(RSC_TRK_W，word width track)，进而由逻辑门从中选择延迟较大的生成内部时钟信号ZB_TRK。
图3b是对信号进行横向延迟和纵向延迟的示意图。
此外，信号生成器23生成的内部时钟信号包括第一脉冲信号(例如，参照图1中所示的A脉冲)和第二脉冲信号(例如，参照图1中所示的B脉冲)，在第一脉冲信号和第二脉冲信号之间具有时间间隔，其中，RC器件用于控制第一脉冲信号的下降沿到第二脉冲信号的上升沿之间的时间间隔，而第一脉冲信号的上升沿可以由外部时钟的上升沿来触发。
并且，RC器件22用于对输入的信号进行延迟，使得由时钟信号生成电路生成的内部时钟信号的时间间隔与工艺-温度-电压PVT(参数)和/或时钟信号生成电路所在的存储器规模相关联。
可选地，RC器件22用于使由时钟信号生成电路生成的内部时钟信号的时间间隔随着环境温度的升高而变大。
如图4所示，内部时钟保护间隔可以随着PVT参数和/或存储器规模的变化而改变，进而能够更加容易地跟踪并确定内部时钟保护间隔的大小。
根据本发明的实施例，还提供了一种存储器，该存储器包括存储器阵列以及上述的时钟信号生成电路，其中，时钟信号生成电路用于生成内部时钟信号，并将内部时钟信号提供给存储器阵列，其中，内部时钟信号用于控制对存储器阵列的操作。
其中，本发明提出的时钟信号生成电路可以应用于多种场景中，例如，可以应用于通过6管单端口存储单元来实现双端口SRAM功能的UHD DP-SRAM中，还可以应用于更多端口的高密度SRAM的设计中。
并且，本发明采用RC器件来提供延迟功能，所以能够借助RC器件的电学特性来改善存储器的访问时间。
表1
例如，参照表1所示，相比于传统技术，本发明对于访问时间的改善能够达到2％-6％。
在具体应用中，可以通过固定相位双脉冲产生电路(constant-phase double-pump generator)来基于外部时钟信号生成内部时钟信号，并且通过RC器件来控制内部时钟信号中两个脉冲信号之间的时间间隔。
图5a示出了内部固定相位双脉冲产生电路的具体结构，根据A/B端口使能信号CEBA/CEBB产生内部第一脉冲控制信号CKPB1，第二脉冲控制信号CKPB2以及脉冲跟踪信号CKPB1_TRK信号。第一脉冲控制信号CKPB1只有在A端口使能信号CEBA有效时产生，在A端口使能信号CEBA无效时不产生，CKPB1经时钟控制电路后用以产生第一锁存器的时钟信号CKTA及内部时钟信号CKP。脉冲跟踪信号CKPB1_TRK的产生与否则是由A/B端口使能信号CEBA/CEB共同决定的，只要A端口使能信号CEBA有效或B端口使能信号CEBB有效，CKPB1_TRK总是产生。CKPB1_TRK被输入至内部时序跟踪电路后产生RST，在B端口使能信号CEBB有效时触发产生第二脉冲控制信号CKPB2。CKPB2经时钟控制电路后用以产生第一触发器的时钟信号CKTA及内部时钟信号CKP。CKPB1_TRK的相位和CKPB1产生时的相位相同，由CKPB1_TRK触发产生的CKPB2的相位则与CKPB1的脉冲是否产生无关，从而减小了B端口操作在时序上的不确定性。
图5b是图5a中的虚线框所示的控制电路的结构图。其中包括锁存器132、门电路134、边沿触发控制电路(edge-triggered control circuit)136、138和140，该电路被配置用于接收外部时钟信号CLK、A端口地址可用信号CEBA、B端口地址可用信号CEBB、地址选择信号PSEL以及重置信号RST，并且还用于生成脉冲控制信号CKPB1、脉冲控制跟踪信号CKPB1_TRK、以及脉冲控制信号CKPB2。根据本发明的实施例，还提供了一种时钟信号生成方法。
如图6所示，根据本发明的时钟信号生成方法包括：
步骤S601，接收外部时钟信号；
步骤S603，基于外部时钟信号生成内部时钟信号，其中，在生成内部时钟信号时，通过RC器件对输入的信号进行延迟，使生成的内部时钟信号具有延迟。
其中，RC器件用于对输入的信号进行纵向延迟和/或横向延迟。
具体地，RC器件包括用于对信号进行纵向延迟的第一RC延迟器，和/或用于对信号进行横向延迟的第二RC延迟器。
在一个实施例中，在生成所述内部时钟信号时，可以将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成并输出内部时钟信号。
此外，可以通过逻辑门电路基于外部时钟信号生成内部时钟信号。
此外，信号生成器提供的内部时钟信号包括第一脉冲信号和第二脉冲信号，在第一脉冲信号和第二脉冲信号之间具有时间间隔，其中，RC器件用于控制第一脉冲信号的下降沿到第二脉冲信号的上升沿之间的时间间隔。
可选地，RC器件用于使生成的内部时钟信号的时间间隔随着环境温度的升高而变大。
值得注意的是，本发明亦可用于多端口SRAM设计，也就是说，可以用来产生多脉冲的内部时钟信号，而不仅限于两脉冲产生电路。
综上所述，本发明组合使用逻辑门和RC器件来生成内部时钟信号中的保护时间间隔，能够借助RC器件的延迟功能，使得输出的内部时钟信号中脉冲信号间的时间间隔不仅仅取决于逻辑门，而且会受到RC器件的影响，使得时间间隔更加可控、容易跟踪。
以上结合具体实施例描述了本发明的基本原理，但是，需要指出的是，对本领域的普通技术人员而言，能够理解本发明的方法和装置的全部或者任何步骤或者部件，可以在任何计算装置(包括处理器、存储介质等)或者计算装置的网络中，以硬件、固件、软件或者它们的组合加以实现，这是本领域普通技术人员在阅读了本发明的说明的情况下运用它们的基本编程技能就能实现的。
因此，本发明的目的还可以通过在任何计算装置上运行一个程序或者一组程序来实现。所述计算装置可以是公知的通用装置。因此，本发明的目的也可以仅仅通过提供包含实现所述方法或者装置的程序代码的程序产品来实现。也就是说，这样的程序产品也构成本发明，并且存储有这样的程序产品的存储介质也构成本发明。显然，所述存储介质可以是任何公知的存储介质或者将来所开发出来的任何存储介质。
根据本发明的实施例，提供了一种存储介质(该存储介质可以是ROM、RAM、硬盘、可拆卸存储器等)，该存储介质中嵌入有用于生成时钟信号的计算机程序，该计算机程序具有被配置用于执行以下步骤的代码段：接收外部时钟信号；通过RC器件对外部时钟信号进行延迟，并基于延迟后的外部时钟信号生成内部时钟信号。
根据本发明的实施例，还提供了一种计算机程序，该计算机程序具有被配置用于执行以下信号生成步骤的代码段：接收外部时钟信号；通过RC器件对外部时钟信号进行延迟，并基于延迟后的外部时钟信号生成内部时钟信号。
在通过软件和/或固件实现本发明的实施例的情况下，从存储介质或网络向具有专用硬件结构的计算机，例如图7所示的通用计算机700安装构成该软件的程序，该计算机在安装有各种程序时，能够执行各种功能等等。
在图7中，中央处理模块(CPU)701根据只读存储器(ROM)702中存储的程序或从存储部分708加载到随机存取存储器(RAM)703的程序执行各种处理。在RAM 703中，也根据需要存储当CPU 701执行各种处理等等时所需的数据。CPU 701、ROM 702和RAM 703经由总线704彼此连接。输入/输出接口705也连接到总线704。
下述部件连接到输入/输出接口705：输入部分706，包括键盘、鼠标等等；输出部分707，包括显示器，比如阴极射线管(CRT)、液晶显示器(LCD)等等，和扬声器等等；存储部分708，包括硬盘等等；和通信部分709，包括网络接口卡比如LAN卡、调制解调器等等。通信部分709经由网络比如因特网执行通信处理。
根据需要，驱动器710也连接到输入/输出接口705。可拆卸介质711比如磁盘、光盘、磁光盘、半导体存储器等等根据需要被安装在驱动器710上，使得从中读出的计算机程序根据需要被安装到存储部分708中。
在通过软件实现上述系列处理的情况下，从网络比如因特网或存储介质比如可拆卸介质711安装构成软件的程序。
本领域的技术人员应当理解，这种存储介质不局限于图7所示的其中存储有程序、与装置相分离地分发以向用户提供程序的可拆卸介质711。可拆卸介质711的例子包含磁盘(包含软盘(注册商标))、光盘(包含光盘只读存储器(CD-ROM)和数字通用盘(DVD))、磁光盘(包含迷你盘(MD)(注册商标))和半导体存储器。或者，存储介质可以是ROM 702、存储部分708中包含的硬盘等等，其中存有程序，并且与包含它们的装置一起被分发给用户。
还需要指出的是，在本发明的装置和方法中，显然，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本发明的等效方案。并且，执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行，但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。
虽然已经详细说明了本发明及其优点，但是应当理解在不脱离由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。

Claims (14)

1.一种时钟信号生成电路，其特征在于，包括：
信号输入端，用于接收输入的外部时钟信号；
信号生成器，连接至所述信号输入端，用于基于输入的所述外部时钟信号生成内部时钟信号，其中，所述信号生成器中包含RC器件，所述RC器件用于对输入的信号进行延迟后输出，
所述信号生成器生成的所述内部时钟信号包括第一脉冲信号和第二脉冲信号，在所述第一脉冲信号和所述第二脉冲信号之间具有时间间隔，其中，所述RC器件用于控制所述第一脉冲信号的下降沿到所述第二脉冲信号的上升沿之间的时间间隔。
2.根据权利要求1所述的时钟信号生成电路，其特征在于，所述RC器件用于对输入的信号进行纵向延迟和/或横向延迟。
3.根据权利要求2所述的时钟信号生成电路，其特征在于，所述RC器件包括并联的第一RC延迟器和第二RC延迟器，其中，所述第一RC延迟器用于对输入的信号进行纵向延迟，所述第二RC延迟器用于对输入的信号进行横向延迟。
4.根据权利要求3所述的时钟信号生成电路，其特征在于，所述信号生成器用于将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成内部时钟信号。
5.根据权利要求1所述的时钟信号生成电路，其特征在于，所述信号生成器包括逻辑门电路。
6.根据权利要求1所述的时钟信号生成电路，其特征在于，所述RC器件用于对输入的信号进行延迟，使得由所述时钟信号生成电路生成的所述内部时钟信号的时间间隔与工艺-温度-电压PVT参数和/或所述时钟信号生成电路所在的存储器规模相关联。
7.根据权利要求1所述的时钟信号生成电路，其特征在于，所述RC器件用于使由所述时钟信号生成电路生成的所述内部时钟信号的时间间隔随着环境温度的升高而变大。
8.一种存储器，其特征在于，包括存储器阵列以及根据权利要求1-7中任一项所述的时钟信号生成电路，其中，所述时钟信号生成电路用于生成内部时钟信号，并将所述内部时钟信号提供给所述存储器阵列，其中，所述内部时钟信号用于控制对所述存储器阵列的操作。
9.一种时钟信号生成方法，其特征在于，包括：
接收外部时钟信号；
基于所述外部时钟信号生成内部时钟信号，其中，在生成所述内部时钟信号时，通过RC器件对输入的信号进行延迟，使生成的所述内部时钟信号具有延迟，
所述内部时钟信号包括第一脉冲信号和第二脉冲信号，在所述第一脉冲信号和所述第二脉冲信号之间具有时间间隔，其中，所述RC器件用于控制所述第一脉冲信号的下降沿到所述第二脉冲信号的上升沿之间的时间间隔。
10.根据权利要求9所述的时钟信号生成方法，其特征在于，所述RC器件用于对输入的信号进行纵向延迟和/或横向延迟。
11.根据权利要求10所述的时钟信号生成方法，其特征在于，所述RC器件包括用于对信号进行纵向延迟的第一RC延迟器，和/或用于对信号进行横向延迟的第二RC延迟器。
12.根据权利要求11所述的时钟信号生成方法，其特征在于，在生成所述内部时钟信号时，所述方法进一步包括：
将横向延迟的结果和纵向延迟的结果进行比较，并基于延迟较大的信号生成并输出内部时钟信号。
13.根据权利要求9所述的时钟信号生成方法，其特征在于，通过逻辑门电路基于外部时钟信号生成内部时钟信号。
14.根据权利要求9所述的时钟信号生成方法，其特征在于，所述RC器件用于使生成的所述内部时钟信号的时间间隔随着环境温度的升高而变大。
CN201510307020.8A 2015-06-05 2015-06-05 时钟信号生成电路和方法、以及存储器 Active CN106297874B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510307020.8A CN106297874B (zh) 2015-06-05 2015-06-05 时钟信号生成电路和方法、以及存储器
US14/751,820 US9646663B2 (en) 2015-06-05 2015-06-26 Multi-bank memory with line tracking loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510307020.8A CN106297874B (zh) 2015-06-05 2015-06-05 时钟信号生成电路和方法、以及存储器

Publications (2)

Publication Number Publication Date
CN106297874A CN106297874A (zh) 2017-01-04
CN106297874B true CN106297874B (zh) 2019-06-21

Family

ID=57451992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510307020.8A Active CN106297874B (zh) 2015-06-05 2015-06-05 时钟信号生成电路和方法、以及存储器

Country Status (2)

Country Link
US (1) US9646663B2 (zh)
CN (1) CN106297874B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201603589D0 (en) * 2016-03-01 2016-04-13 Surecore Ltd Memory unit
US10217494B2 (en) * 2017-06-28 2019-02-26 Apple Inc. Global bit line pre-charging and data latching in multi-banked memories using a delayed reset latch
JP2020042873A (ja) * 2018-09-11 2020-03-19 株式会社東芝 半導体記憶装置
CN112447218A (zh) * 2019-08-29 2021-03-05 台湾积体电路制造股份有限公司 存储器电路和方法
DE102019128331A1 (de) 2019-08-29 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Gemeinsam genutzter decodiererschaltkreis und verfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452178A (zh) * 2002-04-17 2003-10-29 松下电器产业株式会社 半导体存储器件
CN101557211A (zh) * 2009-04-30 2009-10-14 上海新茂半导体有限公司 时序信号源电路
CN102467956A (zh) * 2010-11-17 2012-05-23 海力士半导体有限公司 时钟控制电路和使用时钟控制电路的半导体存储装置
CN102687203A (zh) * 2009-10-19 2012-09-19 国际商业机器公司 跟踪位单元特性的sram延迟电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831853B2 (en) * 2002-11-19 2004-12-14 Taiwan Semiconductor Manufacturing Company Apparatus for cleaning a substrate
US8164974B2 (en) * 2009-02-24 2012-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and method of interleaving accesses thereof
US8976614B2 (en) * 2011-02-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking scheme for memory
US8913440B2 (en) * 2011-10-05 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanisms
US9001613B2 (en) * 2012-02-15 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanisms
US9208841B2 (en) * 2013-03-15 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452178A (zh) * 2002-04-17 2003-10-29 松下电器产业株式会社 半导体存储器件
CN101557211A (zh) * 2009-04-30 2009-10-14 上海新茂半导体有限公司 时序信号源电路
CN102687203A (zh) * 2009-10-19 2012-09-19 国际商业机器公司 跟踪位单元特性的sram延迟电路
CN102467956A (zh) * 2010-11-17 2012-05-23 海力士半导体有限公司 时钟控制电路和使用时钟控制电路的半导体存储装置

Also Published As

Publication number Publication date
US20160358637A1 (en) 2016-12-08
US9646663B2 (en) 2017-05-09
CN106297874A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106297874B (zh) 时钟信号生成电路和方法、以及存储器
US9860088B1 (en) Inferring sampled data in decision feedback equalizer at restart of forwarded clock in memory system
US9412440B1 (en) Systems and methods of pipelined output latching involving synchronous memory arrays
Meinerzhagen et al. Benchmarking of Standard-Cell Based Memories in the Sub-$ V_ {\rm T} $ Domain in 65-nm CMOS Technology
US7349285B2 (en) Dual port memory unit using a single port memory core
EP2756501B1 (en) Adaptive read wordline voltage boosting apparatus and method for multi-port sram
CN103730149B (zh) 一种双端口存储器的读写控制电路
US7286423B2 (en) Bit line precharge in embedded memory
US7196948B1 (en) Method and apparatus for data capture on a bi-directional bus
US20130159757A1 (en) Memory array clock gating scheme
CN109416920B (zh) 用于存储器的改进的定时电路
EP3105761A1 (en) Memory physical layer interface logic for generating dynamic random access memory (dram) commands with programmable delays
CN100573488C (zh) 一种基于同步访问模式的多端口存储器
US5790838A (en) Pipelined memory interface and method for using the same
US20040123249A1 (en) Apparatus and method for estimating power consumption
CN101226767B (zh) 双端口ram的读写控制电路、方法及装置
US9953701B1 (en) SRAM architecture with bitcells of varying speed and density
CN105740177B (zh) 信号传输的控制方法和装置、以及信号锁存装置
CN101809668A (zh) 用于在高速动态随机存取存储器中处理信号的系统及方法
CN104508748A (zh) 用于使用延迟锁相回路的记忆体装置的节能设备及方法
US9007817B2 (en) Pre-charging bitlines in a static random access memory (SRAM) prior to data access for reducing leakage power, and related systems and methods
US7392406B2 (en) Circuit and method for generating clock signals for clocking digital signal processor and memory
US8441885B2 (en) Methods and apparatus for memory word line driver
US11423962B1 (en) Bit line pre-charge circuit and method
Nguyen et al. A 7-nm 6R6W register file with double-pumped read and write operations for high-bandwidth memory in machine learning and CPU processors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant