CN101814908A - 导电切换电路及其操作方法、导电切换电路块 - Google Patents

Abstract

本发明提供一种导电切换电路及其操作方法、导电切换电路块，其能够防止高频信号的泄漏而没有电抗的插入损耗。导电切换电路包括第一MOSFET、经由第一节点被连接至第一MOSFET的第二MOSFET、以及连接至第一节点的第一控制端子。第一MOSFET和第二MOSFET被提供为在导通状态下被串联地电气地连接。第一控制端子被构造为将电压施加给第一节点从而当第一MOSFET和第二MOSFET是截止状态时第一MOSFET和第二MOSFET的电容减少。

Description

导电切换电路及其操作方法、导电切换电路块

技术领域

本发明涉及导电切换电路，导电切换电路块，以及导电切换电路的操作方法。

背景技术

近年来，在诸如便携式电话终端等等的移动通信设备中，GHz频带中的高频的电磁波被用作载波。在移动通信设备中使用半导体开关(导电切换电路)。作为半导体开关，通常使用GaAs场效应晶体管。然而，随着近年来微结构技术的进步，逐渐地使用MOSFET(金属氧化物半导体场效应晶体管)。

图1是示出MOSFET的一个示例的电路图。此MOSFET 100被布置为在导通状态下第一端子101被电气地连接至第二端子102。在MOSFET100中，漏极被连接至第一端子101，并且源极被连接至第二端子102。而且，MOSFET 100的栅极经由第一电阻器104被连接至用于控制栅极电压的控制端子103。MOSFET 100的背栅经由第二电阻器105接地。

图2示出处于导通状态的等效电路。在导通状态下，第一端子101和第二端子102被电气地连接。这时，MOSFET 100能够被视为电阻器。

图3示出处于截止状态的MOSFET的等效电路。在MOSFET中，在背栅和源极之间以及在背栅和漏极之间，分别包括PN结二极管。因此，在截止状态下，在漏极和背栅之间生成结电容C3，并且在源极和背栅之间生成结电容C4。而且，经由栅极绝缘膜在漏极和栅极之间生成重叠电容C1，并且在源极和栅极之间还生成重叠电容C2。在截止状态下，存在通过电容C1至C4泄漏高频信号的情况。

在图3中，当第一电阻器104和第二电阻器105充分大时，能够认为栅极端和背栅端是断开的。结果，如图4中所示，电容C1至C4能够被表示为一个电容。该一个电容(等效中断电容)能够被认为是表示在截止状态的高频信号的泄漏性质的性能指标。

在日本专利公开(JP-P 2006-332416A)中描述了用于减少等效中断电容的技术。在JP-P 2006-332416A中，描述了一种半导体器件。该半导体器件具有被形成在第一导电型的阱中的第二导电型的源极和漏极。在截止状态，电压从控制端子施加给源极和漏极，从而在源极和阱之间以及漏极和阱之间包括的PN结被反向偏置。

另外，作为发明人能够已知的技术，引用了日本专利No.2964975、日本专利公开(JP-P 2007-214825A)以及日本专利公开(JP-P2006-121217A)。

发明内容

图5是示出在JP-P 2006-332416A中描述的半导体器件的电路图。如图5中所示，MOSFET 100中的源极和漏极中的一个经由电阻器106连接至控制端子110。而且，源极和漏极中的另一个经由电阻器107连接至控制端子110。

图6是示出在JP-P 2006-332416A中描述的截止状态的半导体器件的等效电路。如图6中所示，在截止状态，MOSFET 100被表示为等效中断电容。在截止状态，电压被从控制端子110施加给源极和漏极从而被包括在源极和阱之间以及漏极和阱之间的PN结被反向偏置。结果，等效中断电容被减少以防止高频信号的泄漏。在这里，为了将电压施加给源极和漏极，从直流的方面，应将源极和漏极与外部端子(第一端子101和第二端子102)分隔。为此，如图5中所示，电容器108被插入在外部端子101和MOSFET 100之间，并且电容器109被插入在外部端子102和MOSFET 100之间。

另一方面，图7是示出导通状态的在图5中描述的半导体器件的等效电路。如图7中所示，在导通状态，存在用于切断直流的电容器(108，109)。因此，产生由电容器(108，109)的电抗引起的插入损耗。

为了减少电抗，应增加电容器的电容值，并且很难使半导体器件小型化。例如，假设导通状态的MOSFET 100的电阻是100Ω。这时，电容器108，109中的每一个所要求的电抗被假定为5Ω或者更少。在这里，当从第一端子101到第二端子102的高频信号的频率是基于ISM带的2.4GHz时，电容器108，109中的每一个所要求的电容值变成13pF。在这样的情况下，尽管半导体器件的面积被增加，但是电容器能够被形成在半导体器件中。然后，当高频信号的频率是800MHz时，每个电容器所要求的电容值变成40pF。而且，当高频信号的频率是基于FM信号的70MHz时，所要求的电容值变成450pF。而且，例如，在用作SPDT(单刀双掷)开关的情况下，在一个芯片中要求8个电容器。这样，取决于高频信号的频率和所要求的电容器的数目，很难将电容器形成在一个芯片中。如果在芯片的外面制备电容器，那么部件的数目增加，安装板被复杂化，并且安装板的面积增加。

即，如上所述，当为了切断直流使用电容器时，产生由于电抗引起的插入损耗。

根据本发明的导电切换电路具有第一MOSFET、经由第一节点被连接至第一MOSFET的第二MOSFET、以及被连接至第一节点的第一控制端子。第一MOSFET和第二MOSFET被连接为在导通状态下是串联的。当第一MOSFET和第二MOSFET是截止状态时，第一控制端子将电压施加给第一节点从而在第一MOSFET和第二MOSFET中生成的电容被减少。

根据本发明，在第一MOSFET和第二MOSFET中生成的等效中断电容切断来自外部端子的直流。结果，通过将电压施加给第一节点能够减少在第一MOSFET和第二MOSFET中生成的电容。因此，能够防止高频信号的泄漏。另一方面，在导通状态，第一MOSFET和第二MOSFET担任电阻器。结果，不存在由用于切断直流的导体的电抗引起的插入损耗。

根据本发明的导电切换电路块包括：第一导电切换电路，其被提供在第一端和第二端之间并且在导通状态将第一端连接至第二端；和第二导电切换电路，其被提供在接地和第二端之间并且在截止状态将第二端连接至接地。第一导电切换电路和第二导电切换电路中的每一个是上述的导电切换电路。

根据本发明的导电切换电路的操作方法是下述导电切换电路的操作方法，该导电切换电路具有第一MOSFET、经由第一节点被连接至第一MOSFET的第二MOSFET、以及被连接至第一节点的第一控制端子。第一MOSFET和第二MOSFET被连接为在导通状态是串联的。该操作方法包括：控制第一MOSFET和第二MOSFET使其处于截止状态；并且在截止状态将电压施加给第一节点从而在第一MOSFET和第二MOSFET中生成的电容被减少。

根据本发明，提供了导电切换电路、导电切换电路块、以及导电切换电路的操作方法，其中没有生成由用于切断直流的电容器的电抗引起的插入损失。

附图说明

图1是示出MOSFET的一个示例的电路图；

图2是示出导通状态的等效电路的电路图；

图3是示出截止状态的MOSFET的等效电路的电路图；

图4是示出截止状态的MOSFET的等效电路的电路图；

图5是示出半导体器件的一个示例的电路图；

图6是示出当半导体器件处于截止状态时的等效电路的电路图；

图7是示出当半导体器件处于导通状态时的等效电路的电路图；

图8A是示出根据第一实施例的导电切换电路的电路图；

图8B是示出根据第一实施例的变化的导电切换电路的电路图；

图9是示出根据第一实施例的处于截止状态的等效电路的电路图；

图10是示出处于导通状态的导电切换电路的等效电路图；

图11A是示出根据第二实施例的导电切换电路的电路图；

图11B是示出根据第二实施例的变化的导电切换电路的电路图；

图11C是示出根据第二实施例的另一变化的导电切换电路的电路图；

图12是示出根据第二实施例的处于截止状态的导电切换电路的等效电路图；

图13是示出根据第二实施例的处于导通状态的导电切换电路的等效电路图；

图14是示出根据第三实施例的导电切换电路的电路图；

图15是示出根据第四实施例的导电切换电路块的电路图；以及

图16是示出根据第六实施例的导电切换电路的电路图。

具体实施方式

(第一实施例)

下面将会参考附图描述本发明的第一实施例。图8A是示出根据本实施例的导电切换电路20的电路图。

如图8A中所示，导电切换电路20包括第一端子3、第二端子4、第一MOSFET 1、第二MOSFET 2、第一控制端子5、以及第二控制端子6。导电切换电路20被设计为从第一端子3输入高频信号并且在导通状态将该高频信号输出至第二端子4。

第一MOSFET 1和第二MOSFET 2经由第一节点17连接。第一MOSFET 1和第二MOSFET 2被提供为在导通状态下第一端子3和第二端子4被电气地连接并且在截止状态下第一端子3和第二端子4被电气地分离。具体地，在第一MOSFET 1中，源极和漏极中的一个被连接至第一端子3，并且另一个被连接至第一节点17。而且，在第二MOSFET 2中，源极和漏极中的一个被连接至第一节点17，并且另一个被连接至第二端子4。即，在导通状态下第一MOSFET 1和第二MOSFET 2被串联地电气地连接。

在本实施例中，假定第一MOSFET 1和第二MOSFET 2中的每一个是增强型的N沟道MOSFET。而且，在第一MOSFET 1和第二MOSFET 2中，它们的背栅分别经由电阻器(21，22)被接地。

提供第一控制端子5以减少导通状态下第一MOSFET 1和第二MOSFET 2中生成的电容。第一控制端子5经由电阻器7连接至第一节点17。电阻器7的电阻值被设置为在导通状态下经过第一端子3到第二端子4的信号没有被泄漏给第一控制端子5(例如，10kΩ或者更大)。

提供第二控制端子6以切换导通状态和截止状态。第二控制端子6经由电阻器8被连接至第一MOSFET 1的栅极。而且，第二控制端子6经由电阻器9被连接至第二MOSFET 2的栅极。电阻器8和9的每个值被设置为防止通过信号的泄漏(例如，10kΩ或者更大)。

在下面将会描述导通状态下的导电切换电路20的操作。

在第一MOSFET 1和第二MOSFET 2中的每一个中，假定阈值电压Vth是0.7V。假定0V的电压从第二控制端子6施加到每个MOSFET的栅极，并且+3V的电压从第一控制端子5施加到第一节点17。这时，第一MOSFET 1和第二MOSFET 2将第一端子3一侧和第二端子4一侧分别视为源极。为此，[在栅极和源极之间生成的电压Vgs-阈值电压Vth]为[0-0.7＝-0.7V]。然后，沟道被绝缘。因此，导电切换电路20变成截止状态。

图9是示出截止状态的导电切换电路20的等效电路图。如图9中所示，第一MOSFET 1和第二MOSFET 2被表示为电容器。使用该电容器，从直流的方面，第一节点17与第一端子3和第二端子4相分离。为此，通过被施加给第一节点17的电压，使包括在每个MOSFET(1，2)的背栅和漏极之间的PN结反向偏置。因此，PN结的耗尽层被扩大，并且在漏极和背栅之间生成的电容被减少。结果，减少了每个MOSFET(1，2)的等效中断电容，并且防止高频率信号的泄漏。

接下来，将会描述导通状态的导电切换电路的操作。

假定+3V的电压从第二控制端子6施加到各MOSFET(1，2)的栅极，并且0V的电压从第一控制端子5施加到第一节点17。这时，建立[Vgs-Vth＝+3-0.7＝2.3V]，并且导通每个MOSFET(1，2)的沟道。

图10示出导通状态的导电切换电路20的等效电路。如图10中所示，MOSFET(1，2)被视为电阻器。在这里，0V从第一控制端子5施加到第一节点17，并且电阻器7充分大。因此，从第一端子3到第二端子4的信号没有被泄漏给第一控制端子5。而且，由于在第一端子3和第二端子4之间不存在电容器，所以没有产生电抗的插入损耗。即，根据本实施例，MOSFET在截止状态用作用于切断直流的电容器，并且MOSFET在导通状态用作电阻器。因此，能够抑制截止状态下的高频信号的泄漏，而在导通状态下没有产生由电抗引起的插入损耗。

而且，根据本实施例，能够减少最大容许输入功率。这将在下面进行描述。

在MOSFET中，典型地，为了减少导通状态下的沟道的电阻值而将阈值电压设置为低。例如，在通过3V的电压操作的增强型的N-MOSFET中，阈值电压Vth被设置为大约0.7V。在这里，通过用图1中所示的前述的MOSFET举例来描述MOSFET的最大容许输入功率。在图1中所示的MOSFET中，假定第二端子102接地。在这样的情况下，如果0V从控制端子103施加到栅极，那么MOSFET 100的沟道被绝缘以处于截止状态。这时，假定具有1.4V的幅值的交流电压被施加给第一端子101。这时，在MOSFET 100中，通过由图3中所示的电容C1、C2引起的压降，在栅极和源极之间以及栅极和漏极之间施加其幅值是0.7V的交流电压。当在栅极和源极之间施加的信号的电压最大(0.7V)时，在栅极和源极之间施加的电压等于MOSFET 100的阈值电压。因此，没有保持截止状态。即，在此MOSFET 100中，当其幅值是1.4V或者更大的交流电压被提供作为输入信号时没有保持截止状态。即，在图1中所示的MOSFET中，最大容许输入功率是1.4V。

另一方面，在根据本实施例的导电切换电路20中，在截止状态下，第一MOSFET 1和第二MOSFET 2被表示为电容器，如图9中所示。当第一MOSFET1和第二MOSFET 2是等效的并且高频信号的交流电压被施加给第一端子3时，通过两个MOSFET(1，2)相等地分压施加的直流电压。当假定每个MOSFET(1，2)能够保持截止状态所处的电压的幅值为如上所述的1.4V或者更大时，导电切换电路20的最大容许输入功率变成2.8V，是电压的幅值的2倍。即，根据本发明，与图1中所示的MOSFET相比，能够增加最大容许输入功率。

而且，通过Wg表示图1中所示的MOSFET的栅极宽度并且通过Rch表示沟道电阻。这时，如图2中所示，通过Ron1＝Rch表示导通状态下的图1中所示的MOSFET的电阻Ron1。

相反地，在本实施例中的导电切换电路20中，当每个MOSFET(1，2)的栅极宽度被设置为2×Wg时，能够只增加最大容许输入功率而没有增加导通状态的电阻。即，当栅极宽度被设置为2×Wg时，导通状态的电阻变成[Rch/2+Rch/2]＝Rch＝Ron1。因此，能够只增加最大容许输入功率而没有改变导通状态的电阻。

如上所述，根据本实施例，为了切断直流，使用不是电容器的截止状态的MOSFET。因此，能够防止截止状态下高频信号的泄漏而没有产生导通状态下的插入损耗。为了减少导通状态下的插入损耗，没有要求大尺寸的电容器，并且能够减少导电切换电路20的面积。而且，在导通状态下的电阻没有任何改变的情况下能够增加最大容许输入功率。

这样，在本实施例中，每个MOSFET的背栅通过电阻器被接地。然而，不需要每个MOSFET的背栅被接地。图8B示出根据本实施例的变化的导电切换电路20。在此导电切换电路20中，MOSFET的背栅经由电阻器(21，22)被连接至公共电势端子23。在截止状态，用于减少在每个MOSFET中产生的电容的电压被从公共电势端子23施加给每个MOSFET的背栅。即，其极性与被施加给第一节点17的电压的极性相反的电压(例如，-3V)被施加给每个MOSFET的背栅。因此，在每个MOSFET中，漏极和背栅之间的PN结的电容被进一步减少，并且在每个MOSFET中生成的等效中断电容能够被进一步减少。而且，通过衬底的偏置效应能够进一步减少每个MOSFET的阈值电压。例如，当(-3V)被施加给每个MOSFET的背栅时，每个MOSFET的基本的阈值电压能够从0.7V增加到1.0V。结果，在一个MOSFET中维持截止状态所处的电压能够从1.4V增加到2.0V。

(第二实施例)

接下来，在下面将会描述本发明的第二实施例。图11A是示出根据本实施例的导电切换电路20的电路图。在导电切换电路20中，第三MOSFET 18被添加给上述实施例。由于其它的结构能够与上述实施例相同，所以省略了它们详细的描述。

如图11A中所示，第三MOSFET 18被提供在第二MOSFET 2和第二端子4之间。第三MOSFET 18的源极和漏极中的一个被连接至第二节点19，并且另一个被连接至第二端子4。第二MOSFET 2的源极和漏极在与第一节点17相反的一侧连接到第二节点19。而且，第三MOSFET 18的栅极经由电阻器11被连接至第二控制端子6。第二节点19经由电阻器10被连接至第一控制端子5。电阻器11和10的电阻值中的每一个被设置为在导通状态没有泄漏高频信号(例如，10kΩ或者更多)。

将会描述处于截止状态的导电切换电路20的操作。与上述实施例相类似，假定MOSFET(1，2以及18)的每个阈值电压Vth为0.7V。假定0V的电压从第二控制端子6施加到各MOSFET(1，2以及18)的栅极。而且，假定+3V的电压从第一控制端子5施加到第一节点17和第二节点19。这时，第一MOSFET 1和第三MOSFET 18将第一端子3的一侧和第二端子4的一侧分别视为源极。根据[Vgs-Vth＝0-0.7＝-0.7V]绝缘第一MOSFET 1和第三MOSFET 18的沟道。另一方面，通过第一控制端子5将第二MOSFET 2中的源极和漏极偏置到+3V。根据[Vgs-Vth＝-3.0-0.7＝-3.7V]，绝缘第二MOSFET 2的沟道。

图12示出处于截止状态的导电切换电路20的等效电路。如图12中所示，MOSFET(1，2以及18)被表示为电容器。在第二MOSFET 2中，通过被施加给第一节点17和第二节点19的电压减少形成在源极和背栅之间的电容以及形成在漏极和背栅之间的电容。而且，在第一MOSFET1和第三MOSFET 18中，通过被施加给第一节点17和第二节点19的电压减少在漏极和背栅之间形成的电容。因此，与上述实施例相类似，能够减少截止状态下MOSFET中生成的电容，并且防止高频信号的泄漏。

而且，在第二MOSFET 2中，建立[Vgs-Vth＝-3.0-0.7＝-3.7V]。因此，在第二MOSFET 2中，当交流电压信号的幅值小于7.4V时能够保持截止状态。在这里，例如，假定第一MOSFET、第二MOSFET、以及第三MOSFET之间的栅极宽度的比率被设置为5∶1∶5。这时，在导通状态，在第一MOSFET、第二MOSFET、以及第三MOSFET之间的等效中断电容的比率被设置为5∶1∶5。在这里，假定第二端子4被接地并且交流电压信号被施加给第一端子3。在这样的情况下，在截止状态，在第一MOSFET、第二MOSFET以及第三MOSFET之间，通过等效中断电容的压降的比率变成1∶5∶1。即，大部分的压降能够被分配给第二MOSFET 2。假定从第一端子3输入具有9.8V的幅值的交流电压信号。这时，第一MOSFET、第二MOSFET、以及第三MOSFET的压降分别变成1.4V、7.0V、以及1.4V。在所有的每个MOSFET(1，2以及18)中，能够保持截止状态。即，导电切换电路20的最大容许输入功率变成9.8V。

日本专利公开(JP-P 2006-121217A)描述其目的在于提高最大容许输入功率的技术。在JP-P 2006-121217A中，描述了该技术，其中在具有0.7V的阈值电压的增强型n沟道MOSFET中，最大容许输入功率能够为7.4V。如上所述，在根据本实施例的导电切换电路20中，能够获得9.8V的最大容许输入功率，并且与在JP-P 2006-121217A中描述的技术相比较，进一步提高了最大容许输入功率。

接下来，将会描述导通状态的导电切换电路20的操作。假定+3V的电压从第二控制端子6施加到各MOSFET(1，2以及18)的栅极。而且，假定0V的电压从第一控制端子5施加到第一节点17和第二节点19。这时，根据[Vgs-Vth＝+3-0.7＝2.3V]，各MOSFET(1，2以及18)的沟道被导通。图13示出导通状态的导电切换电路20的等效电路。如图13中所示，各MOSFET(1，2以及18)变成导通状态并且由平常的沟道电阻器表示。由于在第一端子3和第二端子4之间没有产生电容，所以没有产生由电抗引起的插入损耗。

如上所述，根据本实施例，能够防止截止状态下的高频信号的泄漏，而没有产生任何由于电容器的电抗引起的导通状态下的插入损耗。而且，能够极其地提高最大容许输入功率。

图11B是示出根据本实施例的变化的导电切换电路20的电路图。如变化中所示，各MOSFET(1，2以及18)的背栅经由电阻器(21，22以及24)分别被连接至公共电势端子23。与第一实施例中的变化相类似，从公共电势端子23施加其极性与第一节点17的极性相反的电压。因此，能够进一步减少在各个MOSFET中生成的电容。

存在不具有用于背栅的端子的MOSFET。根据本实施例，即使对于不具有背栅的MOSFET，也能够提高最大容许输入功率。图11C是示出根据本实施例的另一变化的导电切换电路20的电路图。在此变化中，假定各MOSFET(1，2以及18)为完全耗尽型的SOI(绝缘体上硅)MOSFET。完全耗尽型的SOI MOSFET是通过SOI技术制造的MOSFET并且不具有背栅端子。其它的结构与本实施例的相同。在此导电切换电路20中，通过被施加给第一节点17和第二节点19的电压来确定第二MOSFET 2的阈值电压。为此，例如，当+3V被施加给各节点(17，19)时，在第二MOSFET 2中建立[Vgs-Vth＝3.0-0.7＝-3.7V]。结果，与本实施例相类似，最大容许输入功率能够被提高到9.8V。

(第三实施例)

下面将会描述本发明的第三实施例。图14是示出根据本实施例的导电切换电路20的电路图。如图14中所示，在导电切换电路20中添加了反相器电路15。其它的结构能够与上述实施例相同。因此，省略了它们详细的描述。

在反相器电路15中，输入端被连接至第二控制端子6。而且，反相器电路15的输出端经由电阻器7被连接至第一节点17。当假定反相器电路15的输出端为第一控制端子5时，第一控制端子5和第二控制端子6经由反相器电路15被连接在一起。因此，其逻辑电平与第一节点17相反的电压被施加给MOSFET(1，2)的栅极。

根据本实施例，能够获得与上述实施例相同的效果。此外，由于使用了反相器电路15，基本控制端子的数目能够为一，并且构造能够是简单的。

(第四实施例)

下面将会描述本发明的第四实施例。在本实施例中，描述了导电切换电路块，其具有两个导电切换电路，在第一实施例中描述了其中的每一个。图15是示出根据本实施例的导电切换电路块的电路图。

如图15中所示，根据本实施例的导电切换电路块包括第一导电切换电路块20-1和第二导电切换电路块20-2。

第一导电切换电路块20-1被构造为切换第一端子3是否被连接至第二端子4。另一方面，第二导电切换电路块20-2被构造为切换第二端子4是否被接地。

而且，第一导电切换电路块20-1中的第二控制端子6-1用作第二导电切换电路块20-2中的第一控制端子5-2。即，第二控制端子6-1被连接至第一导电切换电路块20-1中的各MOSFET(1-1，2-1)的栅极并且还被连接至第二导电切换电路块20-2中的第一节点17-2。

而且，第二控制端子6-1经由反相器电路16被连接至第一控制端子5-1。第一控制端子5-1还用作第二导电切换电路20-2中的第二控制端子6-2。即，第一控制端子5-1经由电阻器7-1被连接至第一导电切换电路块20-1中第一节点17-1并且还被连接至第二导电切换电路块20-2中的各MOSFET(1-2，2-2)的栅极。

在根据本实施例的导电切换电路块中，当第一导电切换电路块20-1处于导通状态时，第二导电切换电路块20-2处于截止状态。另一方面，当第二导电切换电路块20-2处于截止状态时，第二导电切换电路块20-2处于导通状态，并且第二端子4被接地。如上所述，根据本实施例的导电切换电路块用作具有所谓的分流功能的1输入1输出切换电路块。在两个导电切换电路(20-1，20-2)中，与上述实施例类似地，能够防止截止状态下的高频信号的泄漏而没有产生任何由于电容器的电抗引起的插入损耗，并且能够提高最大容许输入功率。而且，由于使用了反相器电路16，所以能够通过一个控制信号控制电路块。

而且，当组合根据本实施例准备的多个导电切换电路块和解码器逻辑电路块时，能够获得用于切换高频信号的所有的n输入m输出电路组。

(第五实施例)

接下来将说明第五实施例。在本实施例中，第一和第三MOSFET的阈值电压Vth被从第二实施例(参见图11A)中改变。其它的结构能够与第二实施例相同。因此，省略了它们的详细说明。

在第二实施例中，根据“Vgs-Vth＝0-0.7＝-0.7V”，在截止状态，第一MOSFET 1和第三MOSFET 18的沟道被绝缘。另一方面，根据“Vgs-Vth＝-3.0-0.7＝-3.7V”，第二MOSFET 2的沟道被绝缘。结果第一MOSFET 1、第二MOSFET 2和第三MOSFET 18的最大容许电压分别变为1.4V、7.4V以及1.4V。

这里，假定在第一MOSFET 1、第二MOSFET 2和第三MOSFET 18之间，栅极宽度的比率被设置为“5∶1∶5”。

而且，假定在导通状态，通过第二控制端子6将+3V施加到每个MOSFET(1，2，18)的栅极，并且通过第一控制端子5将0V施加到第一节点17和第二节点19。根据“Vgs-Vth＝+3.0-0.7＝2.3V”，每个MOSFET变为导通状态。这里，假定每个MOSFET(1，2，18)的栅极宽度被设置为使得每个MOSFET的沟道电阻等于其栅极宽度为Wg的MOSFET的沟道电阻(Ron1＝Rch)。在该情况下，第一MOSFET 1、第二MOSFET2和第三MOSFET 18的栅极宽度分别变为7×Wg、1.4×Wg以及7×Wg。在截止状态，在第一MOSFET 1、第二MOSFET 2和第三MOSFET 18之间，压降的比率变为“1.4∶7.0∶1.4”。根据第二实施例，认为第一MOSFET 1、第二MOSFET 2和第三MOSFET 18的最大容许电压分别为1.4V、7.4V和1.4V，根据“1.4V+7.0V+1.4V＝9.8V”，最大容许输入电压增加到9.8V。另一方面，根据“7×Wg+1.4×Wg+7×Wg＝15.4×Wg”，总栅极宽度增加到15.4×Wg。

即，在第二实施例中，第二MOSFET 2的最大容许电压(7.4V)与第一MOSFET 1和第三MOSFET 18的最大容许电压(1.4V)的比率大。因此，如果第一、第二和第三MOSFET的栅极宽度被确定为与每个MOSFET的最大容许电压对应的电压被分配给每个MOSFET，则根据“7.4/1.4＝5.3”，第一和第三MOSFET中的每一个中的栅极宽度变为第二MOSFET 2中的栅极宽度的大约5.3倍。结果，增加了整个电路的面积大小。

另一方面，在本实施例中，第一MOSFET 1和第三MOSFET 18的阈值电压分别被设置为1.0V。而且，第二MOSFET 2的阈值电压被设置为0.7V。

在本实施例中，在截止状态，根据“Vgs-Vth＝0-1.0＝-1.0V”，第一MOSFET 1和第三MOSFET 18的沟道被绝缘。根据“Vgs-Vth＝-3.0-0.7＝-3.7V”，第二MOSFET 2的沟道被绝缘。即，第一MOSFET 1、第二MOSFET 2和第三MOSFET 18的最大容许电压分别变为2.0V、7.4V和2.0V。在第一MOSFET 1和第三MOSFET 18中的每一个中，因为阈值电压增加，因此最大容许电压增加。然而，在第一MOSFET1和第三MOSFET 18中的每一个中，导通状态的沟道电阻也增加。在第一MOSFET 1和第三MOSFET 18中的每一个中，沟道电阻的增加比率与导通状态的“Vgs-Vth”成比例并且根据“(3.0-0.7/3.0-1.0)＝2.0/2.3＝1.15”，变为第二实施例中的情况的1.15倍。

这里，假定每个MOSFET的栅极宽度被设置为使得在截止状态与每个MOSFET的最大容许电压相对应的电压被分配到每个MOSFET。此外，假定在导通状态，通过第二控制端子6将+3V施加到每个MOSFET(1，2，18)的栅极，并且通过第一控制端子5将0V施加到第一和第二节点(19，17)。这时，根据“Vgs-Vth＝+3V-1.0V＝2.0V”，第一MOSFET1和第三MOSFET 18中的每一个变为导电状态。根据“Vgs-Vth＝+3V-0.7V＝2.3V”，第二MOSFET 2的沟道变为导电状态。假定每个MOSFET的栅极宽度被设置成使得每个MOSFET的沟道电阻变为等于其栅极宽度为Wg的MOSFET的沟道电阻(Ron1＝Rch)。即，第一MOSFET 1、第二MOSFET 2和第三MOSFET 18的栅极宽度被分别设置为5.8×Wg、1.66×Wg以及5.8×Wg。在该情况下，在处于绝缘状态的第一MOSFET 1、第二MOSFET 2和第三MOSFET 18中，压降分别变为2.0V、7.0V和2.0V。整个电路的最大容许输入电压变为11.0V，并且与第二实施例相比较是增加的。而且，根据“5.8×Wg+1.66×Wg+5.8×Wg＝13.2×Wg”，总栅极宽度变为13.2×Wg，并且与第二实施例的情况相比能够是减小的。

如上所述，根据本实施例，第一MOSFET 1和第三MOSFET 18的阈值电压从0.7V改变为1.0V。结果，第一MOSFET 1和第三MOSFET 18的最大容许电压从1.4V改变为2.0V。第二MOSFET 2的最大容许电压(7.4V)与第一和第三MOSFET中的每一个的最大容许电压的比率从5.3倍(7.4V/1.4V＝5.3)减少到3.7倍(7.4V/2.0V＝3.7)。结果，当与每个MOSFET的最大容许电压相对应的电压被分配到每个MOSFET时，根据“7.4V/2.0V＝3.7”，第一MOSFET 1和第三MOSFET 18的栅极宽度能够是第二MOSFET 2的栅极宽度的大约3.7倍。因此，与第二实施例相比较，能够减小整个电路的面积大小。

如上所述，根据本实施例，最大容许输入电压能够进一步增加，而没有增加导通状态的沟道电阻，并且电路的面积大小能够减小，因为第一MOSFET 1和第三MOSFET 18中的每一个中的阈值电压与第二MOSFET 2中的阈值电压不同。

(第六实施例)

接下来，将描述第六实施例。图16是示出根据本实施例的导电切换电路20的电路图。根据本实施例的导电切换电路20包括被提供在第一端3和第二端4之间的n(n为大于3的数字)个MOSFET(M1至Mn)。该n个MOSFET被串联地连接。在n个MOSFET中的每一个中，栅极被经由电阻器R1连接到第二控制端子6。而且，提供在两个相邻的MOSFET之间的每个节点被经由电阻器R2连接到第一控制端子5。在每个MOSFET中，背栅被经由电阻器R3接地。其它的结构能够与第二实施例相同。因此，省略它们的详细说明。

根据本实施例，能够获得与上述实施例相同的效果。即，在截止状态，第一控制端子5将电压施加到每一个被提供在两个相邻的MOSFET之间的多个节点从而在每个MOSFET中产生的电容被减少。结果，能够防止截止状态下高频信号的泄漏，而没有产生任何插入损耗。而且，能够更有效地增加最大容许输入功率。

在下面将更详细地解释最大容许输入功率。在n个MOSFET当中，连接到第一端3的MOSFET将被描述为第一MOSFET(M1)。在n个MOSFET当中，连接到第二端4的MOSFET将被描述为第三MOSFET(Mn)。而且，提供在第一MOSFET(M1)和第三MOSFET(Mn)之间的多个MOSFET中的每一个将被描述为第二MOSFET。

假定0V被施加到第二控制端子6并且+3V被施加到第一控制端子5。在该情况下，根据“Vgs-Vth＝0-0.7＝-0.7V”，第一MOSFET(M1)和第三MOSFET(Mn)的沟道被绝缘。根据“Vgs-Vth＝-3.0-0.7＝-3.7V”，每个第二MOSFET被绝缘。第一MOSFET(M1)、每个第二MOSFET以及第三MOSFET(Mn)的最大容许电压分别变为1.4V、7.4V和1.4V。这里假定第一MOSFET(M1)、每个第二MOSFET以及第三MOSFET(Mn)之间的栅极宽度的比率被设置为“5∶1∶5”。在该情况下，根据“Vgs-Vth＝+3-0.7＝2.3V”，每个MOSFET(M1至Mn)变为导电状态。这里，假定每个MOSFET(M1至Mn)的栅极宽度被设置为使得每个MOSFET(M1至Mn)中的沟道电阻等于其栅极宽度为Wg的MOSFET的沟道电阻(Ron1＝Rch)。在该情况下，第一MOSFET(M1)、每个第二MOSFET以及第三MOSFET(Mn)的栅极宽度分别变为(5n-8)Wg、(n-1.6)Wg以及(5n-8)Wg。这时，导电切换电路20的最大容许输入电压变为“1.4×2+7.4×(n-2)”V。在第一控制端子没有被偏置并且每个MOSFET的栅极宽度被设置为相等的情况下，最大容许输入电压变为“1.4×n”V。与该情况相比较，根据本发明的导电切换电路20中的最大容许输入电压能够增加。

(第七实施例)

接下来将描述第七实施例。在本实施例中，每个MOSFET(M1至Mn)的阈值电压从第六实施例中的阈值电压改变。其它结构能够与第六实施例相同。因此，省略它们的详细说明。

在本实施例中，第一MOSFET(M1)和第三MOSFET(Mn)中的每一个中的阈值电压被设置为1.0V，并且每个第二MOSFET中的阈值电压被设置为0.7V。在该情况下，在截止状态，根据“Vgs-Vth＝0-1.0＝-1.0V”，第一MOSFET(M1)和第三MOSFET(Mn)中的每一个中的沟道被绝缘。而且，根据“Vgs-Vth＝-3.0-0.7＝-3.7V”，每个第二MOSFET的沟道被绝缘。

即，第一MOSFET(M1)、每个第二MOSFET以及第三MOSFET(Mn)的最大容许电压分别变为2.0V、7.4V和2.0V。在每个MOSFET(M1和Mn)中，通过阈值电压的增加增加最大容许电压。然而在第一MOSFET(M1)以及第三MOSFET(Mn)中的每一个中，导通状态的沟道电阻也被增加。在第一MOSFET(M1)以及第三MOSFET(Mn)中的每一个中，沟道电阻的增加比率与导通状态的“Vgs-Vth”成反比并且根据“(3.0-0.7/3.0-1.0)＝2.0/2.3＝1.15”，变为第六实施例中的情况的1.15倍。

这里假定每个MOSFET(M1至Mn)的栅极宽度被设置为使得与每个MOSFET的最大容许电压相对应的电压被分配给每个MOSFET。此外，假定在导通状态，通过第二控制端子6将+3V施加到每个MOSFET(M1至Mn)的栅极，并且通过第一控制端子5将0V施加到每个节点。在该情况下，根据“Vgs-Vth＝+3V-1.0V＝2.0V”，第一MOSFET(M1)和第三MOSFET(Mn)中的每一个变为导电状态。根据“Vgs-Vth＝+3V-0.7V＝2.3V”，每个第二MOSFET变为导电状态。在该情况下，假定每个MOSFET(M1至Mn)的栅极宽度被设置为使得每个MOSFET的导通状态的沟道电阻变为等于其栅极宽度为Wg的MOSFET的沟道电阻。在该情况下，第一MOSFET(M1)、每个第二MOSFET以及第三MOSFET(Mn)的栅极宽度变为(3.5n-4.7)Wg、(n-1.4)Wg以及(3.5n-4.7)Wg。与第六实施例比较，能够减少总栅极宽度。而且导电切换电路的最大容许输入电压变为(2.0×2+7.4×(n-2))V。根据本实施例，与第六实施例中的情况((1.4×2+7.4×(n-2))V)相比，最大容许输入电压能够增加。

如上所述，描述了第一至第七实施例。这些实施例不是相同独立的。如果不存在矛盾，则能够相互组合这些实施例。例如，在第二实施例中，通过反相器电路可以连接第一控制端子和第二控制端子。而且，作为第四实施例中的每个导电切换电路20，可以使用根据第二实施例的导电切换电路。

Claims (15)

1.一种导电切换电路，包括：

第一MOSFET；

第二MOSFET，所述第二MOSFET经由第一节点被连接至所述第一MOSFET；以及

第一控制端子，所述第一控制端子连接至所述第一节点；

其中所述第一MOSFET和所述第二MOSFET被提供为在导通状态下被串联地电气地连接，并且

所述第一控制端子被构造为将电压施加给所述第一节点从而当所述第一MOSFET和所述第二MOSFET是截止状态时减少在所述第一MOSFET和所述第二MOSFET中生成的电容。

2.根据权利要求1所述的导电切换电路，进一步包括，第三MOSFET，所述第三MOSFET经由第二节点被连接至所述第二MOSFET，

其中所述第二MOSFET和所述第三MOSFET被连接为在导通状态下是串联的，并且

所述第一控制端子被连接至所述第二节点并且被构造为将电压施加给所述第二节点从而当所述第一MOSFET、所述第二MOSFET以及所述第三MOSFET是截止状态时减少所述第二MOSFET和所述第三MOSFET的电容。

3.根据权利要求1所述的导电切换电路，其中所述第一控制端子经由第一电阻器连接至所述第一节点，所述第一电阻器的大小被设置为在导通状态下经过所述第一节点的信号没有被泄漏给所述第一控制端子。

4.根据权利要求1所述的导电切换电路，其中所述第一MOSFET和所述第二MOSFET的背栅分别经由10KΩ或者更大的电阻器接地。

5.根据权利要求1所述的导电切换电路，其中所述第一MOSFET和所述第二MOSFET的背栅分别经由10KΩ或者更大的电阻器连接至不同于地的公共电势端子。

6.根据权利要求5所述的导电切换电路，其中所述公共电势端子被构造为将电压施加给所述第一MOSFET和所述第二MOSFET的所述背栅从而在截止状态下减少在所述第一MOSFET和所述第二MOSFET中生成的电容。

7.根据权利要求1所述的导电切换电路，其中所述第一MOSFET和所述第二MOSFET中的每一个具有源极、漏极、以及栅极三个端子，并且不具有背栅端子。

8.根据权利要求1所述的导电切换电路，进一步包括，第二控制端子，所述第二控制端子被连接至所述第一MOSFET的栅极和所述第二MOSFET的栅极并且将电压施加给所述第一MOSFET和所述第二MOSFET的栅极以控制所述第一MOSFET和所述第二MOSFET的导通/截止状态。

9.根据权利要求8所述的导电切换电路，其中所述第一控制端子和所述第二控制端子经由反相器电路连接。

10.一种导电切换电路块，包括：

第一导电切换电路，所述第一导电切换电路被提供在第一端和第二端之间并且在导通状态下连接所述第一端和所述第二端；和

第二导电切换电路，所述第二导电切换电路被提供在地和所述第二端之间并且在导通状态下将所述第二端连接至地；

其中所述第一导电切换电路和所述第二导电切换电路中的每一个是根据权利要求1所述的导电切换电路。

11.根据权利要求10所述的导电切换电路块，其中所述第一导电切换电路中的所述第一控制端子经由反相器电路被连接至所述第二导电切换电路中的所述第一控制端子。

12.一种导电切换电路的操作方法，所述导电切换电路具有第一MOSFET；经由第一节点被连接至所述第一MOSFET的第二MOSFET；以及被连接至所述第一节点的第一控制端子，其中在导通状态下串联地连接所述第一MOSFET和所述第二MOSFET，所述方法包括：

控制所述第一MOSFET和所述第二MOSFET使其处于截止状态；

将电压施加给所述第一节点从而当所述第一MOSFET和所述第二MOSFET是截止状态时所述第一MOSFET和所述第二MOSFET中生成的寄生电容减少。

13.根据权利要求2所述的导电切换电路，其中所述第一MOSFET的栅极宽度和所述第三MOSFET的栅极宽度大于所述第二MOSFET的栅极宽度。

14.一种导电切换电路，包括：

多个MOSFET，所述多个MOSFET被提供在第一端和第二端之间以在导通状态下被串联地电气连接；以及

第一控制端子，所述第一控制端子被连接到存在于所述多个MOSFET之间的多个节点；

其中所述第一控制端子被构造为将电压施加到所述多个节点中的每一个从而当所述多个MOSFET是截止状态时减少在所述多个MOSFET中产生的电容，

所述多个MOSFET包括：

连接到所述第一端的第一MOSFET；

连接到所述第二端的第三MOSFET；以及

多个第二MOSFET，所述多个第二MOSFET被提供在所述第一MOSFET和所述第三MOSFET之间，并且

所述第一MOSFET的栅极宽度和所述第三MOSFET的栅极宽度大于所述多个第二MOSFET中的每一个的栅极宽度。

15.一种导电切换电路，包括：

多个MOSFET，所述多个MOSFET被提供在第一端和第二端之间以在导通状态下被串联地电气连接；以及

第一控制端子，所述第一控制端子被连接到存在于所述多个MOSFET之间的多个节点；

其中所述第一控制端子被构造为将电压施加到所述多个节点中的每一个，从而当所述多个MOSFET是截止状态时减少在所述多个MOSFET中产生的电容，

所述多个MOSFET包括：

被连接到所述第一端的第一MOSFET；

被连接到所述第二端的第三MOSFET；以及

多个第二MOSFET，所述多个第二MOSFET被提供在所述第一MOSFET和所述第三MOSFET之间，并且

所述第一MOSFET和所述第三MOSFET的阈值电压被设置为不同于所述多个第二MOSFET中的每一个的阈值电压。

Images