JP2006121217A - 半導体切替回路 - Google Patents
半導体切替回路 Download PDFInfo
- Publication number
- JP2006121217A JP2006121217A JP2004304613A JP2004304613A JP2006121217A JP 2006121217 A JP2006121217 A JP 2006121217A JP 2004304613 A JP2004304613 A JP 2004304613A JP 2004304613 A JP2004304613 A JP 2004304613A JP 2006121217 A JP2006121217 A JP 2006121217A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- terminal
- source
- drain
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】 最大許容入力電力を向上させ、かつオン抵抗の増加を抑制する。
【解決手段】 エンハンスメント型nチャネルMOSFET T1と、第1、第2の端子RF_1、RF_2と、MOSFET T1のスイッチングを制御する制御信号が入力される制御端子Vcontと、MOSFET T1のドレイン又はソースと第1の端子RF_1との間に接続された第1の容量素子C1と、MOSFET T1のソース又はドレインと第2の端子RF_2との間に接続された第2の容量素子C2と、MOSFET T1のゲートと、制御端子Vcontとの間に接続された第1の抵抗Rg1と、制御端子Vcontに入力側が接続された、MOSFET T1のスイッチング制御用の論理回路IN1と、MOSFET T1のソースまたはドレインのいずれか一方と、論理回路IN1の出力側との間に接続された第2の抵抗Rd1とを備えることを特徴とする。
【選択図】 図1
【解決手段】 エンハンスメント型nチャネルMOSFET T1と、第1、第2の端子RF_1、RF_2と、MOSFET T1のスイッチングを制御する制御信号が入力される制御端子Vcontと、MOSFET T1のドレイン又はソースと第1の端子RF_1との間に接続された第1の容量素子C1と、MOSFET T1のソース又はドレインと第2の端子RF_2との間に接続された第2の容量素子C2と、MOSFET T1のゲートと、制御端子Vcontとの間に接続された第1の抵抗Rg1と、制御端子Vcontに入力側が接続された、MOSFET T1のスイッチング制御用の論理回路IN1と、MOSFET T1のソースまたはドレインのいずれか一方と、論理回路IN1の出力側との間に接続された第2の抵抗Rd1とを備えることを特徴とする。
【選択図】 図1
Description
本発明は半導体切替回路に関し、特にシリコン基板上に形成されたMOSFETを含む高周波半導体切替回路に好適なものである。
1GHz、あるいはそれ以上の高い周波数領域で優れたスイッチング特性を実現する高周波半導体切替回路として、これまで基板が半絶縁性でかつ高い電子移動度を有する化合物半導体が多用されてきた。
しかし、近年、CMOSプロセスによる高周波半導体切替回路の開発が盛んに行われている。その大きな理由は、CMOSスイッチは他のCMOS・RF・ICに集積可能だからである。
しかし、シリコン基板に形成されるMOSFETにより高周波半導体切替回路を実現しようとすると、導電性基板であるが故に、MOSFETのON抵抗に起因する挿入損失に加えて、基板の抵抗に起因する挿入損失が生じてしまうという問題があった。
また、高周波半導体切替回路を送受切替スイッチとして用いる場合には、相当大きい最大許容入力電力が求められる。そのためには、MOSFETを縦積みとする、あるいはマルチゲート構造とすることが必要となる。しかしこれは、ON抵抗の増加を意味し、挿入損失の増大を招くこととなる。このようなMOSFETを縦積み、あるいはマルチゲート化したことによるON抵抗の増加を抑えるために、ゲート幅を大きくするという手法がある。しかし、チップ面積の増大とアイソレーションの劣化とを招く。このようなトレードオフの関係の中で最適化を行うことになるが、化合物半導体による切替回路に比べて、CMOSスイッチの特性はかなり劣ったものになっていた。
従来の高周波半導体切替回路を開示する文献を以下に記載する。
特開平10−242836号公報
特開平11−46101号公報
特開平09−289443号公報
特開平08−70245号公報
特開平09−214201号公報
特開平10−284901号公報
特開2003−37521号公報
特開2000−261302号公報
本発明は上記事情に鑑み、最大許容入力電力を向上させると共に、オン抵抗の増加を抑制することが可能な半導体切替回路を提供することを目的とする。
本発明の一態様による半導体切替回路は、
エンハンスメント型nチャネルMOSFETと、
第1、第2の端子と、
前記MOSFETのスイッチングを制御する制御信号が入力される制御端子と、
前記MOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記MOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記MOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記MOSFETのスイッチング制御用の論理回路と、
前記MOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
を備えることを特徴とする。
エンハンスメント型nチャネルMOSFETと、
第1、第2の端子と、
前記MOSFETのスイッチングを制御する制御信号が入力される制御端子と、
前記MOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記MOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記MOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記MOSFETのスイッチング制御用の論理回路と、
前記MOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
を備えることを特徴とする。
また、本発明の一態様による半導体切替回路は、
第1、第2のエンハンスメント型nチャネルMOSFETと、
第1、第2、第3の端子と、
前記第1、第2のMOSFETのそれぞれのスイッチングを制御する制御信号が入力される制御端子と、
前記第1のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記第1のMOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記第2のMOSFETのドレイン又はソースと前記第2の端子との間に接続された第3の容量素子と、
前記第2のMOSFETのソース又はドレインと前記第3の端子との間に接続された第4の容量素子と、
前記第1のMOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記MOSFETのスイッチング制御用の論理回路と、
前記第1のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
前記第2のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第3の抵抗と、
前記第2のMOSFETのゲートと、前記論理回路の出力側との間に接続された第4の抵抗と、
を備えることを特徴とする。
第1、第2のエンハンスメント型nチャネルMOSFETと、
第1、第2、第3の端子と、
前記第1、第2のMOSFETのそれぞれのスイッチングを制御する制御信号が入力される制御端子と、
前記第1のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記第1のMOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記第2のMOSFETのドレイン又はソースと前記第2の端子との間に接続された第3の容量素子と、
前記第2のMOSFETのソース又はドレインと前記第3の端子との間に接続された第4の容量素子と、
前記第1のMOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記MOSFETのスイッチング制御用の論理回路と、
前記第1のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
前記第2のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第3の抵抗と、
前記第2のMOSFETのゲートと、前記論理回路の出力側との間に接続された第4の抵抗と、
を備えることを特徴とする。
あるいは、本発明の一態様による半導体切替回路は、
第1、第2、第3、第4のエンハンスメント型nチャネルMOSFETと、
第1、第2、第3、第4、第5の端子と、
前記第1〜第4のMOSFETのそれぞれのスイッチングを制御する制御信号が入力される制御端子と、
前記第1のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記第1のMOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記第2のMOSFETのドレイン又はソースと前記第2の端子との間に接続された第3の容量素子と、
前記第2のMOSFETのソース又はドレインと前記第3の端子との間に接続された第4の容量素子と、
前記第3のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第5の容量素子と、
前記第3のMOSFETのソース又はドレインと前記第4の端子との間に接続された第6の容量素子と、
前記第4のMOSFETのドレイン又はソースと前記第3の端子との間に接続された第7の容量素子と、
前記第4のMOSFETのソース又はドレインと前記第5の端子との間に接続された第8の容量素子と、
前記第1のMOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記第1〜第4のMOSFETのスイッチング制御用の論理回路と、
前記第1のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
前記第2のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第3の抵抗と、
前記第2のMOSFETのゲートと、前記論理回路の出力側との間に接続された第4の抵抗と、
前記第3のMOSFETのゲートと、前記論理回路の出力側との間に接続された第5の抵抗と、
前記第3のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第6の抵抗と、
前記第4のMOSFETのゲートと、前記制御端子との間に接続された第7の抵抗と、
前記第4のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第8の抵抗と、
を備えることを特徴とする。
第1、第2、第3、第4のエンハンスメント型nチャネルMOSFETと、
第1、第2、第3、第4、第5の端子と、
前記第1〜第4のMOSFETのそれぞれのスイッチングを制御する制御信号が入力される制御端子と、
前記第1のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記第1のMOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記第2のMOSFETのドレイン又はソースと前記第2の端子との間に接続された第3の容量素子と、
前記第2のMOSFETのソース又はドレインと前記第3の端子との間に接続された第4の容量素子と、
前記第3のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第5の容量素子と、
前記第3のMOSFETのソース又はドレインと前記第4の端子との間に接続された第6の容量素子と、
前記第4のMOSFETのドレイン又はソースと前記第3の端子との間に接続された第7の容量素子と、
前記第4のMOSFETのソース又はドレインと前記第5の端子との間に接続された第8の容量素子と、
前記第1のMOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記第1〜第4のMOSFETのスイッチング制御用の論理回路と、
前記第1のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
前記第2のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第3の抵抗と、
前記第2のMOSFETのゲートと、前記論理回路の出力側との間に接続された第4の抵抗と、
前記第3のMOSFETのゲートと、前記論理回路の出力側との間に接続された第5の抵抗と、
前記第3のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第6の抵抗と、
前記第4のMOSFETのゲートと、前記制御端子との間に接続された第7の抵抗と、
前記第4のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第8の抵抗と、
を備えることを特徴とする。
本発明の半導体切替回路によれば、最大許容入力電力を向上させ、かつオン抵抗の増加を抑制することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
(1)実施の形態1
本発明の実施の形態1による高周波半導体切替回路の構成を図1に示す。
本発明の実施の形態1による高周波半導体切替回路の構成を図1に示す。
本実施の形態1は、エンハンスメント型nチャネルMOSFET T1、MOSFET T1のソースおよびドレインにそれぞれ一端が接続されたDC成分除去用の容量C1およびC2、MOSFET T1のゲートに一端が接続された高抵抗Rg1、MOSFET T1のソース又はドレインのいずれか一方に一端が接続された高抵抗Rd1、抵抗Rg1の他端と抵抗Rd1の他端との間に入出力端子がそれぞれ接続された、pチャネルMOSFET PT1及びnチャネルMOSFET NT1から成るCMOSインバータ回路IN1とを備えている。
容量C1およびC2のそれぞれの他端には、高周波信号線が接続されるべき端子RF_1、RF_2が接続されている。
CMOSインバータ回路IN1に接続された端子GNDは接地用端子、端子Vccは電源電圧Vcc端子である。
CMOSインバータ回路IN1の入力端子には、スイッチング制御用の制御電圧Vcontが供給される制御端子Vcontが接続されている。
尚、抵抗Rg1、Rd1は高周波信号が漏れないのに十分な大きさを有する抵抗であって、例えば10kΩ程度の値を有する。
以下、上記構成を備えた本実施の形態1の動作について説明する。
A1)制御電圧Vcontが0Vの時
CMOSインバータ回路IN1の入力端子に0Vの制御電圧Vcontが入力され、出力端子から電源電圧Vccが出力される。
CMOSインバータ回路IN1の入力端子に0Vの制御電圧Vcontが入力され、出力端子から電源電圧Vccが出力される。
nチャネルMOSFET T1のゲートに0Vが印加され、CMOSインバータ回路IN1の出力端子が接続されたドレイン又はソース、ここではソースとすると、電源電圧Vccが印加される。
今、電源電圧Vccが3Vであるとすると、MOSFET T1のゲート・ソース間電圧Vgsは、−3Vとなる。
また、MOSFET T1のしきい値電圧Vthが0.7Vであるとすると、この時、MOSFET T1はOFF状態になる。
この結果、端子RF_1と端子RF_2との間は、非導通状態になる。
B1)制御電圧Vcontが3Vの時
MOSFET T1のゲートには3V、ソースには0Vが印加される。これにより、MOSFET T1のゲート・ソース間電圧Vgs=3Vとなり、MOSFET T1はオン状態となる。
MOSFET T1のゲートには3V、ソースには0Vが印加される。これにより、MOSFET T1のゲート・ソース間電圧Vgs=3Vとなり、MOSFET T1はオン状態となる。
ここで、MOSFET T1がオンの時には、電圧Vgs−Vth=2.3Vとなり、十分に低いオン抵抗が実現される。
一方、上述したMOSFET T1がオフの時には、電圧Vgs−Vth=−3.7Vとなり、十分大きい入力振幅に対してもオフ状態を維持することができる。
端子RF_2を接地し、端子RF_1にサイン波電圧を印加したとすると、電圧振幅が7.4V(peak to peak値では14.8Vpp)になるまで、MOSFET T1はオフ状態を維持することができる。
50Ω系における7.4Vの電圧振幅を電力換算すると、27.38dBmとなる。従って、例えばPHS(Personal Handyphone System)用の送受信スイッチとして、十分利用可能な最大許容入力電力を実現することができる。
上述したように本実施の形態1によれば、ゲート電圧のみを0Vと3Vの間でスイングさせるだけでなく、ソース・ドレイン間電圧を0Vと3Vの間でスイングさせることにより、相対的にゲート・ソース間電圧Vgsを電源電圧Vccの2倍の振幅(6V)でスイングさせることができる。
これにより、最大許容入力振幅を上げてオフ状態を維持するとともに、MOSFETのオン抵抗を下げてGaAs系FETのオン抵抗に近づけることができる。
尚、図1に示された回路構成では、CMOSインバータ回路IN1の入力端子と抵抗Rg1とが接続され、また出力端子と抵抗Rd1とが接続されている。しかし、この逆に入力端子と抵抗Rd1とが接続され、出力端子と抵抗Rg1とが接続された構成であってもよい。この場合には、制御電圧Vcontに対する動作の極性が逆になるだけであり、図1に示された回路構成と同等の効果が得られる。
(2)実施の形態2
本発明の実施の形態2による高周波半導体切替回路の構成を図2に示す。
本発明の実施の形態2による高周波半導体切替回路の構成を図2に示す。
本実施の形態2は、上記実施の形態1で示された回路を1ユニットとした場合に、このユニットを2つ使用し、さらに2つのスパイラルインダクタL1、L2をMOSFET T1のソース・ドレイン間、及びMOSFET T2のソース、ドレイン間に接続した、いわゆる共振型SPDT(Single-Pole Double-Throw)スイッチに相当する。
本実施の形態2は、エンハンスメント型nチャネルMOSFET T1及びT2、MOSFET T1のソースおよびドレインにそれぞれ一端が接続されたDC成分除去用の容量C1およびC2、MOSFET T2のソースおよびドレインにそれぞれ一端が接続されたDC成分除去用の容量C3およびC4、MOSFET T1のゲートに一端が接続された高抵抗Rg1、MOSFET T1のソース又はドレインのいずれか一方に一端が接続された高抵抗Rd1、MOSFET T2のゲートに一端が接続された高抵抗Rg2、MOSFET T1のソース又はドレインのいずれか一方に一端が接続された抵抗Rd2、抵抗Rg1の他端および抵抗Rg2の他端に入力端子が接続され、抵抗Rd1の他端および抵抗Rg2の他端との間に出力端子が接続された、pチャネルMOSFET PT1及びnチャネルMOSFET NT1から成るCMOSインバータ回路IN1、さらに上述したように、MOSFET T1のソース・ドレイン間、及びMOSFET T2のソース、ドレイン間にそれぞれ接続されたスパイラルインダクタL1、L2とを備えている。
容量C1の他端には、高周波信号線が接続されるべき端子RF_1が接続され、容量C4の他端には、高周波信号線が接続されるべき端子RF_2が接続されている。
容量C2の他端と容量C3の他端との接続点には、共通端子RF_COMが接続されている。
CMOSインバータ回路IN1に接続された端子GNDは接地用端子、端子Vccは電源電圧Vcc端子である。
CMOSインバータ回路IN1の入力端子には、スイッチング制御用の電圧Vcontが供給される制御端子Vcontが接続されている。
抵抗Rg1、Rg2、Rd1、Rd2は、高周波信号が漏れないのに十分な大きさを有する抵抗であって、例えば10kΩ程度の値を有する。
以下、上記構成を備えた本実施の形態2の動作について説明する。
本実施の形態2では、制御電圧Vcontに基づいて、共通端子RF_COMと高周波信号端子RF_1との間、あるいは共通端子RF_COMと高周波信号端子RF_2との間で、信号経路の切替が行われる。
スパイラルインダクタL1は、MOSFET T1のオフ容量と高周波信号RFの周波数とで並列共振するように設計されており、同様にスパイラルインダクタL2は、MOSFET T2のオフ容量と高周波信号RFの周波数とで並列共振するように設計されている。
ここで、電源電圧Vccが3V、MOSFET T1、T2のしきい値電圧Vthがそれぞれ0.7Vであるとする。
A2)制御電圧Vcontが0Vの時
CMOSFETインバータ回路IN1の入力端子側の電圧0VがトランジスタT1のゲート、トランジスタT2のソースに印加され、出力端子側の電圧Vcc=3VがトランジスタT2のゲート、トランジスタT1のソースに印加されて、MOSFET T1はオフ状態、T2はオン状態となる。
CMOSFETインバータ回路IN1の入力端子側の電圧0VがトランジスタT1のゲート、トランジスタT2のソースに印加され、出力端子側の電圧Vcc=3VがトランジスタT2のゲート、トランジスタT1のソースに印加されて、MOSFET T1はオフ状態、T2はオン状態となる。
端子RF_1と端子RF_COMとの間は遮断状態になり、端子RF_2と端子RF_COMとの間は導通状態となる。
ここで、MOSFET T1のオフ容量とスパイラルインダクタL1とは、高周波信号RFの周波数において並列共振するように設計されているので、オフ状態において十分高いアイソレーションが実現される。
B2)制御電圧Vcontが3Vの時
MOSFET T1はオン状態、MOSFET T2はオフ状態となる。これにより、端子RF_1と端子RF_COMとの間は導通状態になり、端子RF_2と端子RF_COMとの間は遮断状態となる。
MOSFET T1はオン状態、MOSFET T2はオフ状態となる。これにより、端子RF_1と端子RF_COMとの間は導通状態になり、端子RF_2と端子RF_COMとの間は遮断状態となる。
MOSFET T2のオフ容量とスパイラルインダクタL2とは、高周波信号RFの周波数において並列共振するように設計されており、十分に高いアイソレーションが実現される。
本実施の形態2によれば、上記実施の形態1と同様に、MOSFET T1、T2のいずれかがオン状態となった場合、そのVgs−Vthは2.3Vと十分に高いので、小さいオン抵抗が実現される。
一方、オフ状態となるMOSFETのVgs−Vthは−3.7Vと十分に低く、最大許容入力電力は十分に高い値(27.38dBm)となる。
より大きい最大許容入力電力が必要な場合は、MOSFET T1、T2を縦積みにするか、あるいはマルチゲート構造とすればよい。
尚、スパイラルインダクタL1、L2は、外付け部品として構成してもよい。
(3)実施の形態3
本発明の実施の形態3による高周波半導体切替回路の構成を図3に示す。
本発明の実施の形態3による高周波半導体切替回路の構成を図3に示す。
実施の形態3は上記実施の形態1で示された、MOSFET T1、容量C1及びC2、抵抗Rg1及びRd1、インバータ回路IN1を1ユニットとし、インバータ回路IN1を共有した状態で4つのユニットを用いて構成した、いわゆるシャント型SPDTスイッチである。
即ち、MOSFET T1、容量C1及びC2、抵抗Rg1及びRd1を有し、インバータ回路IN1を共有する第1のユニット、MOSFET T2、容量C3及びC4、抵抗Rg2及びRd2を有し、インバータ回路IN1を共有する第2のユニット、MOSFET T3、容量C5及びC6、抵抗Rg3及びRd3を有し、インバータ回路IN1を共有する第2のユニット、MOSFET T4、容量C7及びC8、抵抗Rg4及びRd4を有し、インバータ回路IN1を共有する第2のユニットを備えている。
そして、容量C1およびC5のそれぞれの一端の接続点、また容量C4およびC7のそれぞれの一端の接続点には、高周波信号線が入力される端子RF_1、RF_2がそれぞれ接続されている。
容量C6、C8のそれぞれの一端には、接地用端子GND_1、GND_2が接続されている。
CMOSインバータ回路IN1に接続された端子GNDは接地用端子、端子Vccは電源電圧Vcc端子である。
CMOSインバータ回路IN1の入力端子には、スイッチング制御用の電圧Vcontが供給される制御端子Vcontが接続されている。
尚、抵抗Rg1〜Rg4、Rd1〜Rd4は、それぞれ高周波信号が漏れないのに十分な大きさを有する抵抗であって、例えば10kΩ程度の値を有する。
以下、上記構成を備えた本実施の形態4の動作について説明する。
1つの共通高周波信号入力端子RF_COMに対し、二つの高周波信号入力端子RF_1、RF_2の間で、信号経路の切替が行われる。
上記実施の形態1、2と同様に、電源電圧Vccを3V、MOSFET T1〜T4のそれぞれの閾値電圧Vthを0.7Vとする。
A3)制御電圧Vcontが0Vの時
インバータ回路IN1の入力端子に0Vの制御電圧Vcontが入力されて、MOSFET T1、T4がオフ状態になる。インバータ回路IN1の出力端子から3Vの電源電圧Vccが出力されて、MOSFET T2、T3がオン状態になる。
インバータ回路IN1の入力端子に0Vの制御電圧Vcontが入力されて、MOSFET T1、T4がオフ状態になる。インバータ回路IN1の出力端子から3Vの電源電圧Vccが出力されて、MOSFET T2、T3がオン状態になる。
これにより、端子RF_1と端子RF_COMとの間が遮断状態になり、端子RF_2と端子RF_COMとの間が導通状態となる。
B3)制御電圧Vcontが3Vの時
MOSFET T1、T4がオン状態、MOSFET T2、T3がオフ状態になる。
MOSFET T1、T4がオン状態、MOSFET T2、T3がオフ状態になる。
この結果、端子RF_1と端子RF_COMとの間は導通状態になり、端子RF_2と端子RF_COMとの間は遮断状態となる。
上記実施の形態1と同様に、本実施の形態3においてもオン状態となるMOSFETのVgs−Vthは2.3Vと十分に高く、小さいオン抵抗が実現される。
また、オフ状態となるMOSFETのVgs−Vthは−3.7Vと十分に低く、最大許容入力電力は十分に高い値(27.38dBm)が得られる。
さらに大きい最大許容入力電力が必要な場合は、MOSFET T1〜T4を縦積みにするか、あるいはマルチゲート構造とすればよい。
ここで、本実施の形態3と、比較例としての高周波半導体切替回路例との対比を行う。
図4に、比較例によるシャント型SPDTスイッチの構成を示す。
共通の高周波入力端子RF_COMと、一方の高周波入力端子RF_1との間に、スイッチング用のMOSFET T1のソース、ドレインが接続され、高周波入力端子RF_COMと、一方の高周波入力端子RF_1との間にスイッチング用のMOSFET T1のソース、ドレインが接続されている。
端子RF_1と接地端子GND_1との間に、シャント用のMOSFET T3のソース、ドレインが接続され、端子RF_2と接地端子GND_2との間に、シャント用のMOSFET T4のソース、ドレインが接続されている。
MOSFET T1、T4のゲートには抵抗Rg1、Rg4を介して、制御電圧Vcontが入力されるインバータ回路IN1の入力端子が接続され、MOSFET T2、T3のゲートには抵抗Rg2、Rg3を介して、インバータ回路IN1の出力端子が接続されている。
端子RF_1、RF_2、RF_COM、GND_1、GND_2と、それぞれのMOSFETの一端との間には、容量C1〜C5が接続されている。
そしてこの比較例では、トランジスタT1〜T4のそれぞれの一端に、抵抗Rdd1〜Rdd3を介してバイアス電位として中間電位Vbiasが印加されている。
上記実施の形態1〜3と同様に、電源電圧Vcc=3V、閾値電圧Vth=0.7V、さらに中間電位Vbias=1.5Vとした場合に、Vgs−Vthの値を計算すると以下のようである。
A0)オン状態の時
Vgs−Vth=3−1.5−0.7=0.8V
この値は、上記実施の形態1〜3における2.3Vより低く、よって本実施の形態1〜3によりオン抵抗が増加する。
Vgs−Vth=3−1.5−0.7=0.8V
この値は、上記実施の形態1〜3における2.3Vより低く、よって本実施の形態1〜3によりオン抵抗が増加する。
B0)オフ状態の時
Vgs−Vth=0−1.5−0.7=−2.2V
上記実施の形態1〜3における値は−3.7Vであり、比較例では最大許容入力電力が低下する。
Vgs−Vth=0−1.5−0.7=−2.2V
上記実施の形態1〜3における値は−3.7Vであり、比較例では最大許容入力電力が低下する。
以上のように、本実施の形態1〜3によれば、オン抵抗が減少すると共に最大許容入力電力が増加することがわかる。
以上、3つの実施の形態1〜3について説明したが、上記実施の形態1として示された回路を1ユニットとし、それを複数個組み合わせてスイッチを構成することにより、同様の効果が得られる。
また、一般にSOI(Silicon On Insulator)基板を用いて形成したCMOSスイッチは高周波特性に優れるが、本発明においてもSOIを用いることは有効である。
また、上記実施の形態1〜3では、電源電圧Vccとして3Vの場合を例にとり説明したが、より高い電源電圧を用いた場合には最大許容入力電力はそれに伴って向上する。
また、外部から供給される電源電圧Vccを、別途設けられたチャージポンプ回路によって昇圧し、上記電源端子Vccに供給することによって最大許容入力電力を向上させることも有効である。
上記実施の形態1〜3において用いられている容量は、その構成について限定しないか、高周波特性に優れるMIM(金属・絶縁体・金属)構造のものを用いるとより高周波特性を改善することができる。また、その値はボンディングワイヤ等に寄生するインダクタンスの値を考慮し、それらと直列共振するような値に設定することが望ましい。
また、SPnT(nは3以上の整数)スイッチを構成する場合、制御端子の数を減らすために、上記実施の形態1〜3におけるインバータ回路等のロジック回路をCMOS回路で構成し、同一半導体基板に集積してもよい。
Rg1〜Rg4、Rd1〜Rd4 高周波信号遮断用抵抗
C1〜C8 DC成分除去用容量
T1〜T4 エンハンスメント型nチャネルMOSFET
RF_COM 高周波信号入力端子
RF_1、RF_2 共通高周波信号入力端子
GND_1、GND_2 高周波接地端子
GND 接地端子
Vcc 電源電圧端子
Vcont 制御端子
PT1 pチャネルMOSFET
NT1 nチャネルMOSFET
IN1 CMOSインバータ回路
C1〜C8 DC成分除去用容量
T1〜T4 エンハンスメント型nチャネルMOSFET
RF_COM 高周波信号入力端子
RF_1、RF_2 共通高周波信号入力端子
GND_1、GND_2 高周波接地端子
GND 接地端子
Vcc 電源電圧端子
Vcont 制御端子
PT1 pチャネルMOSFET
NT1 nチャネルMOSFET
IN1 CMOSインバータ回路
Claims (5)
- エンハンスメント型nチャネルMOSFETと、
第1、第2の端子と、
前記MOSFETのスイッチングを制御する制御信号が入力される制御端子と、
前記MOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記MOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記MOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記MOSFETのスイッチング制御用の論理回路と、
前記MOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
を備えることを特徴とする半導体切替回路。 - 第1、第2のエンハンスメント型nチャネルMOSFETと、
第1、第2、第3の端子と、
前記第1、第2のMOSFETのそれぞれのスイッチングを制御する制御信号が入力される制御端子と、
前記第1のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記第1のMOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記第2のMOSFETのドレイン又はソースと前記第2の端子との間に接続された第3の容量素子と、
前記第2のMOSFETのソース又はドレインと前記第3の端子との間に接続された第4の容量素子と、
前記第1のMOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記MOSFETのスイッチング制御用の論理回路と、
前記第1のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
前記第2のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第3の抵抗と、
前記第2のMOSFETのゲートと、前記論理回路の出力側との間に接続された第4の抵抗と、
を備えることを特徴とする半導体切替回路。 - 前記第1、第2のMOSFETの少なくともいずれか一つのソース、ドレインに並列に接続されたインダクタ素子をさらに備えることを特徴とする請求項2記載の半導体切替回路。
- 第1、第2、第3、第4のエンハンスメント型nチャネルMOSFETと、
第1、第2、第3、第4、第5の端子と、
前記第1〜第4のMOSFETのそれぞれのスイッチングを制御する制御信号が入力される制御端子と、
前記第1のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第1の容量素子と、
前記第1のMOSFETのソース又はドレインと前記第2の端子との間に接続された第2の容量素子と、
前記第2のMOSFETのドレイン又はソースと前記第2の端子との間に接続された第3の容量素子と、
前記第2のMOSFETのソース又はドレインと前記第3の端子との間に接続された第4の容量素子と、
前記第3のMOSFETのドレイン又はソースと前記第1の端子との間に接続された第5の容量素子と、
前記第3のMOSFETのソース又はドレインと前記第4の端子との間に接続された第6の容量素子と、
前記第4のMOSFETのドレイン又はソースと前記第3の端子との間に接続された第7の容量素子と、
前記第4のMOSFETのソース又はドレインと前記第5の端子との間に接続された第8の容量素子と、
前記第1のMOSFETのゲートと、前記制御端子との間に接続された第1の抵抗と、
前記制御端子に入力側が接続された、前記第1〜第4のMOSFETのスイッチング制御用の論理回路と、
前記第1のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第2の抵抗と、
前記第2のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第3の抵抗と、
前記第2のMOSFETのゲートと、前記論理回路の出力側との間に接続された第4の抵抗と、
前記第3のMOSFETのゲートと、前記論理回路の出力側との間に接続された第5の抵抗と、
前記第3のMOSFETのソースまたはドレインのいずれか一方と、前記制御端子との間に接続された第6の抵抗と、
前記第4のMOSFETのゲートと、前記制御端子との間に接続された第7の抵抗と、
前記第4のMOSFETのソースまたはドレインのいずれか一方と、前記論理回路の出力側との間に接続された第8の抵抗と、
を備えることを特徴とする半導体切替回路。 - 前記論理回路は、CMOS構成によるインバータ回路であることを特徴とする請求項1乃至4のいずれかに記載の半導体切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304613A JP2006121217A (ja) | 2004-10-19 | 2004-10-19 | 半導体切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304613A JP2006121217A (ja) | 2004-10-19 | 2004-10-19 | 半導体切替回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006121217A true JP2006121217A (ja) | 2006-05-11 |
Family
ID=36538717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304613A Pending JP2006121217A (ja) | 2004-10-19 | 2004-10-19 | 半導体切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006121217A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109710A (ja) * | 2008-10-30 | 2010-05-13 | New Japan Radio Co Ltd | 利得可変型増幅器 |
CN101814908A (zh) * | 2009-02-19 | 2010-08-25 | 恩益禧电子股份有限公司 | 导电切换电路及其操作方法、导电切换电路块 |
WO2012053124A1 (ja) * | 2010-10-18 | 2012-04-26 | パナソニック株式会社 | 高周波用スイッチ回路 |
WO2014024340A1 (ja) * | 2012-08-09 | 2014-02-13 | パナソニック株式会社 | 高周波半導体スイッチ回路とそれを備えた高周波無線システム |
-
2004
- 2004-10-19 JP JP2004304613A patent/JP2006121217A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109710A (ja) * | 2008-10-30 | 2010-05-13 | New Japan Radio Co Ltd | 利得可変型増幅器 |
CN101814908A (zh) * | 2009-02-19 | 2010-08-25 | 恩益禧电子股份有限公司 | 导电切换电路及其操作方法、导电切换电路块 |
WO2012053124A1 (ja) * | 2010-10-18 | 2012-04-26 | パナソニック株式会社 | 高周波用スイッチ回路 |
JP2012090012A (ja) * | 2010-10-18 | 2012-05-10 | Panasonic Corp | 高周波用スイッチ回路 |
WO2014024340A1 (ja) * | 2012-08-09 | 2014-02-13 | パナソニック株式会社 | 高周波半導体スイッチ回路とそれを備えた高周波無線システム |
US9312853B2 (en) | 2012-08-09 | 2016-04-12 | Panasonic Intellectual Property Management Co., Ltd. | High frequency semiconductor switch circuit and high frequency radio system including same |
JPWO2014024340A1 (ja) * | 2012-08-09 | 2016-07-25 | パナソニックIpマネジメント株式会社 | 高周波半導体スイッチ回路とそれを備えた高周波無線システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8084894B2 (en) | Solid state relay | |
JP3790227B2 (ja) | 高周波スイッチ回路 | |
US8295784B2 (en) | Semiconductor switching device | |
KR101400175B1 (ko) | 입력을 출력에 접속하고 입력을 출력으로부터 접속을 끊는 장치 및 방법 | |
US7710189B2 (en) | Semiconductor device for RF switching | |
US8212604B2 (en) | T switch with high off state isolation | |
US7224204B2 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
US20070290744A1 (en) | Radio frequency switching circuit, radio frequency switching device, and transmitter module device | |
KR20020067530A (ko) | 캐스코드 부트스트랩형 아날로그 전력 증폭기 회로 | |
US20110050288A1 (en) | Semiconductor switch | |
US20060252394A1 (en) | Switching circuit | |
JP2004146862A (ja) | スイッチ半導体集積回路 | |
US7236044B2 (en) | Apparatus and method for adjusting the substrate impedance of a MOS transistor | |
US6700433B2 (en) | Drain activated/deactivated AC coupled bandpass RF switch | |
US9698774B2 (en) | 20V to 50V high current ASIC PIN diode driver | |
US7148737B2 (en) | Semiconductor switching circuit | |
JP2013172482A (ja) | スイッチ制御回路、半導体装置および無線通信装置 | |
KR20020067531A (ko) | 부트스트랩형 이중 게이트 클래스 e 증폭기 회로 | |
US7940111B2 (en) | High-performance analog switch | |
US20100156496A1 (en) | High voltage switch with reduced voltage stress at output stage | |
JP2006121217A (ja) | 半導体切替回路 | |
US20150372591A1 (en) | Positive and negative potential generating circuit | |
KR20070026612A (ko) | 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단 | |
US7230452B2 (en) | Driver circuit | |
US6472911B1 (en) | Output buffer circuit of semiconductor integrated circuit |