WO2012053124A1 - 高周波用スイッチ回路 - Google Patents

高周波用スイッチ回路 Download PDF

Info

Publication number
WO2012053124A1
WO2012053124A1 PCT/JP2011/000423 JP2011000423W WO2012053124A1 WO 2012053124 A1 WO2012053124 A1 WO 2012053124A1 JP 2011000423 W JP2011000423 W JP 2011000423W WO 2012053124 A1 WO2012053124 A1 WO 2012053124A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
circuit
mosfet
signal terminal
voltage
Prior art date
Application number
PCT/JP2011/000423
Other languages
English (en)
French (fr)
Inventor
秀史 須崎
崇仁 宮崎
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201190000695.3U priority Critical patent/CN203193592U/zh
Publication of WO2012053124A1 publication Critical patent/WO2012053124A1/ja
Priority to US13/790,585 priority patent/US20130257510A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Definitions

  • the present invention relates to a high-frequency switch circuit, and more particularly to a high-frequency switch circuit provided in a small-sized, lightweight, low power consumption mobile communication device such as a cellular phone.
  • a mobile communication device such as a cellular phone uses a high-frequency switch circuit for switching a high-frequency signal transmission path such as switching between transmission and reception of an antenna.
  • a high-frequency switch circuit a small and low power consumption switch circuit is required due to the demand for small size, light weight, and low power consumption in cellular phones and the like.
  • it has recently been required to mount such a high-frequency switch circuit on an integrated circuit of the order of 1 mm.
  • the number of terminals is small. Therefore, a high-frequency switch circuit that operates without providing a separate power supply terminal has been developed.
  • a configuration is known in which a switch circuit itself is operated using a control voltage applied to a control terminal of a high-frequency switch circuit that controls switching between a plurality of signal terminals as a power supply (see, for example, Patent Documents 1 and 2).
  • FIG. 7 is a circuit diagram showing a schematic configuration of a conventional high-frequency switch circuit.
  • the switch circuit shown in FIG. 7 is a switch circuit disclosed in Patent Document 1, and the first control voltage and / or common of the first control terminal CT1 for controlling the connection between the common signal terminal T3 and the first signal terminal T1.
  • It is configured as a single pole double throw (SPDT) switch circuit for switching the terminals T1 and T2. More specifically, the switch circuit shown in FIG.
  • SPDT single pole double throw
  • first and second field effect transistors (FETs) 101 and 102 connected in series between the first and second signal terminals T1 and T2.
  • the first and second control terminals CT1 and CT2 are connected to the first and second control elements CT1 and CT2 through the first and second resistance elements 103 and 104, respectively, and an anode is commonly connected between the first and second control terminals CT1 and CT2.
  • the first and second diodes 105 and 106 are connected in series, and the common connection point of the anodes of the first and second diodes 105 and 106 and the common connection point of the first and second FETs 101 and 102 are connected via the third resistor 107. It is connected.
  • MESFET Metal-Semiconductor Field Effect Transistor
  • GaAs which is excellent in high frequency characteristics and low power consumption
  • the MESFET uses a Schottky-junction metal as a gate terminal, and the FET is formed of the metal and a semiconductor, and thus has a diode characteristic between the gate and the source.
  • the first FET 101 when a first control voltage having a positive voltage (for example, 3V) exceeding the threshold value of the first FET 101 is applied to the first control terminal CT1, and a second control voltage of 0V is applied to the second control terminal CT2, the first FET 101 is The second FET 102 is turned off, and the voltage drop due to the current caused by the first control voltage flowing through the gate terminal and source terminal of the first FET 101, the third resistor 107 and the second diode 106 to the second control terminal CT2. Occurs.
  • a second control voltage having a positive voltage is applied to the second control terminal CT2 and a first control voltage of 0 V is applied to the first control terminal CT1, and is applied to the first and second control terminals CT1 and CT2.
  • MOSFETs Metal-Oxide-Semiconductor-Field-Effect-Transistors
  • a conventional MOSFET formed on a silicon substrate having a low resistance value is not suitable for a high-frequency switch circuit, but has excellent insulation properties, such as SOS (silicon-on-sapphire) and SOI (silicon-on-insulator).
  • SOS silicon-on-sapphire
  • SOI silicon-on-insulator
  • the gate-source of either the first or second FET 101, 102 is controlled by the control voltage of one of the first and second control terminals CT1, CT2. While a current is caused to flow between them to cause a voltage drop, a MOSFET is insulated from gate to source and does not have diode characteristics. Therefore, in the conventional circuit configuration as shown in FIG. Switching is not simply performed by replacing MOSFET with a MOSFET. That is, in the conventional circuit configuration as shown in FIG. 7, since the directions of the corresponding diodes 105 and 106 are reversed when viewed from the control terminals CT1 and CT2, the control voltage applied to the control terminals CT1 and CT2 is reversed. Therefore, the voltage at the source terminal of each of the FETs 101 and 102 cannot be determined without using a power supply other than the control voltage.
  • the present invention has been made to solve the above problems, and a high-frequency switch circuit capable of performing a switching operation with high performance at low power consumption and low cost without using a power supply other than a control voltage.
  • the purpose is to provide.
  • a high-frequency switch circuit includes a first control voltage applied to a first control terminal that controls connection between a common signal terminal and a first signal terminal. And / or the common signal terminal of the first signal terminal and the second signal terminal using a second control voltage applied to a second control terminal for controlling connection between the common signal terminal and the second signal terminal.
  • the first MOSFET circuit connected to the control terminal, the one end connected between the gate terminal of the first MOSFET circuit and the first control terminal, and the other end connected to the ground, the first A first rectifier circuit including a first rectifier circuit including at least one rectifier such that a direction from the control terminal toward the ground is a forward direction; one of the main terminals is connected to the common signal terminal; The other terminal is connected to the second signal terminal, the gate terminal is connected to the second control terminal, and one end is connected between the gate terminal of the second MOSFET circuit and the second control terminal.
  • a second signal unit including a second rectifier circuit including at least one rectifier such that a direction from the second control terminal toward the ground is a forward direction by connecting the other end to the ground; , At least one forward current input terminal side of the rectifying element of the first rectifier circuit is connected to any main terminal side of the first MOSFET circuit, and the second rectifier circuit is adjusted. At least one connecting portion which either the main terminal side is connected in the forward current input terminal side and the second 2MOSFET circuit element, those having a.
  • the first and second rectifier circuits are provided between the first and second control terminals and the ground so that the direction from the first and second control terminals to the ground is the forward direction. Therefore, when the first or second control voltage is applied to the first or second control terminal, the first or second rectifier circuit steps down the first or second control voltage to an appropriate voltage, and then the first or second control voltage is applied. Alternatively, a current flows through a path connected from the second control terminal through the first or second rectifier circuit to one of the main terminals of the first or second MOSFET circuit. As a result, a voltage drop occurs between the gate and source of the first or second MOSFET circuit, so that the switching operation can be performed properly.
  • the voltage dropped in the first rectifier circuit and the second rectifier circuit is a voltage corresponding to the threshold voltage of the rectifier element, even if the voltage values of the first control voltage and the second control voltage fluctuate,
  • the voltage value applied to the main terminal of the second MOSFET circuit can be made constant, and the switch circuit can be operated more stably.
  • a MOSFET as an element for switching on and off the first and second signal terminals and the common signal terminal, a low power consumption and high performance switch circuit can be manufactured at low cost. Therefore, the switching operation can be performed with high performance at low power consumption and low cost without using a power source other than the control voltage.
  • the connecting portion is a common connecting portion in which at least one forward current input terminal side of the rectifying element of the first rectifier circuit and at least one forward current input terminal side of the rectifying element of the second rectifier circuit are connected. And a common resistance circuit provided between the common connection portion and the common signal terminal.
  • the common resistance circuit may include a voltage dividing resistor element that divides the voltage at the connection portion.
  • a voltage dividing resistor element that divides the voltage at the connection portion.
  • Each of the first rectifier circuit and the second rectifier circuit includes at least two rectifier elements connected in series, and the connection portion is between the two rectifier elements connected in series of the first rectifier circuit. Connects to any main terminal side of the first MOSFET circuit, and connects between two rectifier elements connected in series of the second rectifier circuit to any main terminal side of the second MOSFET circuit. It may be configured to. Accordingly, since at least one rectifier element can be provided in the path between the first and second control terminals and the main terminal side of either of the first and second MOSFET circuits, the first and second control terminals can be provided. The reverse current can be prevented, and the power consumption can be further reduced.
  • connection portion connects at least one forward current input terminal side of the rectifying element of the first rectifier circuit and a main terminal on the first signal terminal side of the first MOSFET circuit, and the second rectifier circuit.
  • the rectifying device may be configured to connect at least one forward current input terminal side of the rectifying element and a main terminal on the second signal terminal side of the second MOSFET circuit. This also allows a current to flow from the first or second control terminal to one of the main terminals of the first or second MOSFET circuit based on the voltage of the first or second control voltage, so that an appropriate switching operation is performed. be able to.
  • Each of the first MOSFET circuit and the second MOSFET circuit is provided between a MOSFET element and a main terminal of the MOSFET element, and a resistor for making a voltage between the main terminals constant when no current flows through the MOSFET element. You may have an element. Thereby, even when the MOSFET element is turned off, the voltage between the main terminals of each MOSFET element can be kept constant.
  • It may have the same configuration as the second signal unit, and may include at least one further signal unit that switches connection between the common signal terminal and at least one further signal terminal.
  • at least one further signal unit that switches connection between the common signal terminal and at least one further signal terminal.
  • the high-frequency switch circuit includes a first control voltage applied to a first control terminal for controlling connection between a common signal terminal and the first signal terminal and / or the common signal.
  • a signal terminal connected to the common signal terminal among the first signal terminal and the second signal terminal using a second control voltage applied to a second control terminal that controls connection between the terminal and the second signal terminal
  • a high-frequency switch circuit wherein one of main terminals is connected to the common signal terminal, the other of the main terminals is connected to the first signal terminal, and a gate terminal is connected to the first control terminal.
  • a first MOSFET circuit and a second MOSFE having one of main terminals connected to the common signal terminal, the other of the main terminals connected to the second signal terminal, and a gate terminal connected to the second control terminal.
  • a first resistance circuit having one end connected between the gate terminal of the first MOSFET circuit and the first control terminal, and one end between the gate terminal of the second MOSFET circuit and the second control terminal.
  • a second resistor circuit to be connected; a common connection portion connected to the other end of the first resistor circuit and the other end of the second resistor circuit; and provided between the common connection portion and the common signal terminal.
  • the first and second resistance circuits are provided between the first and second control terminals and the ground, the first or second control voltage is applied to the first or second control terminal.
  • the first or second control voltage is stepped down to an appropriate voltage by the first or second resistance circuit, and then the first or second resistance circuit is passed through the first or second resistance circuit.
  • a current flows through a path connected to one of the main terminals of the 2MOSFET circuit.
  • a voltage drop occurs between the gate and source of the first or second MOSFET circuit, so that the switching operation can be performed properly.
  • a MOSFET as an element for switching on and off the first and second signal terminals and the common signal terminal, a low power consumption and high performance switch circuit can be manufactured at low cost. Therefore, the switching operation can be performed with high performance at low power consumption and low cost without using a power source other than the control voltage.
  • the present invention is configured as described above, and has an effect that switching operation can be performed with high performance at low power consumption and low cost without using a power source other than the control voltage.
  • FIG. 1 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a more detailed configuration of the switch circuit shown in FIG.
  • FIG. 3 is a graph showing the characteristics of the switch circuit shown in FIG. 2 with respect to the applied voltage.
  • FIG. 4 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a second embodiment of the present invention.
  • FIG. 5 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a third embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a fourth embodiment of the present invention.
  • FIG. 7 is a circuit diagram showing a schematic configuration of a conventional high-frequency switch circuit.
  • FIG. 1 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a first embodiment of the present invention.
  • the switch circuit 1A in the present embodiment includes a first control voltage VC1 and / or a common signal terminal T3 of the first control terminal CT1 that controls connection between the common signal terminal T3 and the first signal terminal T1.
  • Terminal T1 connected to the common signal terminal T3 among the first signal terminal T1 and the second signal terminal T2 using the second control voltage VC2 of the second control terminal CT2 for controlling the connection between the first signal terminal T2 and the second signal terminal T2.
  • T2 is configured as a high-frequency switch circuit.
  • the switch circuit 1A is configured to switch connection or non-connection between the first signal unit S1 that switches connection or non-connection between the common signal terminal T3 and the first signal terminal T1, and connection or non-connection between the common signal terminal T3 and the second signal terminal T2. And a second signal unit S2.
  • the first signal section S1 is provided with a first MOSFET circuit 11, one of the main terminals (in this embodiment, the source terminal) is connected to the common signal terminal T3, and the other of the main terminals is the first signal terminal T1. It is connected to the. Between the first signal terminal T1 and the drain terminal of the first MOSFET circuit 11, a first capacitor element C1 that cuts off the direct current component of the signal is provided, and between the common signal terminal T3 and the source terminal of the first MOSFET circuit 11. Is provided with a common capacitive element C3 for blocking the DC component of the signal.
  • the first control terminal CT1 is provided at the gate terminal of the first MOSFET circuit 11.
  • the first signal unit S1 is provided with a first rectifier circuit 12 having one end connected between the gate terminal of the first MOSFET circuit 11 and the first control terminal CT1, and the other end connected to the ground GND. Yes.
  • the first rectifier circuit 12 has at least one rectifier element (described later), and is configured such that the direction from the first control terminal CT1 toward the ground GND is the forward direction.
  • the second signal unit S2 is provided with a second MOSFET circuit 21, one of the main terminals (in this embodiment, the source terminal) is connected to the common signal terminal T3, and the other of the main terminals is the second. It is connected to the signal terminal T2.
  • a second capacitive element C2 that cuts off the direct current component of the signal is provided.
  • the common signal terminal T3 and the source terminal of the second MOSFET circuit 21 are They are connected via a common capacitive element C3.
  • the second control terminal CT2 is provided at the gate terminal of the second MOSFET circuit 21.
  • the second signal unit S2 is provided with a second rectifier circuit 22 having one end connected between the gate terminal of the second MOSFET circuit 21 and the second control terminal CT2, and the other end connected to the ground.
  • the second rectifier circuit 22 includes at least one rectifier element (described later), and is configured such that the direction from the second control terminal CT2 toward the ground GND is the forward direction.
  • the switch circuit 1A includes a connection portion 3, and includes at least one forward current input side of the first rectifier circuit 12 and one of the main terminals of the first MOSFET circuit 11 (in the present embodiment, a source). Terminal) side, and at least one forward current input side of the second rectifier circuit 22 and any main terminal (source terminal in the present embodiment) side of the second MOSFET circuit 21 are connected.
  • the first and second rectifier circuits 12 and 22 are directed from the first and second control terminals CT1 and CT2 to the ground GND between the first and second control terminals CT1 and CT2 and the ground GND. Since the first or second control voltage VC1, VC2 is applied to the first or second control terminal CT1, CT2, the first or second rectifier circuit 12, 22, the first or second control voltage VC1, VC2 is stepped down to an appropriate voltage, and then the first or second rectifier circuit 12, 22 is passed from the first or second control terminal CT1, CT2 to the first or second MOSFET circuit. A current flows through a path connected to the source terminals of 11 and 21.
  • the voltage dropped in the first rectifier circuit 12 and the second rectifier circuit 22 is a voltage corresponding to the threshold voltage of the rectifier element, the voltage values of the first control voltage VC1 and the second control voltage VC2 vary. However, the voltage value applied to the main terminals of the first and second MOSFET circuits 11 and 21 can be made constant, and the switch circuit 1A can be operated more stably.
  • a MOSFET as an element for switching on and off between the first and second signal terminals T1, T2 and the common signal terminal T3, it is possible to manufacture a low-power consumption and high-performance switch circuit 1A at a low cost. it can. Therefore, the switching operation can be performed with high performance at low power consumption and low cost without using a power source other than the control voltage.
  • FIG. 2 is a circuit diagram showing a more detailed configuration of the switch circuit shown in FIG.
  • the first MOSFET circuit 11 includes a MOSFET element 13, a first resistance element 14 provided between the first control terminal CT1 and the gate terminal of the MOSFET element 13, and a MOSFET. And a second resistance element 15 provided between the main terminals of the element 13 (between the source and drain terminals).
  • the first resistance element 14 is provided to protect the voltage applied to the gate terminal of the MOSFET element 13 from being overvoltage (for example, the resistance value of the first resistance element 14 is set to about 10 k ⁇ to 200 k ⁇ ).
  • the second resistance element 15 is provided to keep the voltage between the main terminals constant when the MOSFET element 13 is off (when no current flows). Further, the second resistance element 15 has a resistance value higher than the on-resistance value of the MOSFET element 13 so that no current flows through the resistance when the MOSFET element 13 is on (when current flows) (for example, When the on-resistance value of the MOSFET element 13 is about 3 k ⁇ or less, the resistance value of the second resistance element 15 is set to about 10 k ⁇ to 100 k ⁇ ).
  • the second MOSFET circuit 21 is also configured in the same manner as the first MOSFET circuit 11, and includes a MOSFET element 23, a first resistance element 24, and a second resistance element 25.
  • the first rectifier circuit 12 has one end connected between the first resistance element 14 connected to the gate terminal of the first MOSFET circuit 11 and the first control terminal CT1, and the other end connected to the ground GND (0V). Has been.
  • two rectifier elements D11 and D12 are connected in series to the ground GND so that the direction from the first control terminal CT1 to the ground GND is the forward direction. More specifically, the rectifying elements D11 and D12 are composed of Schottky diodes.
  • the cathode terminal of the rectifying element D11 is connected to the ground GND, and the cathode terminal of the rectifying element D12 is connected to the anode terminal of the rectifying element D11.
  • the 3rd resistance element 16 for reducing the electric current which flows through rectifier elements D11 and D12 by reducing the voltage applied to rectifier elements D11 and D12 (For example, the resistance value of the third resistance element 16 is set to about 1 k ⁇ to 30 k ⁇ ).
  • the second rectifier circuit 22 is also configured in the same manner as the first rectifier circuit 12, and includes two rectifier elements D21 and D22 and a third resistor element 26.
  • the rectifier elements D11, D12, D21, and D22 in the present embodiment are configured by Schottky diodes, but are not limited thereto as long as they have diode characteristics.
  • diode elements other than Schottky diodes bipolar transistors (bipolar transistors) transistor) or FET.
  • the connection unit 3 includes at least one forward current input terminal side of the rectifier elements D11 and D12 of the first rectifier circuit 12 and at least one forward current of the rectifier elements D21 and D22 of the second rectifier circuit 22.
  • a common connection 31 is connected to the input terminal side.
  • the anode terminal of the rectifying element D11 and the anode terminal of the rectifying element D21 are connected by the common connection portion 31. That is, the common connection part 31 connects between the rectifying elements D11 and D12 connected in series with each other and between the rectifying elements D21 and D22 connected in series with each other.
  • the common connection portion 31 is provided with fourth resistance elements 32 and 33.
  • the fourth resistance elements 32 and 33 reduce the voltages applied to the rectifying elements D11, D12, D21, and D22 by lowering the voltages of the first and second control voltages VC1 and VC2 by the resistances.
  • the current flowing through the rectifying element is reduced (for example, the resistance values of the fourth resistance elements 32 and 33 are set to about 10 k ⁇ to 200 k ⁇ ).
  • a common resistance circuit 34 is provided between the common connection portion 31 and the common signal terminal T3.
  • the common resistance circuit 34 includes voltage dividing resistance elements 35 and 36 that divide the voltage at the connection portion 3.
  • the voltage dividing resistor elements 35 and 36 are connected in series, one voltage dividing resistor element 35 is connected to the common connection portion 31, and the other voltage dividing resistor element 36 is connected to the ground GND.
  • the common resistor circuit 34 has one end connected between the voltage dividing resistor element 35 and the voltage dividing resistor element 36, and the other end connected to one of the main terminals (source terminal) of the first MOSFET circuit 11 and the second MOSFET circuit 21. It has the 5th resistance element 37 connected.
  • the fifth resistance element 37 prevents an AC signal from the common signal terminal T3 from flowing to the ground GND connected to the voltage dividing resistance element 36 through the connection portion 3 (for example, the fifth resistance element 37).
  • the resistance value is set to about 10 k ⁇ to 200 k ⁇ ).
  • each of the rectifying elements D11, D12, D21, D22 has a threshold voltage of 0.6V.
  • first control voltage VC1 3V
  • a positive first control voltage VC1 3V
  • a current flows through a path connecting the third resistance element 16 and the rectifying elements D11 and D12, and a potential difference is generated.
  • the threshold voltage of the rectifier element D11 is 0.6V and the voltage of the ground GND is 0V
  • the voltage at the anode terminal of the rectifier element D11 is 0.6V.
  • the second control voltage VC2 applied to the second control terminal CT2 is 0V and is lower than the threshold voltage 1.2V of the rectifying elements D21 and D22 connected in series, a current is supplied to the rectifying elements D21 and D22. Does not flow and no potential difference occurs. Further, since the gate terminal, the source terminal, and the drain terminal of the MOSFET element 23 constituting the second MOSFET circuit 21 are insulated, there is no path through which current flows from the second control terminal CT2.
  • the rectifying element D21 of the second signal unit S2 connected via the common connection unit 31, Since no current flows through D22, the voltage between the rectifying element D21 and the rectifying element D22 of the second signal unit S2 is also 0.6V.
  • FIG. 3 is a graph showing the characteristics of the switch circuit shown in FIG. 2 with respect to the applied voltage.
  • FIG. 3 shows an isolation characteristic indicating characteristics when the MOSFET elements 13 and 23 are turned off and an insertion loss characteristic indicating characteristics when the MOSFET elements 13 and 23 are turned on as characteristics with respect to the applied voltage. Yes.
  • the isolation characteristic indicates the ratio of the input / output voltage between the common signal terminal T3 and the first and second signal terminals T1 and T2 when the MOSFET elements 13 and 23 are turned off. It indicates the degree of leakage.
  • the isolation value indicates that the larger the absolute value (the lower the graph in FIG. 3), the smaller the signal leakage. In FIG. 3, the isolation characteristic ranges from about 0.3 V to about 0.9 V. Is a suitable range.
  • the insertion loss characteristic indicates a ratio of input / output voltages between the common signal terminal T3 and the first and second signal terminals T1 and T2 when the MOSFET elements 13 and 23 are turned on. It indicates the degree to which the signal is lost.
  • the value of the insertion loss indicates that the smaller the absolute value (the higher the value in the graph of FIG. 3), the smaller the signal loss.
  • the range of about 0 V to about 0.4 V is preferable as the signal loss characteristic. It's a range.
  • the switch circuit 1A since the drain and source of the MOSFET elements 13 and 23 are connected by the second resistance elements 15 and 25, are the MOSFET elements 13 and 23 turned on or off? Regardless, the same voltage is applied between the drain and source of the MOSFET elements 13 and 23. Therefore, in consideration of a normal operation state in which one of the MOSFET elements 13 and 23 is turned on and the other is turned off, the voltage applied to the source terminals of the MOSFET elements 13 and 23 through the connection portion 3 is isolated characteristics and insertion loss. A range of about 0.3 V to about 0.4 V, which is a preferable range for both characteristics, is preferable. However, when priority is given to either the isolation characteristic or the insertion loss characteristic, this range is not necessarily set. For example, the applied voltage may be set within a range of about 0.1 V to about 0.4 V giving priority to signal loss characteristics.
  • the voltage between the rectifying elements D11 and D12 and the voltage between the rectifying elements D21 and D22 are lowered to a predetermined voltage in the connection portion 3 in consideration of the isolation characteristic and the insertion loss characteristic, thereby the MOSFET elements 13 and 23.
  • the voltage applied to the source terminal can be set within a suitable range. Specifically, by appropriately setting the resistance values of the voltage dividing resistance elements 35 and 36, the voltage between the rectifying elements D11 and D12 and the voltage between the rectifying elements D21 and D22 are divided by the voltage dividing resistance elements 35 and 36. Thus, a voltage (for example, 0.4 V) that falls within the preferable range can be applied to the source terminals of the MOSFET elements 13 and 23.
  • An off signal of 0 V is applied to the first control terminal CT1 (the first control voltage VC1 is set to 0 V), and a positive voltage (3 V) of the on signal is applied to the second control terminal CT2 (the second control voltage VC2 is applied). 3V), the second MOSFET circuit 21 is turned on and the first MOSFET circuit 11 is turned off.
  • the voltage dropped by the first rectifier circuit 12 and the second rectifier circuit 22 is a voltage (voltage clamped from the ground potential) according to the threshold voltage of the rectifier elements D11 and D21. Therefore, even if the voltage values of the first control voltage VC1 and the second control voltage VC2 fluctuate, the voltage values applied to the main terminals of the first and second MOSFET circuits 11 and 21 can be made constant, and the switch circuit 1A Can be operated more stably.
  • the voltage between the rectifying elements D11 and D12 and between the rectifying elements D21 and D22 can be lowered by the voltage dividing resistor elements 35 and 36, the voltage between the first and second control voltages VC1 and VC2 and the rectifying element can be reduced. Regardless of the voltage value, the voltage applied to the source terminals (that is, the common signal terminal T3) of the first and second MOSFET circuits 11 and 21 can be optimally adjusted. Moreover, since the first and second MOSFET circuits 11 and 21 can be set finely by selecting various resistance values of the voltage dividing resistor elements 35 and 36, the first and second MOSFET circuits 11 and 21 are turned on or off. An optimum voltage can be applied to the first and second MOSFET circuits 11 and 21.
  • the anode terminal of the rectifying element D11 and the anode terminal of the rectifying element D21 are connected by the common connection portion 31, the main terminals of the first and second control terminals CT1, CT2 and the first and second MOSFET circuits 11, 21 are connected.
  • the wiring connecting one of the terminals can be configured to have a short wiring length by using a common wiring, and the voltage dividing resistor elements 35 and 36 can be shared, so that the circuit can be miniaturized. .
  • one rectifier element D11, D21 is connected between the ground GND and the common connection portion 31 .
  • a plurality of rectifying elements may be connected between them. That is, one or a plurality of rectifying elements suitable for setting a voltage to be clamped from the ground potential according to the rectifying element to be used and the characteristics required for the MOSFET elements 13 and 23 can be used.
  • the configuration in which one rectifier element D12, D22 is provided between the common connection portion 31 and the first and second control terminals CT1, CT2 has been described.
  • a plurality of rectifying elements may be provided between the first and second control terminals CT1 and CT2, or no rectifying elements may be provided.
  • FIG. 4 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a second embodiment of the present invention.
  • the switch circuit 1B in the present embodiment is different from the first embodiment in that the switch circuit 1B has the same configuration as the second signal unit S2, and has at least one common signal terminal T3 and two (in the present embodiment) further signal terminals. And at least one additional signal section (third and fourth signal sections S4 and S5) for switching the connection with (third and fourth signal terminals T4 and T5).
  • the third signal unit S4 includes a third MOSFET in which one of the main terminals is connected to the common signal terminal T3, the other of the main terminals is connected to the third signal terminal T4, and the gate terminal is connected to the third control terminal CT4.
  • One end is connected between the gate terminal of the circuit 41 and the third MOSFET circuit 41 and the third control terminal CT4, and the other end is connected to the ground GND, whereby the direction from the third control terminal CT4 to the ground GND is changed.
  • a third rectifier circuit 42 including at least one (two in the present embodiment) rectifier elements in the forward direction.
  • the fourth signal unit S5 includes a fourth MOSFET in which one of the main terminals is connected to the common signal terminal T3, the other of the main terminals is connected to the fourth signal terminal T5, and a gate terminal is connected to the fourth control terminal CT5.
  • One end is connected between the gate terminal of the circuit 51 and the fourth MOSFET circuit 51 and the fourth control terminal T5, and the other end is connected to the ground GND, whereby the direction from the fourth control terminal T5 toward the ground GND is changed.
  • a fourth rectifier circuit 52 including at least one (two in the present embodiment) rectifier elements that are in the forward direction.
  • a third capacitive element C4 that blocks a direct current component of the signal is provided between the third signal terminal T4 and the drain terminal of the third MOSFET circuit 41, and the fourth signal terminal T5 and the drain terminal of the fourth MOSFET circuit 51 are provided. Is provided with a fourth capacitive element C5 for blocking the DC component of the signal.
  • connection portion 3B of the present embodiment has the same configuration except that the corresponding fourth resistance element is increased in accordance with the increase in the signal portion.
  • the connection portion 3B of the present embodiment has the same configuration except that the corresponding fourth resistance element is increased in accordance with the increase in the signal portion.
  • FIG. 5 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a third embodiment of the present invention.
  • the switch circuit 1C in this embodiment is different from the first embodiment in that it has a first connection portion 3C1 and a second connection portion 3C2 as connection portions, and the first connection portion 3C1 is a rectifying element of the first rectifier circuit 12.
  • At least one forward current input terminal side of the first MOSFET circuit 11 and the main terminal (drain terminal in the present embodiment) on the first signal terminal T1 side of the first MOSFET circuit 11, and the second connection portion 3C2 It is configured to connect at least one forward current input terminal side of the rectifying element of the rectifying circuit 22 and a main terminal (drain terminal in the present embodiment) on the second signal terminal T2 side of the second MOSFET circuit 21.
  • the first connection portions 3C1 and 3C2 include the anode terminals of the rectifier elements D11 and D21 of the first and second rectifier circuits 12 and 22, and the first and second MOSFET circuits 11 respectively.
  • 21 have sixth resistance elements 38 and 39 provided between the drain terminals.
  • the switch circuit 1C includes a seventh resistance element 40 having one end connected to the source terminals of the first and second MOSFET circuits 11 and 21, and the other end connected to the ground GND.
  • the sixth resistance elements 38 and 39 reduce the voltages of the first and second control voltages VC1 and VC2 by the resistances, thereby rectifying elements D11, The voltage applied to D12, D21, and D22 is lowered to reduce the current flowing through these rectifying elements.
  • the seventh resistance element 40 prevents the AC signal from the common signal terminal T3 from flowing to the ground GND, similarly to the fifth resistance element 37 in the first embodiment.
  • the first rectifier circuit 12 is connected to the rectifier element D11.
  • the voltage clamped by the threshold voltage of the rectifying element D11 from the potential of the ground GND is dropped by the sixth resistance element 38 and applied to the first MOSFET circuit 11. Therefore, current can flow from the first or second control terminal CT1, CT2 to one of the main terminals of the first or second MOSFET circuit 11, 21 based on the voltage of the first or second control voltage VC1, VC2. Therefore, an appropriate switch operation can be performed.
  • FIG. 6 is a circuit diagram showing a schematic configuration of a high-frequency switch circuit according to a fourth embodiment of the present invention.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the high-frequency switch circuit 1D in the present embodiment includes a first signal unit S1D having a first MOSFET circuit 11 and a second signal unit S2D having a second MOSFET circuit 21. Further, the connection portion 3D of the switch circuit 1D is the same as the configuration of the connection portion 3 of the switch circuit 1A in the first embodiment, and the fourth resistance element 32 includes the gate terminal of the first MOSFET circuit 11, the first control terminal CT1, and the like.
  • the fourth resistor 33 functions as a second resistor circuit having one end connected between the gate terminal of the second MOSFET circuit 21 and the second control terminal CT2. To do.
  • the fourth resistance elements 32 and 33 as the first and second resistance circuits are provided between the first and second control terminals CT1 and CT2 and the ground GND connected to the voltage dividing resistance element 36. Therefore, when the first or second control voltage VC1 or VC2 that is an ON signal is applied to the first or second control terminal CT1 or CT2, the first or second resistance element 32 or 33 causes the first or second control voltage CT1 or CT2 to be applied. After the control voltages VC1 and VC2 are stepped down to appropriate voltages, the first and second control terminals CT1 and CT2 to the fourth resistance elements 32 and 33 and the common resistance circuit 34, the voltage dividing resistance element 35 and the fifth resistance element 37, respectively.
  • a current flows through a path connected to the source terminal of the first or second MOSFET circuit 11 or 21.
  • a voltage drop occurs between the gate and source of the first or second MOSFET circuit 11 or 21, so that the switching operation can be performed properly.
  • a MOSFET as an element for switching on and off between the first and second signal terminals T1, T2 and the common signal terminal T3, a low-power consumption and high-performance switch circuit can be manufactured at low cost. . Therefore, the switching operation can be performed with high performance at low power consumption and low cost without using a power source other than the control voltage.
  • the present invention is useful for performing high-performance switching operation with low power consumption and low cost without using a power supply other than the control voltage in the high-frequency switch circuit.

Landscapes

  • Electronic Switches (AREA)

Abstract

　制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる高周波用スイッチ回路を提供する。第１および第２ＭＯＳＦＥＴ回路(11,21)のゲート端子と第１および第２制御端子(CT1,CT2)との間に一端が接続され、他端がグランド(GND)に接続されることにより、第１および第２制御端子(CT1,CT2)からグランド(GND)へ向かう方向が順方向となるような少なくとも１つの整流素子(D11,D12,D21,D22)を含む第１および第２整流回路(12,22)と、第１および第２整流回路(12,22)の整流素子の少なくとも１つの順方向電流入力端子側と第１および第２ＭＯＳＦＥＴ回路(11,21)の何れかの主端子側とが接続された接続部(3)とを備えている。

Description

高周波用スイッチ回路
　本発明は、高周波用スイッチ回路に関し、特に、携帯電話機等の小型、軽量、低消費電力の移動体通信機に設けられる高周波用スイッチ回路に関する。
　携帯電話機等の移動体通信機には、アンテナの送信および受信の切り替え等、高周波信号の伝達経路を切り替えるために、高周波用スイッチ回路が用いられる。このような高周波用スイッチ回路においては、携帯電話機等における小型、軽量、低消費電力の要求から小型かつ低消費電力のスイッチ回路が要求されている。特に、最近は１ｍｍオーダの集積回路にこのような高周波用スイッチ回路を実装することが要請されている。このように小さい集積回路に高周波用スイッチ回路を実装するためには、端子数が少ない方が好ましいため、別途電源端子を設けることなく動作するような高周波用スイッチ回路が開発されている。例えば、複数の信号端子間の切り替えを制御する高周波用スイッチ回路の制御端子に印加される制御電圧を電源としてスイッチ回路自体を動作させる構成が知られている（例えば特許文献１，２参照）。
　図７は従来の高周波用スイッチ回路の概略構成を示す回路図である。図７に示すスイッチ回路は、特許文献１によって開示されるスイッチ回路であり、共通信号端子Ｔ３と第１信号端子Ｔ１との接続を制御する第１制御端子ＣＴ１の第１制御電圧および／または共通信号端子Ｔ３と第２信号端子Ｔ２との接続を制御する第２制御端子ＣＴ２の第２制御電圧を用いて第１信号端子Ｔ１および第２信号端子Ｔ２のうち共通信号端子Ｔ３と接続される信号端子Ｔ１，Ｔ２を切り替える単極双投（SPDT: single pole dual throw）スイッチ回路として構成されている。より具体的には、図７に示すスイッチ回路は、第１および第２信号端子Ｔ１，Ｔ２間に直列に接続された第１および第２電界効果トランジスタ（ＦＥＴ）１０１，１０２のそれぞれのゲートが、それぞれ第１および第２抵抗素子１０３，１０４を介して第１および第２制御端子ＣＴ１，ＣＴ２に接続され、第１および第２制御端子ＣＴ１，ＣＴ２間にアノード（anode）を共通接続として第１および第２ダイオード１０５，１０６が直列に接続され、第１および第２ダイオード１０５，１０６のアノードの共通接続点と第１および第２ＦＥＴ１０１，１０２の共通接続点とが第３抵抗１０７を介して接続されている。
　図７に示すようなスイッチ回路においては、第１および第２ＦＥＴ１０１，１０２として、高周波特性および低消費電力に優れているＧａＡｓを用いたＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）が採用されている。ＭＥＳＦＥＴは、ゲート端子としてショットキー（Schottky）接合性の金属を用い、当該金属と半導体とでＦＥＴが形成されているため、ゲート－ソース間にダイオード特性を有している。これにより、例えば第１制御端子ＣＴ１に第１ＦＥＴ１０１の閾値を超える正電圧（例えば３Ｖ）の第１制御電圧を印加し、第２制御端子ＣＴ２に０Ｖの第２制御電圧を印加すると、第１ＦＥＴ１０１がオンし、第２ＦＥＴ１０２がオフして、第１制御電圧による電流が第１ＦＥＴ１０１のゲート端子およびソース端子、第３抵抗１０７および第２ダイオード１０６を経て第２制御端子ＣＴ２に電流が流れることによる電圧降下が生じる。第２制御端子ＣＴ２に正電圧の第２制御電圧を印加し、第１制御端子ＣＴ１に０Ｖの第１制御電圧を印加した場合も同様であり、第１および第２制御端子ＣＴ１，ＣＴ２に印加する電圧を切り替えることにより、共通信号端子Ｔ３と接続する信号端子Ｔ１，Ｔ２を切り替えることができる。
特許第３５３９１０６号公報 特開２００７－１８４９８１号公報
　ところで、近年、高周波用スイッチ回路に用いられるＦＥＴとして採用されることが期待されているものとして、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）がある。抵抗値が低いシリコン基板上に形成される従来のＭＯＳＦＥＴでは高周波用スイッチ回路には適さなかったが、ＳＯＳ（silicon on sapphire）やＳＯＩ（silicon on insulator）に代表されるような、絶縁性に優れる基板材料と微細化に優れるシリコンプロセスとを組み合せた技術によりＧａＡｓを用いたＦＥＴと同等以上の高周波特性を実現することが可能になってきたため、高周波用スイッチ回路に用いることが検討されてきている。
　しかしながら、図７に示すような従来の回路構成においては、第１および第２制御端子ＣＴ１，ＣＴ２のうちの何れか一方の制御電圧により第１および第２ＦＥＴ１０１，１０２の何れか一方においてゲート－ソース間に電流を流して電圧降下を起こさせているのに対し、ＭＯＳＦＥＴは、ゲート－ソース間が絶縁されており、ダイオード特性を有しないため、図７に示すような従来の回路構成において、ＦＥＴをＭＯＳＦＥＴに単に置き換えただけでは、スイッチ動作しない。すなわち、図７に示すような従来の回路構成においては、各制御端子ＣＴ１，ＣＴ２から見て対応するダイオード１０５，１０６の向きが逆方向となるため、制御端子ＣＴ１，ＣＴ２に印加される制御電圧による電流が流れず、制御電圧以外の電源を用いずに、各ＦＥＴ１０１，１０２のソース端子の電圧を定めることができない。
　そこで、本発明は上記の課題を解決するためになされたものであり、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる高周波用スイッチ回路を提供することを目的とする。
　上記課題を解決するために、本発明の一の態様（aspect）における高周波用スイッチ回路は、共通信号端子と第１信号端子との接続を制御する第１制御端子に印加される第１制御電圧および／または前記共通信号端子と第２信号端子との接続を制御する第２制御端子に印加される第２制御電圧を用いて前記第１信号端子および前記第２信号端子のうち前記共通信号端子と接続される信号端子を切り替える高周波用スイッチ回路であって、主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第１信号端子に接続され、ゲート端子が前記第１制御端子に接続された第１ＭＯＳＦＥＴ回路と、前記第１ＭＯＳＦＥＴ回路のゲート端子と前記第１制御端子との間に一端が接続され、他端がグランドに接続されることにより、前記第１制御端子からグランドへ向かう方向が順方向となるような少なくとも１つの整流素子を含む第１整流回路と、を有する第１信号部と、主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第２信号端子に接続され、ゲート端子が前記第２制御端子に接続された第２ＭＯＳＦＥＴ回路と、前記第２ＭＯＳＦＥＴ回路のゲート端子と前記第２制御端子との間に一端が接続され、他端がグランドに接続されることにより、前記第２制御端子からグランドへ向かう方向が順方向となるような少なくとも１つの整流素子を含む第２整流回路と、を有する第２信号部と、前記第１整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第１ＭＯＳＦＥＴ回路の何れかの主端子側とが接続され、かつ、前記第２整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第２ＭＯＳＦＥＴ回路の何れかの主端子側とが接続された接続部と、を備えたものである。
　上記構成によれば、第１および第２制御端子とグランドとの間に第１および第２整流回路が第１および第２制御端子からグランドへ向かう方向が順方向となるように設けられているため、第１または第２制御端子に第１または第２制御電圧が印加されることにより、第１または第２整流回路により第１または第２制御電圧を適切な電圧に降圧した上で第１または第２制御端子から第１または第２整流回路を経て第１または第２ＭＯＳＦＥＴ回路の主端子の一方へ繋がる経路に電流が流れる。これにより、第１または第２ＭＯＳＦＥＴ回路のゲート－ソース間に電圧降下が生じるため、スイッチ動作を適正に行うことができる。しかも、第１整流回路および第２整流回路で降下される電圧は、整流素子の閾値電圧に応じた電圧となるため、第１制御電圧および第２制御電圧の電圧値が変動しても第１および第２ＭＯＳＦＥＴ回路の主端子に印加される電圧値を一定にすることができ、スイッチ回路をより安定動作させることができる。さらに、第１および第２信号端子と共通信号端子とのオンまたはオフを切り替える素子としてＭＯＳＦＥＴを用いることにより、低消費電力かつ高性能なスイッチ回路を低コストで製造することができる。従って、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる。
　前記接続部は、前記第１整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第２整流回路の整流素子の少なくとも１つの順方向電流入力端子側とが接続される共通接続部と、前記共通接続部と前記共通信号端子との間に設けられた共通抵抗回路と、を備えてもよい。これにより、第１および第２制御端子と第１および第２ＭＯＳＦＥＴ回路の主端子の一方とを接続する配線が共通の配線を用いて構成することができるため、配線長を短くして回路を小型化することができる。
　さらに、前記共通抵抗回路は、前記接続部における電圧を分圧する分圧抵抗素子を有していてもよい。これにより、第１および第２制御電圧ならびに／または第１および第２整流回路から出力される電圧の値に拘わらず、第１および第２ＭＯＳＦＥＴ回路の主端子の一方（すなわち、共通信号端子）に印加される電圧を最適に調整することができる。
　前記第１整流回路および前記第２整流回路は、それぞれ、直列接続される少なくとも２つの整流素子を含み、前記接続部は、前記第１整流回路の互いに直列接続される２つの整流素子の間と前記第１ＭＯＳＦＥＴ回路の何れかの主端子側とを接続し、かつ、前記第２整流回路の互いに直列接続される２つの整流素子の間と前記第２ＭＯＳＦＥＴ回路の何れかの主端子側とを接続するように構成されていてもよい。これにより、第１および第２制御端子と第１および第２ＭＯＳＦＥＴ回路の何れかの主端子側との間の経路に少なくとも１つの整流素子を設けることができるため、第１および第２制御端子への逆流電流を防止することができ、消費電力をより低減させることができる。
　前記接続部は、前記第１整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第１ＭＯＳＦＥＴ回路の前記第１信号端子側の主端子とを接続し、かつ、前記第２整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第２ＭＯＳＦＥＴ回路の前記第２信号端子側の主端子とを接続するよう構成されていてもよい。これによっても、第１または第２制御端子から第１または第２ＭＯＳＦＥＴ回路の主端子の一方へ第１または第２制御電圧による電圧に基づいて電流を流すことができるため、適正なスイッチ動作を行うことができる。
　前記第１ＭＯＳＦＥＴ回路および前記第２ＭＯＳＦＥＴ回路は、それぞれ、ＭＯＳＦＥＴ素子と、当該ＭＯＳＦＥＴ素子の主端子間に設けられ、当該ＭＯＳＦＥＴ素子に電流が流れないときに主端子間の電圧を一定にするための抵抗素子とを有していてもよい。これにより、ＭＯＳＦＥＴ素子がオフしている場合であっても、各ＭＯＳＦＥＴ素子の主端子間の電圧を一定に保持することができる。
　前記第２信号部と同じ構成を有し、前記共通信号端子と少なくとも１つのさらなる信号端子との接続を切り替える少なくとも１つのさらなる信号部を備えていてもよい。これにより、共通信号端子との接続を切り替える信号端子を３つ以上に構成した場合（例えばＳＰ３Ｔ，ＳＰ４Ｔ等）においても、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる。
　また、本発明の他の態様（aspect）における高周波用スイッチ回路は、共通信号端子と第１信号端子との接続を制御する第１制御端子に印加される第１制御電圧および／または前記共通信号端子と第２信号端子との接続を制御する第２制御端子に印加される第２制御電圧を用いて前記第１信号端子および前記第２信号端子のうち前記共通信号端子と接続される信号端子を切り替える高周波用スイッチ回路であって、主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第１信号端子に接続され、ゲート端子が前記第１制御端子に接続された第１ＭＯＳＦＥＴ回路と、主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第２信号端子に接続され、ゲート端子が前記第２制御端子に接続された第２ＭＯＳＦＥＴ回路と、前記第１ＭＯＳＦＥＴ回路のゲート端子と前記第１制御端子との間に一端が接続される第１抵抗回路と、前記第２ＭＯＳＦＥＴ回路のゲート端子と前記第２制御端子との間に一端が接続される第２抵抗回路と、前記第１抵抗回路の他端と前記第２抵抗回路の他端とが接続された共通接続部と、前記共通接続部と前記共通信号端子との間に設けられた共通抵抗回路と、を備えている。
　上記構成によれば、第１および第２制御端子とグランドとの間に第１および第２抵抗回路が設けられているため、第１または第２制御端子に第１または第２制御電圧が印加されることにより、第１または第２抵抗回路により第１または第２制御電圧を適切な電圧に降圧した上で第１または第２制御端子から第１または第２抵抗回路を経て第１または第２ＭＯＳＦＥＴ回路の主端子の一方へ繋がる経路に電流が流れる。これにより、第１または第２ＭＯＳＦＥＴ回路のゲート－ソース間に電圧降下が生じるため、スイッチ動作を適正に行うことができる。さらに、第１および第２信号端子と共通信号端子とのオンまたはオフを切り替える素子としてＭＯＳＦＥＴを用いることにより、低消費電力かつ高性能なスイッチ回路を低コストで製造することができる。従って、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる。
　本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
　本発明は以上に説明したように構成され、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができるという効果を奏する。
図１は本発明の第１実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。 図２は図１に示すスイッチ回路のより詳しい構成を示す回路図である。 図３は図２に示すスイッチ回路の印加電圧に対する特性を示すグラフである。 図４は本発明の第２実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。 図５は本発明の第３実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。 図６は本発明の第４実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。 図７は従来の高周波用スイッチ回路の概略構成を示す回路図である。
　以下に、本発明に係る高周波用スイッチ回路の実施の形態について、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。
　＜第１実施形態＞
　まず、本発明の第１実施形態における高周波用スイッチ回路について説明する。図１は本発明の第１実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。図1に示すように、本実施形態におけるスイッチ回路１Ａは、共通信号端子Ｔ３と第１信号端子Ｔ１との接続を制御する第１制御端子ＣＴ１の第１制御電圧ＶＣ１および／または共通信号端子Ｔ３と第２信号端子Ｔ２との接続を制御する第２制御端子ＣＴ２の第２制御電圧ＶＣ２を用いて第１信号端子Ｔ１および第２信号端子Ｔ２のうち共通信号端子Ｔ３と接続される信号端子Ｔ１，Ｔ２を切り替える高周波用スイッチ回路として構成されている。スイッチ回路１Ａは、共通信号端子Ｔ３と第１信号端子Ｔ１との接続または非接続の切り替えを行う第１信号部Ｓ１と、共通信号端子Ｔ３と第２信号端子Ｔ２との接続または非接続の切り替えを行う第２信号部Ｓ２とを備えている。
　第１信号部Ｓ１には、第１ＭＯＳＦＥＴ回路１１が設けられており、主端子の一方（本実施形態においてはソース端子）が共通信号端子Ｔ３に接続され、主端子の他方が第１信号端子Ｔ１に接続されている。第１信号端子Ｔ１と第１ＭＯＳＦＥＴ回路１１のドレイン端子との間には、信号の直流成分を遮断する第１容量素子Ｃ１が設けられ、共通信号端子Ｔ３と第１ＭＯＳＦＥＴ回路１１のソース端子との間には、信号の直流成分を遮断する共通容量素子Ｃ３が設けられている。第１制御端子ＣＴ１は、第１ＭＯＳＦＥＴ回路１１のゲート端子に設けられている。
　さらに、第１信号部Ｓ１には、第１ＭＯＳＦＥＴ回路１１のゲート端子と第１制御端子ＣＴ１との間に一端が接続され、他端がグランドＧＮＤに接続された第１整流回路１２が設けられている。第１整流回路１２は、少なくとも１つの整流素子（後述）を有し、第１制御端子ＣＴ１からグランドＧＮＤへ向かう方向が順方向となるように構成されている。
　同様に、第２信号部Ｓ２には、第２ＭＯＳＦＥＴ回路２１が設けられており、主端子の一方（本実施形態においてはソース端子）が共通信号端子Ｔ３に接続され、主端子の他方が第２信号端子Ｔ２に接続されている。第２信号端子Ｔ２と第２ＭＯＳＦＥＴ回路２１のドレイン端子との間には、信号の直流成分を遮断する第２容量素子Ｃ２が設けられ、共通信号端子Ｔ３と第２ＭＯＳＦＥＴ回路２１のソース端子とは、共通容量素子Ｃ３を介して接続されている。第２制御端子ＣＴ２は、第２ＭＯＳＦＥＴ回路２１のゲート端子に設けられている。
　さらに、第２信号部Ｓ２には、第２ＭＯＳＦＥＴ回路２１のゲート端子と第２制御端子ＣＴ２との間に一端が接続され、他端がグランドに接続された第２整流回路２２が設けられている。第２整流回路２２は、少なくとも１つの整流素子（後述）を有し、第２制御端子ＣＴ２からグランドＧＮＤへ向かう方向が順方向となるように構成されている。
　本実施形態のスイッチ回路１Ａは、接続部３を有しており、第１整流回路１２の少なくとも１つの順方向電流入力側と第１ＭＯＳＦＥＴ回路１１の何れかの主端子（本実施形態においてはソース端子）側とが接続され、第２整流回路２２の少なくとも１つの順方向電流入力側と第２ＭＯＳＦＥＴ回路２１の何れかの主端子（本実施形態においてはソース端子）側とが接続されている。
　上記構成によれば、第１および第２制御端子ＣＴ１，ＣＴ２とグランドＧＮＤとの間に第１および第２整流回路１２，２２が第１および第２制御端子ＣＴ１，ＣＴ２からグランドＧＮＤへ向かう方向が順方向となるように設けられているため、第１または第２制御端子ＣＴ１，ＣＴ２に第１または第２制御電圧ＶＣ１，ＶＣ２が印加されることにより、第１または第２整流回路１２，２２により第１または第２制御電圧ＶＣ１，ＶＣ２を適切な電圧に降圧した上で第１または第２制御端子ＣＴ１，ＣＴ２から第１または第２整流回路１２，２２を経て第１または第２ＭＯＳＦＥＴ回路１１，２１のソース端子へ繋がる経路に電流が流れる。これにより、第１または第２ＭＯＳＦＥＴ回路１１，２１のゲート－ソース間に電圧降下が生じるため、スイッチ動作を適正に行うことができる。しかも、第１整流回路１２および第２整流回路２２で降下される電圧は、整流素子の閾値電圧に応じた電圧となるため、第１制御電圧ＶＣ１および第２制御電圧ＶＣ２の電圧値が変動しても第１および第２ＭＯＳＦＥＴ回路１１，２１の主端子に印加される電圧値を一定にすることができ、スイッチ回路１Ａをより安定動作させることができる。さらに、第１および第２信号端子Ｔ１，Ｔ２と共通信号端子Ｔ３とのオンまたはオフを切り替える素子としてＭＯＳＦＥＴを用いることにより、低消費電力かつ高性能なスイッチ回路１Ａを低コストで製造することができる。従って、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる。
　本実施形態の構成についてより詳しく説明する。図２は図１に示すスイッチ回路のより詳しい構成を示す回路図である。図２に示すように、本実施形態において、第１ＭＯＳＦＥＴ回路１１は、ＭＯＳＦＥＴ素子１３と、第１制御端子ＣＴ１とＭＯＳＦＥＴ素子１３のゲート端子との間に設けられた第１抵抗素子１４と、ＭＯＳＦＥＴ素子１３の主端子間（ソース－ドレイン端子間）に設けられた第２抵抗素子１５とを有している。第１抵抗素子１４は、ＭＯＳＦＥＴ素子１３のゲート端子に印加される電圧が過電圧となるのを保護するために設けられている（例えば、第１抵抗素子１４の抵抗値は約１０ｋΩ～２００ｋΩに設定される）。また、第２抵抗素子１５は、ＭＯＳＦＥＴ素子１３のオフ時（電流が流れないとき）において主端子間の電圧を一定にするために設けられている。さらに、第２抵抗素子１５は、ＭＯＳＦＥＴ素子１３のオン時（電流が流れるとき）において抵抗に電流が流れないようにＭＯＳＦＥＴ素子１３のオン抵抗値に対して高い抵抗値を有している（例えば、ＭＯＳＦＥＴ素子１３のオン抵抗値が約３ｋΩ以下である場合に第２抵抗素子１５の抵抗値は約１０ｋΩ～１００ｋΩに設定される）。
　第２ＭＯＳＦＥＴ回路２１も、第１ＭＯＳＦＥＴ回路１１と同様に構成されており、ＭＯＳＦＥＴ素子２３、第１抵抗素子２４および第２抵抗素子２５を有している。
　また、第１整流回路１２は、第１ＭＯＳＦＥＴ回路１１のゲート端子に接続された第１抵抗素子１４と第１制御端子ＣＴ１との間に一端が接続され、他端がグランドＧＮＤ（０Ｖ）に接続されている。第１整流回路１２において、第１制御端子ＣＴ１からグランドＧＮＤへ向かう方向が順方向となるように２つの整流素子Ｄ１１，Ｄ１２がグランドＧＮＤに直列接続されている。より具体的には、整流素子Ｄ１１，Ｄ１２はショットキーダイオードにより構成されている。整流素子Ｄ１１のカソード端子は、グランドＧＮＤに接続され、整流素子Ｄ１２のカソード端子は、整流素子Ｄ１１のアノード端子に接続されている。整流素子Ｄ１２のアノード端子と第１制御端子ＣＴ１との間には、整流素子Ｄ１１，Ｄ１２へ印加される電圧を下げることにより整流素子Ｄ１１，Ｄ１２を流れる電流を減少させるための第３抵抗素子１６が設けられている（例えば、第３抵抗素子１６の抵抗値は約１ｋΩ～３０ｋΩに設定される）。
　第２整流回路２２も、第１整流回路１２と同様に構成されており、２つの整流素子Ｄ２１，Ｄ２２および第３抵抗素子２６を有している。
　なお、本実施形態における整流素子Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２は、ショットキーダイオードにより構成されているが、ダイオード特性を有する限りこれに限られず、例えばショットキーダイオード以外のダイオード素子、バイポーラトランジスタ（bipolar transistor）およびＦＥＴの何れであってもよい。
　本実施形態において、接続部３は、第１整流回路１２の整流素子Ｄ１１，Ｄ１２の少なくとも１つの順方向電流入力端子側と第２整流回路２２の整流素子Ｄ２１，Ｄ２２の少なくとも１つの順方向電流入力端子側とが接続される共通接続部３１を有している。本実施形態においては、整流素子Ｄ１１のアノード端子と整流素子Ｄ２１のアノード端子とが共通接続部３１により接続されている。すなわち、互いに直列接続される整流素子Ｄ１１および整流素子Ｄ１２の間と、互いに直列接続される整流素子Ｄ２１および整流素子Ｄ２２の間とが共通接続部３１により接続されている。共通接続部３１には、第４抵抗素子３２，３３が設けられている。第４抵抗素子３２，３３は、第１および第２制御電圧ＶＣ１，ＶＣ２の電圧を当該抵抗により降下させることにより、整流素子Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２に印加される電圧を低くしてこれらの整流素子に流れる電流を低減させるものである（例えば、第４抵抗素子３２，３３の抵抗値は約１０ｋΩ～２００ｋΩに設定される）。
　また、共通接続部３１と共通信号端子Ｔ３との間には、共通抵抗回路３４が設けられている。共通抵抗回路３４は、接続部３における電圧を分圧する分圧抵抗素子３５，３６を有している。分圧抵抗素子３５，３６は、直列接続され、一方の分圧抵抗素子３５が共通接続部３１に接続され、他方の分圧抵抗素子３６がグランドＧＮＤに接続されている。さらに、共通抵抗回路３４は、一端が分圧抵抗素子３５と分圧抵抗素子３６との間に接続され、他端が第１ＭＯＳＦＥＴ回路１１および第２ＭＯＳＦＥＴ回路２１の主端子の一方（ソース端子）に接続される第５抵抗素子３７を有している。第５抵抗素子３７は、共通信号端子Ｔ３からの交流信号が接続部３を通じて分圧抵抗素子３６に接続されたグランドＧＮＤに流れてしまうのを防止している（例えば、第５抵抗素子３７の抵抗値は約１０ｋΩ～２００ｋΩに設定される）。
　ここで、上記構成のスイッチ回路１Ａにおける動作例について説明する。本動作例においては第１ＭＯＳＦＥＴ回路１１をオンし、第２ＭＯＳＦＥＴ回路２１をオフして第１信号端子Ｔ１と共通信号端子Ｔ３とを接続する場合について説明する。本実施形態において、各整流素子Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２は、それぞれ０．６Ｖの閾値電圧を有している。
　まず、第１制御端子ＣＴ１にオン信号として３Ｖの電圧（第１制御電圧ＶＣ１＝３Ｖ）を印加し、第２制御端子ＣＴ２にオフ信号として０Ｖの電圧（第２制御電圧ＶＣ２＝０Ｖ）を印加する。第１制御端子ＣＴ１に正電圧の第１制御電圧ＶＣ１＝３Ｖが印加されることにより、第３抵抗素子１６および整流素子Ｄ１１，Ｄ１２を繋ぐ経路に電流が流れ、電位差が発生する。本実施形態においては、整流素子Ｄ１１の閾値電圧が０．６Ｖであり、グランドＧＮＤの電圧が０Ｖであるため、整流素子Ｄ１１のアノード端子における電圧は、０．６Ｖとなる。
　一方、第２制御端子ＣＴ２に印加される第２制御電圧ＶＣ２は、０Ｖであり、直列接続された整流素子Ｄ２１，Ｄ２２の閾値電圧１．２Ｖより低くいため、整流素子Ｄ２１，Ｄ２２には、電流は流れず、電位差は発生しない。また、第２ＭＯＳＦＥＴ回路２１を構成するＭＯＳＦＥＴ素子２３のゲート端子とソース端子およびドレイン端子とは絶縁されているため、第２制御端子ＣＴ２から電流が流れる経路は存在しない。
　このように、第１信号部Ｓ１の整流素子Ｄ１１と整流素子Ｄ１２との間の電圧が０．６Ｖである一方、共通接続部３１を介して接続される第２信号部Ｓ２の整流素子Ｄ２１，Ｄ２２には電流が流れないため、第２信号部Ｓ２の整流素子Ｄ２１と整流素子Ｄ２２との間の電圧も０．６Ｖとなる。
　ここで、本実施形態において採用されているスイッチ回路１Ａの印加電圧（ＭＯＳＦＥＴ素子１３，２３のソース端子またはドレイン端子に印加される電圧）に対する特性について説明する。図３は図２に示すスイッチ回路の印加電圧に対する特性を示すグラフである。図３には、印加電圧に対する特性として、ＭＯＳＦＥＴ素子１３，２３のオフ時における特性を示すアイソレーション（isolation）特性と、ＭＯＳＦＥＴ素子１３，２３のオン時における特性を示す挿入損失特性が示されている。
　アイソレーション特性は、ＭＯＳＦＥＴ素子１３，２３がオフしている場合における共通信号端子Ｔ３と第１および第２信号端子Ｔ１，Ｔ２との間の入出力電圧の比を示したものであり、信号の漏れの程度を示すものである。アイソレーションの値は絶対値が大きいほど（図３のグラフにおいては下方であるほど）信号の漏れが少ないことを示し、図３においてはアイソレーション特性として約０．３Ｖ～約０．９Ｖの範囲が好適な範囲と言える。また、挿入損失特性は、ＭＯＳＦＥＴ素子１３，２３がオンしている場合における共通信号端子Ｔ３と第１および第２信号端子Ｔ１，Ｔ２との間の入出力電圧の比を示したものであり、信号が失われる程度を示すものである。挿入損失の値は絶対値が小さいほど（図３のグラフにおいては上方であるほど）信号損失が少ないことを示し、図３においては信号損失特性として約０Ｖ～約０．４Ｖの範囲が好適な範囲と言える。
　本実施形態におけるスイッチ回路１Ａにおいては、ＭＯＳＦＥＴ素子１３，２３のドレイン－ソース間は、第２抵抗素子１５，２５により接続されているため、ＭＯＳＦＥＴ素子１３，２３がオンしているかオフしているかに拘わらず、各ＭＯＳＦＥＴ素子１３，２３のドレイン－ソース間は同じ電圧が印加される。従って、ＭＯＳＦＥＴ素子１３，２３の一方がオンし他方がオフする通常の動作状態を考慮すれば、接続部３を通じてＭＯＳＦＥＴ素子１３，２３のソース端子に印加される電圧は、アイソレーション特性および挿入損失特性の両方について好適な範囲である約０．３Ｖ～約０．４Ｖの範囲とすることが好ましい。ただし、アイソレーション特性と挿入損失特性との間でいずれかを優先する場合には、必ずしもこの範囲とすることはない。例えば、信号損失特性を優先して印加電圧を約０．１Ｖ～約０．４Ｖの範囲内で設定してもよい。
　また、本実施形態においては、いったん第１または第２制御端子ＣＴ１，ＣＴ２のいずれかにオン信号として３Ｖの制御電圧が印加された場合、整流素子Ｄ１１，Ｄ１２間の電圧および整流素子Ｄ２１，Ｄ２２間の電圧は何れも０．６Ｖの電圧が印加されることとなり、その後、いずれの制御端子ＣＴ１，ＣＴ２の制御電圧がともに０Ｖになったとしても、第１および第２制御端子ＣＴ１，ＣＴ２に電流が流れる経路が存在しないため、整流素子Ｄ１１，Ｄ１２間の電圧および整流素子Ｄ２１，Ｄ２２間の電圧は０．６Ｖに保持される。
　従って、整流素子Ｄ１１，Ｄ１２間の電圧および整流素子Ｄ２１，Ｄ２２間の電圧を接続部３において上記アイソレーション特性および挿入損失特性を考慮して所定の電圧に降下させることにより、ＭＯＳＦＥＴ素子１３，２３のソース端子に印加される電圧を好適な範囲に設定することができる。具体的には、分圧抵抗素子３５，３６の抵抗値を好適に設定することにより、分圧抵抗素子３５，３６により整流素子Ｄ１１，Ｄ１２間および整流素子Ｄ２１，Ｄ２２間の電圧が分圧されて、上記好適な範囲となるような電圧（例えば０．４Ｖ）をＭＯＳＦＥＴ素子１３，２３のソース端子に印加することができる。
　以上のように、ＭＯＳＦＥＴ素子１３，２３のソース端子に電圧が印加されることにより、第１制御電圧ＶＣ１に応じた第１ＭＯＳＦＥＴ回路１１のゲート端子電圧（３Ｖ）と第１ＭＯＳＦＥＴ回路１１のソース端子電圧（０．４Ｖ）との間でＭＯＳＦＥＴ素子１３の閾値電圧を超える電位差が生じるため、第１ＭＯＳＦＥＴ回路１１がオンし、共通信号端子Ｔ３と第１信号端子Ｔ１とが接続され、高周波信号が伝達可能となる。一方、第２制御電圧ＶＣ２に応じた第２ＭＯＳＦＥＴ回路２１のゲート端子電圧（０Ｖ）と第２ＭＯＳＦＥＴ回路２１のソース端子電圧（０．４Ｖ）との間ではＭＯＳＦＥＴ素子２３の閾値電圧を超える電位差が生じないため、第２ＭＯＳＦＥＴ回路２１はオフしたままであり、共通信号端子Ｔ３と第２信号端子Ｔ２とは非接続の状態が保持される。
　第１制御端子ＣＴ１にオフ信号である０Ｖを印加し（第１制御電圧ＶＣ１を０Ｖにし）、第２制御端子ＣＴ２にオン信号である正電圧（３Ｖ）を印加した（第２制御電圧ＶＣ２を３Ｖにした）場合も上記と同様に動作して第２ＭＯＳＦＥＴ回路２１がオンし、第１ＭＯＳＦＥＴ回路１１がオフする。
　以上のように、本実施形態においては、第１整流回路１２および第２整流回路２２で降下される電圧が整流素子Ｄ１１，Ｄ２１の閾値電圧に応じた電圧（グランド電位からクランプした電圧）となるため、第１制御電圧ＶＣ１および第２制御電圧ＶＣ２の電圧値が変動しても第１および第２ＭＯＳＦＥＴ回路１１，２１の主端子に印加される電圧値を一定にすることができ、スイッチ回路１Ａをより安定動作させることができる。さらに、分圧抵抗素子３５，３６により整流素子Ｄ１１，Ｄ１２間および整流素子Ｄ２１，Ｄ２２間の電圧を降下させることができるため、第１および第２制御電圧ＶＣ１，ＶＣ２および整流素子間の電圧の電圧値に拘わらず、第１および第２ＭＯＳＦＥＴ回路１１，２１のソース端子（すなわち、共通信号端子Ｔ３）に印加される電圧を最適に調整することができる。しかも、分圧抵抗素子３５，３６の抵抗値を種々選択することにより第１および第２ＭＯＳＦＥＴ回路１１，２１をきめ細かく設定できるため、第１および第２ＭＯＳＦＥＴ回路１１，２１のオン時またはオフ時に拘わらず、最適な電圧を第１および第２ＭＯＳＦＥＴ回路１１，２１に印加することができる。
　さらに、整流素子Ｄ１２，Ｄ２２を第１および第２制御端子ＣＴ１，ＣＴ２と接続部３との間に設けることにより、第１および第２制御端子ＣＴ１，ＣＴ２への逆流電流を防止することができ、消費電力をより低減させることができる。また、各整流回路１２，２２において整流素子を複数備えることにより、温度による電圧変動を吸収することもできる。
　また、整流素子Ｄ１１のアノード端子と整流素子Ｄ２１のアノード端子とが共通接続部３１により接続されているため、第１および第２制御端子ＣＴ１，ＣＴ２と第１および第２ＭＯＳＦＥＴ回路１１，２１の主端子の一方とを接続する配線を共通の配線を用いて配線長を短く構成することができるとともに、分圧抵抗素子３５，３６を共通とすることができるため、回路を小型化することができる。
　なお、本実施形態においては、グランドＧＮＤと共通接続部３１との間にそれぞれ接続される整流素子Ｄ１１，Ｄ２１が１つである構成について説明しているが、グランドＧＮＤと共通接続部３１との間に複数の整流素子が接続されてもよい。すなわち、用いる整流素子とＭＯＳＦＥＴ素子１３，２３に要求される特性とに応じてグランド電位からクランプする電圧を設定するのに好適な整流素子を１または複数用いることができる。また、本実施形態においては、共通接続部３１と第１および第２制御端子ＣＴ１，ＣＴ２との間にそれぞれ１つ整流素子Ｄ１２，Ｄ２２が設けられる構成について説明したが、共通接続部３１と第１および第２制御端子ＣＴ１，ＣＴ２との間に複数の整流素子を設けてもよいし、整流素子を設けないこととしてもよい。
　＜第２実施形態＞
　次に、本発明の第２実施形態に係る高周波用スイッチ回路について説明する。図４は本発明の第２実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し、説明を省略する。本実施形態におけるスイッチ回路１Ｂが第１実施形態と異なる点は、第２信号部Ｓ２と同じ構成を有し、共通信号端子Ｔ３と少なくとも１つ（本実施形態においては２つ）のさらなる信号端子（第３および第４信号端子Ｔ４，Ｔ５）との接続を切り替える少なくとも１つのさらなる信号部（第３および第４信号部Ｓ４，Ｓ５）を備えていることである。
　すなわち、第３信号部Ｓ４は、主端子の一方が共通信号端子Ｔ３に接続され、主端子の他方が第３信号端子Ｔ４に接続され、ゲート端子が第３制御端子ＣＴ４に接続された第３ＭＯＳＦＥＴ回路４１と、第３ＭＯＳＦＥＴ回路４１のゲート端子と第３制御端子ＣＴ４との間に一端が接続され、他端がグランドＧＮＤに接続されることにより、第３制御端子ＣＴ４からグランドＧＮＤへ向かう方向が順方向となるような少なくとも１つ（本実施形態においては２つ）の整流素子を含む第３整流回路４２とを有している。また、第４信号部Ｓ５は、主端子の一方が共通信号端子Ｔ３に接続され、主端子の他方が第４信号端子Ｔ５に接続され、ゲート端子が第４制御端子ＣＴ５に接続された第４ＭＯＳＦＥＴ回路５１と、第４ＭＯＳＦＥＴ回路５１のゲート端子と第４制御端子Ｔ５との間に一端が接続され、他端がグランドＧＮＤに接続されることにより、第４制御端子Ｔ５からグランドＧＮＤへ向かう方向が順方向となるような少なくとも１つ（本実施形態においては２つ）の整流素子を含む第４整流回路５２とを有している。また、第３信号端子Ｔ４と第３ＭＯＳＦＥＴ回路４１のドレイン端子との間には、信号の直流成分を遮断する第３容量素子Ｃ４が設けられ、第４信号端子Ｔ５と第４ＭＯＳＦＥＴ回路５１のドレイン端子との間には、信号の直流成分を遮断する第４容量素子Ｃ５が設けられている。
　本実施形態の接続部３Ｂは、信号部が増えたことに合わせて、対応する第４抵抗素子が増えている他は、同じ構成を有している。このように、共通信号端子Ｔ３との接続を切り替える信号端子Ｔ１，Ｔ２，Ｔ３，Ｔ４を３つ以上に構成した場合（例えばＳＰ３Ｔ，ＳＰ４Ｔ等）においても、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる。
　＜第３実施形態＞
　次に、本発明の第３実施形態に係る高周波用スイッチ回路について説明する。図５は本発明の第３実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し、説明を省略する。本実施形態におけるスイッチ回路１Ｃが第１実施形態と異なる点は、接続部として第１接続部３Ｃ１および第２接続部３Ｃ２を有し、第１接続部３Ｃ１が、第１整流回路１２の整流素子の少なくとも１つの順方向電流入力端子側と第１ＭＯＳＦＥＴ回路１１の第１信号端子Ｔ１側の主端子（本実施形態においてはドレイン端子）とを接続し、かつ、第２接続部３Ｃ２が、第２整流回路２２の整流素子の少なくとも１つの順方向電流入力端子側と第２ＭＯＳＦＥＴ回路２１の第２信号端子Ｔ２側の主端子（本実施形態においてはドレイン端子）とを接続するよう構成されていることである。より具体的には、図５に示すように、第１接続部３Ｃ１，３Ｃ２は、それぞれ第１および第２整流回路１２，２２の整流素子Ｄ１１，Ｄ２１のアノード端子と第１および第２ＭＯＳＦＥＴ回路１１，２１のドレイン端子との間に設けられた第６抵抗素子３８，３９を有している。また、スイッチ回路１Ｃは、一端が第１および第２ＭＯＳＦＥＴ回路１１，２１のソース端子に接続され、他端がグランドＧＮＤに接続された第７抵抗素子４０を有している。
　第６抵抗素子３８，３９は、第１実施形態における第４抵抗素子３２，３３と同様に、第１および第２制御電圧ＶＣ１，ＶＣ２の電圧を当該抵抗により降下させることにより、整流素子Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２に印加される電圧を低くしてこれらの整流素子に流れる電流を低減させるものである。また、第７抵抗素子４０は、第１実施形態における第５抵抗素子３７と同様に、共通信号端子Ｔ３からの交流信号がグランドＧＮＤに流れてしまうのを防止している。
　本実施形態のような構成においても、例えば、第１制御端子ＣＴ１にオン信号として正電圧の第１制御電圧ＶＣ１＝３Ｖが印加された場合、第１整流回路１２の整流素子Ｄ１１に接続されたグランドＧＮＤの電位から整流素子Ｄ１１の閾値電圧分だけクランプされた電圧が第６抵抗素子３８によって電圧降下して第１ＭＯＳＦＥＴ回路１１に印加される。従って、第１または第２制御端子ＣＴ１，ＣＴ２から第１または第２ＭＯＳＦＥＴ回路１１，２１の主端子の一方へ第１または第２制御電圧ＶＣ１，ＶＣ２による電圧に基づいて電流を流すことができるため、適正なスイッチ動作を行うことができる。
　＜第４実施形態＞
　次に、本発明の第４実施形態に係る高周波用スイッチ回路について説明する。以上の第１～第３実施形態においては、信号部に整流回路が設けられ、オン信号である制御電圧が制御端子に印加された場合に、当該制御電圧から整流回路に設けられた少なくとも１つの整流素子によってグランドＧＮＤの電位から当該整流素子の閾値電圧分だけクランプ（clamp）した電圧を取り出すこととしていたが、制御電圧の変動が無視できる場合等、抵抗回路のみでＭＯＳＦＥＴ素子の主端子に印加する電圧を設定できる場合には、必ずしも整流回路は必要ではない。図６は本発明の第４実施形態に係る高周波用スイッチ回路の概略構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し、説明を省略する。
　本実施形態における高周波用スイッチ回路１Ｄは、第１ＭＯＳＦＥＴ回路１１を有する第１信号部Ｓ１Ｄと、第２ＭＯＳＦＥＴ回路２１を有する第２信号部Ｓ２Ｄとを備えている。また、スイッチ回路１Ｄの接続部３Ｄは、第１実施形態におけるスイッチ回路１Ａの接続部３の構成と同様であり、第４抵抗素子３２が第１ＭＯＳＦＥＴ回路１１のゲート端子と第１制御端子ＣＴ１との間に一端が接続される第１抵抗回路として機能し、第４抵抗素子３３が第２ＭＯＳＦＥＴ回路２１のゲート端子と第２制御端子ＣＴ２との間に一端が接続される第２抵抗回路として機能する。
　上記構成によれば、第１および第２制御端子ＣＴ１，ＣＴ２と分圧抵抗素子３６に接続されたグランドＧＮＤとの間に第１および第２抵抗回路である第４抵抗素子３２，３３が設けられているため、第１または第２制御端子ＣＴ１，ＣＴ２にオン信号である第１または第２制御電圧ＶＣ１，ＶＣ２が印加されることにより、第４抵抗素子３２，３３により第１または第２制御電圧ＶＣ１，ＶＣ２を適切な電圧に降圧した上で第１または第２制御端子ＣＴ１，ＣＴ２から第４抵抗素子３２，３３ならびに共通抵抗回路３４である分圧抵抗素子３５および第５抵抗素子３７を経て第１または第２ＭＯＳＦＥＴ回路１１，２１のソース端子へ繋がる経路に電流が流れる。これにより、第１または第２ＭＯＳＦＥＴ回路１１，２１のゲート－ソース間に電圧降下が生じるため、スイッチ動作を適正に行うことができる。さらに、第１および第２信号端子Ｔ１，Ｔ２と共通信号端子Ｔ３とのオンまたはオフを切り替える素子としてＭＯＳＦＥＴを用いることにより、低消費電力かつ高性能なスイッチ回路を低コストで製造することができる。従って、制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる。
　以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。
　上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
　本発明は、高周波用スイッチ回路において制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うために有用である。
　１Ａ，１Ｂ，１Ｃ，１Ｄ　スイッチ回路
　３，３Ｂ，３Ｃ１，２Ｃ２，３Ｄ　接続部
　１１　第１ＭＯＳＦＥＴ回路
　１２　第１整流回路
　１３，２３　ＭＯＳＦＥＴ素子
　１４，２４　第１抵抗素子
　１５，２５　第２抵抗素子
　１６，２６　第３抵抗素子
　２１　第２ＭＯＳＦＥＴ回路
　２２　第２整流回路
　３１　共通接続部
　３２，３３　第４抵抗素子
　３４　共通抵抗回路
　３５，３６　分圧抵抗素子
　３７　第５抵抗素子
　３８，３９　第６抵抗素子
　４０　第７抵抗素子
　４１　第３ＭＯＳＦＥＴ回路
　４２　第３整流回路
　５１　第４ＭＯＳＦＥＴ回路
　５２　第４整流回路
　ＣＴ１　第１制御端子
　ＣＴ２　第２制御端子
　ＣＴ４　第３制御端子
　ＣＴ５　第４制御端子
　Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２　整流素子
　Ｓ１，Ｓ１Ｄ　第１信号部
　Ｓ２，Ｓ２Ｄ　第２信号部
　Ｓ４　第３信号部
　Ｓ５　第４信号部
　Ｔ１　第１信号端子
　Ｔ２　第２信号端子
　Ｔ３　共通信号端子
　Ｔ４　第３信号端子
　Ｔ５　第４信号端子

Claims (8)

  1. 　共通信号端子と第１信号端子との接続を制御する第１制御端子に印加される第１制御電圧および／または前記共通信号端子と第２信号端子との接続を制御する第２制御端子に印加される第２制御電圧を用いて前記第１信号端子および前記第２信号端子のうち前記共通信号端子と接続される信号端子を切り替える高周波用スイッチ回路であって、
    　主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第１信号端子に接続され、ゲート端子が前記第１制御端子に接続された第１ＭＯＳＦＥＴ回路と、前記第１ＭＯＳＦＥＴ回路のゲート端子と前記第１制御端子との間に一端が接続され、他端がグランドに接続されることにより、前記第１制御端子からグランドへ向かう方向が順方向となるような少なくとも１つの整流素子を含む第１整流回路と、を有する第１信号部と、
    　主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第２信号端子に接続され、ゲート端子が前記第２制御端子に接続された第２ＭＯＳＦＥＴ回路と、前記第２ＭＯＳＦＥＴ回路のゲート端子と前記第２制御端子との間に一端が接続され、他端がグランドに接続されることにより、前記第２制御端子からグランドへ向かう方向が順方向となるような少なくとも１つの整流素子を含む第２整流回路と、を有する第２信号部と、
    　前記第１整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第１ＭＯＳＦＥＴ回路の何れかの主端子側とが接続され、かつ、前記第２整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第２ＭＯＳＦＥＴ回路の何れかの主端子側とが接続された接続部と、を備えた、高周波用スイッチ回路。
  2. 　前記接続部は、前記第１整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第２整流回路の整流素子の少なくとも１つの順方向電流入力端子側とが接続された共通接続部と、前記共通接続部と前記共通信号端子との間に設けられた共通抵抗回路と、を備えた、請求項１に記載の高周波用スイッチ回路。
  3. 　前記共通抵抗回路は、前記接続部における電圧を分圧する分圧抵抗素子を有している、請求項２に記載の高周波用スイッチ回路。
  4. 　前記第１整流回路および前記第２整流回路は、それぞれ、直列接続される少なくとも２つの整流素子を含み、前記接続部は、前記第１整流回路の互いに直列接続される２つの整流素子の間と前記第１ＭＯＳＦＥＴ回路の何れかの主端子側とを接続し、かつ、前記第２整流回路の互いに直列接続される２つの整流素子の間と前記第２ＭＯＳＦＥＴ回路のいずれかの主端子側とを接続するように構成される、請求項１に記載の高周波用スイッチ回路。
  5. 　前記接続部は、前記第１整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第１ＭＯＳＦＥＴ回路の前記第１信号端子側の主端子とを接続し、かつ、前記第２整流回路の整流素子の少なくとも１つの順方向電流入力端子側と前記第２ＭＯＳＦＥＴ回路の前記第２信号端子側の主端子とを接続するよう構成されている、請求項１に記載の高周波用スイッチ回路。
  6. 　前記第１ＭＯＳＦＥＴ回路および前記第２ＭＯＳＦＥＴ回路は、それぞれ、ＭＯＳＦＥＴ素子と、当該ＭＯＳＦＥＴ素子の主端子間に設けられ、当該ＭＯＳＦＥＴ素子に電流が流れないときに主端子間の電圧を一定にするための抵抗素子とを有する、請求項１に記載の高周波用スイッチ回路。
  7. 　前記第２信号部と同じ構成を有し、前記共通信号端子と少なくとも１つのさらなる信号端子との接続を切り替える少なくとも１つのさらなる信号部を備えた請求項１に記載の高周波用スイッチ回路。
  8. 　共通信号端子と第１信号端子との接続を制御する第１制御端子に印加される第１制御電圧および／または前記共通信号端子と第２信号端子との接続を制御する第２制御端子に印加される第２制御電圧を用いて前記第１信号端子および前記第２信号端子のうち前記共通信号端子と接続される信号端子を切り替える高周波用スイッチ回路であって、
    　主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第１信号端子に接続され、ゲート端子が前記第１制御端子に接続された第１ＭＯＳＦＥＴ回路と、
    　主端子の一方が前記共通信号端子に接続され、前記主端子の他方が前記第２信号端子に接続され、ゲート端子が前記第２制御端子に接続された第２ＭＯＳＦＥＴ回路と、
    　前記第１ＭＯＳＦＥＴ回路のゲート端子と前記第１制御端子との間に一端が接続される第１抵抗回路と、
    　前記第２ＭＯＳＦＥＴ回路のゲート端子と前記第２制御端子との間に一端が接続される第２抵抗回路と、
    　前記第１抵抗回路の他端と前記第２抵抗回路の他端とが接続された共通接続部と、
    　前記共通接続部と前記共通信号端子との間に設けられた共通抵抗回路と、を備えた、高周波用スイッチ回路。
    　
PCT/JP2011/000423 2010-10-18 2011-01-26 高周波用スイッチ回路 WO2012053124A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201190000695.3U CN203193592U (zh) 2010-10-18 2011-01-26 高频用开关电路
US13/790,585 US20130257510A1 (en) 2010-10-18 2013-03-08 High frequency switch circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010233946A JP5366911B2 (ja) 2010-10-18 2010-10-18 高周波用スイッチ回路
JP2010-233946 2010-10-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/790,585 Continuation US20130257510A1 (en) 2010-10-18 2013-03-08 High frequency switch circuit

Publications (1)

Publication Number Publication Date
WO2012053124A1 true WO2012053124A1 (ja) 2012-04-26

Family

ID=45974856

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000423 WO2012053124A1 (ja) 2010-10-18 2011-01-26 高周波用スイッチ回路

Country Status (4)

Country Link
US (1) US20130257510A1 (ja)
JP (1) JP5366911B2 (ja)
CN (1) CN203193592U (ja)
WO (1) WO2012053124A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616608B1 (ko) 2014-01-28 2016-04-28 삼성전기주식회사 고주파 스위치 회로 및 전자기기
US10200031B2 (en) * 2016-04-15 2019-02-05 Rohde & Schwarz Gmbh & Co. Kg Electronically switchable diplexer
US9871029B2 (en) * 2016-05-06 2018-01-16 Analog Devices Global Bus driver / line driver
CN106805967A (zh) * 2017-02-04 2017-06-09 深圳市哎优智能科技有限公司 一种心电、肌电、皮电一体式检测设备
JP7103139B2 (ja) * 2018-10-09 2022-07-20 株式会社デンソー スイッチの駆動回路
US20210380060A1 (en) * 2020-06-04 2021-12-09 Veoneer Us, Inc. Sensor communication discrete control considering emc compliance for restraint control module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209835A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd 高周波用半導体スイッチ回路およびそれを用いた制御方法
JP2004096441A (ja) * 2002-08-30 2004-03-25 Fujitsu Quantum Devices Ltd スイッチング回路、スイッチングモジュール及びその制御方法
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
JP2006121217A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体切替回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152361A (ja) * 1992-11-12 1994-05-31 Sanyo Electric Co Ltd Ｆｅｔスイッチ
JP3263798B2 (ja) * 1993-09-30 2002-03-11 ソニー株式会社 半導体スイツチ
JPH08204528A (ja) * 1995-01-23 1996-08-09 Sony Corp スイツチ回路及び複合スイツチ回路
US7263337B2 (en) * 2003-05-16 2007-08-28 Triquint Semiconductor, Inc. Circuit for boosting DC voltage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209835A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd 高周波用半導体スイッチ回路およびそれを用いた制御方法
JP2004096441A (ja) * 2002-08-30 2004-03-25 Fujitsu Quantum Devices Ltd スイッチング回路、スイッチングモジュール及びその制御方法
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
JP2006121217A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体切替回路

Also Published As

Publication number Publication date
JP2012090012A (ja) 2012-05-10
JP5366911B2 (ja) 2013-12-11
CN203193592U (zh) 2013-09-11
US20130257510A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
US8729949B2 (en) Switching circuit
JP5366911B2 (ja) 高周波用スイッチ回路
US8779840B2 (en) High frequency switch
TWI538399B (zh) 用於高速類比開關的低漏動態雙向本體-攫取方法
TW201433105A (zh) 經本體偏壓的切換裝置
US9065164B2 (en) High frequency switch
US9461643B2 (en) High freuency semiconductor switch and wireless device
JP2006332416A (ja) 半導体装置
JP2010220200A (ja) 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法
US8884650B2 (en) High-frequency semiconductor switching circuit
US20100225378A1 (en) Radio frequency switching circuit and semiconductor device
USRE46490E1 (en) Semiconductor device
JP2008017416A (ja) 高周波スイッチ装置
JP2009201096A (ja) スイッチ回路
CN103595380A (zh) 互补式开关射频切换器
US9331690B2 (en) Switching circuit and RF switch including the same
US10128834B2 (en) Bidirectional integrated CMOS switch
JP2006173754A (ja) 高周波スイッチ
JP2007243410A (ja) 高周波用スイッチ回路及びこれを用いた半導体装置
US10523197B2 (en) Switch circuit, corresponding device and method
KR101616597B1 (ko) 고주파 스위치
KR101309445B1 (ko) 고주파 스위치
US10530357B1 (en) Dynamic impedance circuit for uniform voltage distribution in a high power switch branch
US10924109B2 (en) Front-end circuit
JP5733624B2 (ja) 高周波スイッチ回路、及び複合高周波スイッチ回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201190000695.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11833971

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11833971

Country of ref document: EP

Kind code of ref document: A1