CN101814442A - 玻璃密封型封装的制造方法和玻璃基板 - Google Patents

玻璃密封型封装的制造方法和玻璃基板 Download PDF

Info

Publication number
CN101814442A
CN101814442A CN201010118224A CN201010118224A CN101814442A CN 101814442 A CN101814442 A CN 101814442A CN 201010118224 A CN201010118224 A CN 201010118224A CN 201010118224 A CN201010118224 A CN 201010118224A CN 101814442 A CN101814442 A CN 101814442A
Authority
CN
China
Prior art keywords
substrate
glass
chamber
glass substrate
spacer portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010118224A
Other languages
English (en)
Other versions
CN101814442B (zh
Inventor
田家良久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101814442A publication Critical patent/CN101814442A/zh
Application granted granted Critical
Publication of CN101814442B publication Critical patent/CN101814442B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/16586—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16588—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供玻璃密封型封装的制造方法和玻璃基板。作为课题而提供能够降低玻璃基板的翘曲量并提高在后工序中与形成有薄膜的另一个玻璃基板贴合(阳极接合等)时的加工精度的玻璃密封型封装的制造方法和该玻璃密封型封装所使用的玻璃基板。作为解决手段，在玻璃基板前面，设置不形成能够收纳半导体IC芯片或石英晶片等电子器件的腔的部位。通过将该未形成腔的部位形成为框状来降低玻璃基板的翘曲量。

Description

玻璃密封型封装的制造方法和玻璃基板
技术领域
本发明涉及半导体装置和石英振子等电子器件所使用的玻璃密封型封装的制造方法和用于玻璃密封型封装的玻璃基板。
背景技术
关于图像传感器等半导体装置所使用的玻璃基板的制造方法，如图5所示，公知有专利文献1。
根据该专利文献1，在玻璃基板501上设置有槽502，使得：利用用于单片化的划片机等进行切断前的带薄膜玻璃基板的翘曲量降低到与在槽502的位置切断带薄膜503的玻璃基板501而产生的带薄膜玻璃基板的翘曲量相同的程度。其结果，在将该玻璃基板501与具有多个半导体元件的半导体晶片贴合在一起的情况下，能够提高与半导体晶片的元件之间的贴合加工精度。
【专利文献1】日本特开2006-282480号公报
但是，相反地，当在玻璃基板上无间隙地形成多个像该槽这样的空洞时，在具有槽的一侧，基板向上翘曲成凸形。如果这种基板的翘曲量显著增大，则在将基板贴合在其他基板上(阳极接合等)的工序中，进行对准时定位精度降低。即加工精度降低。因此，根据情况不同，有可能产生无法实现贴合等的不良情况。
图3A和3B示出了在基板上形成多个用于放入半导体IC芯片或石英晶片等半导体器件的槽(所谓的腔)时的概略图。
图3A是关于玻璃基板的图。在作为圆形薄板状的晶片的玻璃基板部301上，设置有多个为收纳各电子器件而设置的腔302。并且，在玻璃基板部301的端部形成有作为切缺部的定向平面(orientation flat)303。A-A切断线表示，以与定向平面303的切断部的直线平行且通过形成在玻璃基板部301上的多个腔302的方式进行切断。B-B切断线表示，以与定向平面303的切断部的直线垂直且通过形成在玻璃基板部301上的多个腔302的方式进行切断。图3B表示玻璃基板部301的A-A剖视图和玻璃基板部301的B-B剖视图。
当在玻璃基板部301的一面上以无间隙的方式形成腔302等的槽时，如图3B的A-A剖视图和B-B剖视图所示，实验表明在具有空洞的一侧，基板向上翘曲成以凸形。
发明内容
本发明的目的在于，通过降低这种基板的翘曲量来实现将基板与其他基板贴合时的高稳定性和高精度。
为了解决上述课题，在本发明中，不是在玻璃基板部的整个面上形成腔，而是局部形成不具有腔的部分，即，从基板的一端到基板的另一端，呈框状地设置直线的间隔部(腔的排列间隔比其它的腔的排列间隔宽的区域)，由此来降低基板的翘曲量。
通过设置间隔部，从而在将基板贴合(阳极接合等)在其他基板上的叠合工序中，能够稳定地保证进行对准时的定位精度。即，能够同时实现高精度和高稳定性。
根据本发明的玻璃密封型封装的制造方法及其玻璃基板，如上所述能够降低玻璃基板的翘曲量。因此，在叠合工序中，能够实现对准等的定位的高精度和高稳定性，能够提供优质的玻璃密封型封装。
并且，可根据基板的大小来将间隔部的个数设定为最佳个数，因此能够将产品安装个数的减少程度设定为最小。其结果，能够将对产品成本的影响程度限制为最小。
附图说明
图1A和1B是本发明的实施例1的玻璃基板的概略图。
图2A和2B是本发明的实施例2的玻璃基板的概略图。
图3A和3B是未按框状形成腔时的玻璃基板的概略图。
图4是示出制造本发明的实施例的压电振子时的流程的流程图。
图5是现有例的玻璃基板的剖视图。
101、201、301：玻璃基板部；102、103、202、203：间隔(street)部；104、204、302：腔；105、205、303：定向平面；501：玻璃基板；502：槽；503：薄膜。
具体实施方式
说明本发明的2种实施例。在这2种实施例中，未作图示，是针对例如石英振子所使用的玻璃密封型封装和玻璃基板进行说明。
【实施例1】
图1A和1B是示出本发明的玻璃基板的实施例1的图。
如图1A所示，本发明的玻璃基板由玻璃基板部101、安装并收纳半导体芯片或石英晶片(crystal blank)等的腔104、以及在玻璃基板部101的端部形成的作为切缺部的定向平面(orientation flat)105构成。为了降低基板的翘曲，在形成有腔104的区域的一部分上形成有未形成腔104的间隔部102和103。间隔部102形成为与定向平面105垂直且通过玻璃基板部101的中心部。间隔部103形成为与定向平面105平行且通过玻璃基板部101的中心部。间隔部102和103以直线状从玻璃基板部101的一端形成到另一端。并且，与定向平面105平行和垂直的线所表示的A-A切断线和B-B切断线对应于后述的图1B的A-A剖视图和B-B剖视图。
图1B示出了A-A剖视图和B-B剖视图。在A-A剖视图和B-B剖视图中，均在玻璃基板部101上形成了多个腔104。在A-A剖视图中，有一部分存在未形成腔104的间隔部102，在B-B剖视图中，也有一部分存在未形成腔104的间隔部103。
玻璃基板101的制造方法将在后述的图4的流程图的说明项中详细进行说明。
在本发明中，通过如实施例1的图所示地设置间隔部102和103，使得该间隔部102、103发挥框(骨架)的作用，从而能够降低玻璃基板101的翘曲。
下面，对使用上述实施例1的玻璃基板101来制造在腔中收纳了压电振动片作为电子器件的玻璃密封型封装的压电振子的方法进行说明。
为了便于说明，将形成有腔104的玻璃基板101记为盖基板，将未形成腔的玻璃基板记为基础基板。本发明的实施例的玻璃密封型封装是通过在盖基板与基础基板之间设置对象物并进行贴合来实现的。
接着，下面参照图4所示的流程图，说明利用基础基板和盖基板一次制造多个压电振子的制造方法。
首先，进行电子器件制作工序来制作电子器件(在本实施例中为压电振子)(S10)。具体而言，首先，以规定角度切割石英的朗伯(lambert)原石，制成一定厚度的晶片。接着，研磨该晶片而进行粗加工，之后根据情况进行抛光等表面研磨加工，制成一定厚度的晶片。接着，对晶片实施清洗等适当的处理，然后利用光刻技术或金属掩模等对该晶片进行金属膜的成膜和构图，在压电振动片上形成激励电极，并且，在未形成腔的另一个玻璃基板上形成用于安装压电振动片的迂回电极。由此，制作出多个压电振动片。
接着，进行盖基板制作工序(S20)，在该工序中，制作玻璃基板101而使其达到进行阳极接合之前的状态。首先，将由碱石灰玻璃构成的玻璃基板101研磨加工至规定厚度并进行清洗，然后形成利用蚀刻等去除了最表面的加工变质层后的圆板状的玻璃基板101(S21)。接着，进行凹部形成工序(S22)，在该工序中，在玻璃基板101的接合面上，通过蚀刻或模压等方法在行列方向上形成多个腔104。另外，关于腔104，为了确保玻璃基板101的刚性，从盖基板的一端到另一端直线状地形成间隔部102和103，在该间隔部102和103上未形成腔104。该间隔部102或间隔部103分别形成为与定向平面105垂直或平行。间隔部102和103是未形成腔104的直线区域。
接着，与上述工序同时地或在其前后的时机，进行基础基板制作工序(S30)，在该工序中，制作未形成腔104的用于安装压电振动片的另一个玻璃基板，即基础基板，使其达到进行阳极接合之前的状态。首先，将碱石灰玻璃研磨加工至规定厚度并进行清洗，然后形成利用蚀刻等去除了最表面的加工变质层后的圆板状的基础基板用晶片(S31)。接着，进行贯通电极形成工序(S32)，在该工序中，在基础基板用晶片上形成多个用于连接压电振动片和外部端子电极的成对的贯通电极。此时，与玻璃基板101同样，为了确保刚性，以与基础基板用晶片的玻璃基板的中心相交的方式，呈道路状地设置有作为未形成贯通电极的未形成区域的间隔部102和103。
接着，进行接合膜形成工序(S33)，在该工序中，在基础基板用晶片的上表面上，对导电材料进行构图来形成接合膜，然后，进行迂回电极形成工序(S34)，在该工序中，形成多个分别与各对贯通电极电连接的迂回电极。
特别地，如上所述，贯通电极处于与基础基板用晶片的上表面大致位于同一平面上的状态。因此，在基础基板用晶片的上表面构图出的迂回电极以密合状态与贯通电极相接，而不会在之间产生间隙等。由此，能够可靠地确保一个迂回电极与一个贯通电极之间的导通性以及另一个迂回电极与另一个贯通电极之间的导通性。此时，第2晶片制作工序结束。
另外，在图4中，采用了在接合膜形成工序(S33)之后进行迂回电极形成工序(S34)的工序顺序，但是，也可以与其相反，在迂回电极形成工序(S34)之后进行接合膜形成工序(S33)，还可以同时进行两个工序。不管是哪种工序顺序，都能够发挥相同的作用效果。因此，可以根据需要适当变更工序顺序。
接着，进行安装工序(S40)，在该工序中，分别经由迂回电极将制作出的多个压电振动片接合在基础基板用晶片的上表面上。首先，分别在一对迂回电极上使用金线来形成凸块。
然后，在将压电振动片的基部载置到凸块上之后，一边按照规定温度对凸块进行加热，一边使压电振动片按压凸块。由此，压电振动片被机械支撑在凸块上，并且，处于在压电振动片上形成的电极与迂回电极电连接的状态。并且，当各个压电振动片的电极以凸块接合方式接合在凸块上时，压电振子被支撑为与基础基板保持平行的状态。结果，压电振动片被支撑为从基础基板用晶片的上表面悬起的状态。并且，此时压电振动片的一对激励电极处于分别与一对贯通电极导通的状态。
在压电振动片的安装结束后，进行使盖基板与基础基板用晶片叠合在一起的叠合工序(S50)。具体而言，以未图示的基准标记等为目标，使两个晶片对准正确的位置。由此，安装后的压电振动片处于被收容在由两个晶片围出的腔104内的状态。在叠合工序后，进行接合工序(S60)，在该工序中，将叠合的两个晶片放入阳极接合装置中，在真空状态下，在规定的温度气氛中施加规定电压来进行阳极接合。
在阳极接合中，在接合膜与玻璃基板之间施加规定电压。于是，在接合膜与玻璃基板之间的界面发生电化学反应，两者彼此被牢靠地密合而实现阳极接合。
接着，进行切断工序(S80)，在该工序中，将接合后的晶片体切断为一个一个的压电振子，进行单片化。其结果，能够一次制造多个双层结构的表面装配型压电振子，该压电振子的压电振动片被密封在形成于彼此进行阳极接合后的基础基板与盖基板之间的腔104内。
然后，进行判断是否是不合格品的检查工序(S90)。即，测定并检查压电振动片的谐振频率、谐振电阻值、驱动电平特性(谐振频率和谐振电阻值的激励功率依赖性)等。并且，一并检查绝缘电阻特性等。然后，进行压电振子的外观检查，检查尺寸和质量等。在所有检查完成的时刻，压电振子的制造结束。
这里，如作为现有例的专利文献1所记载的实施例中说明的图5所示，提出了通过形成槽502来降低基板的翘曲的技术。但相反地，如图3A和3B所示，当在玻璃基板整面上形成这种槽时，以腔302为上侧而翘曲成弓形。进而，在研磨工序中对表面进行研磨时，基板翘曲进一步恶化。
而如本发明的实施例1的图所示，通过设置间隔部102和103，使得该间隔部102和103发挥框(骨架)的作用，能够降低玻璃基板的翘曲。
【实施例2】
根据图2A和2B说明实施例2。
在图2A中，本发明的玻璃基板由玻璃基板部201、安装并收纳半导体芯片或石英晶片等的腔204、以及在玻璃基板部201的端部形成的作为切缺部的定向平面205构成。为了降低基板的翘曲，将形成有腔204的区域的一部分置换为未形成腔204的间隔部202和203。以与定向平面205垂直且对多个腔204进行分割的方式形成多个间隔部202。以与定向平面205平行且对多个腔204进行分割的方式形成多个间隔部203。间隔部202和203以直线状从玻璃基板部201的一端形成到另一端。并且，与定向平面205平行和垂直的线所表示的C-C切断线和D-D切断线对应于后述的图2B的C-C剖视图和D-D剖视图。
图2B示出了C-C剖视图和D-D剖视图。在C-C剖视图和D-D剖视图中，均在玻璃基板部201上形成了多个腔204。在C-C剖视图中，有一部分存在未形成腔204的间隔部202，在D-D剖视图中，也有一部分存在未形成腔204的间隔部203。
另外，通过增多每个基板所能安装的芯片的个数能够实现成本降低。此时，玻璃基板进一步大型化。由于该大型化，像实施例1的间隔部102和103那样与定向平面105水平和垂直地各形成一个的形式中，基板的翘曲降低不充分。
此时，如图2A和2B所示，通过增加间隔部202和203的个数来降低基板的翘曲。此时，腔204的个数减少。即，每个基板所能安装的芯片的个数减少。通过考虑玻璃基板的大小和每个基板所能安装的个数等成本问题来将间隔部202和203设置为最佳的个数。
这样，在大型化的玻璃基板中，也能够通过将间隔部202和203形成为网格状来减轻玻璃基板的翘曲。
此后的研磨工序等与实施例1相同。
另外，关于制造多个压电振子的制造方法，也是使用图4而按照实施例1中说明的工序流程图来进行制造。
另外，本发明不限于上述实施例1和实施例2的方式。不仅可以是具有定向平面的圆形基板，也可以是四边形等的多边形形状。而且，还可以采用如下手法：通过将导电性基板用作基础基板来对作为玻璃基板的盖基板与导电性基板进行贴合。
另外，以上是仅在盖基板上形成了腔104，但是，也可以仅在基础基板上形成腔，或者在盖基板和基础基板这双方上均形成腔。
另外，间隔部102、103、202、203的宽度不一定是一个腔的宽度，也可以根据各种条件来增减间隔部的宽度，而且在制作多个间隔部的情况下，各间隔部的宽度也可以不同。
例如，未作图示，玻璃基板中央部的间隔部的宽度最宽且随着与中心部之间的距离变远而减小间隔部的宽度的结构也在本发明的范围之内。
产业上的可利用性
本发明的玻璃基板适合于用作安装半导体IC芯片、石英晶片、传感器元件等电子器件并进行封装的部件。

Claims (6)

1.一种玻璃密封型封装的制造方法，该玻璃密封型封装具有：由玻璃材料构成的盖基板和基础基板，在它们中的至少任意一方上排列形成有多个腔；以及电子器件，其收纳在所述盖基板与所述基础基板之间形成的腔中，其特征在于，
制作具有间隔部的盖基板或基础基板，该间隔部是通过使至少一部分的所述腔的排列间隔比其它的所述腔的排列间隔宽而形成的，
将所述盖基板与所述基础基板叠合而使电子器件收纳在所述腔内，
将所述盖基板与基础基板接合起来。
2.根据权利要求1所述的玻璃密封型封装的制造方法，其特征在于，
所述腔以二维状排列在所述盖基板或基础基板上，
通过在所述腔的任意一维的方向上形成未排列所述腔的规定间隔来构成所述间隔部。
3.根据权利要求1所述的玻璃密封型封装的制造方法，其特征在于，
为了抑制所述盖基板或所述基础基板的翘曲而形成多个所述间隔部。
4.一种玻璃基板，该玻璃基板在基板上排列形成有多个腔，其特征在于，
该玻璃基板形成有间隔部，该间隔部是通过使至少一部分的所述腔的排列间隔比其它的所述排列间隔宽而形成的。
5.根据权利要求4所述的玻璃基板，其特征在于，
所述腔以二维状排列在所述盖基板或基础基板上，
通过在所述腔的任意一维的方向上形成未排列所述腔的规定间隔来构成所述间隔部。
6.根据权利要求4所述的玻璃基板，其特征在于，
为了抑制所述盖基板或所述基础基板的翘曲而形成多个所述间隔部。
CN201010118224.4A 2009-02-23 2010-02-23 玻璃密封型封装的制造方法和玻璃基板 Expired - Fee Related CN101814442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009039334 2009-02-23
JP2009-039334 2009-02-23

Publications (2)

Publication Number Publication Date
CN101814442A true CN101814442A (zh) 2010-08-25
CN101814442B CN101814442B (zh) 2014-11-05

Family

ID=42621652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010118224.4A Expired - Fee Related CN101814442B (zh) 2009-02-23 2010-02-23 玻璃密封型封装的制造方法和玻璃基板

Country Status (5)

Country Link
US (1) US8656740B2 (zh)
JP (1) JP5371817B2 (zh)
KR (1) KR101629520B1 (zh)
CN (1) CN101814442B (zh)
TW (1) TWI513668B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186532A (ja) * 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181547A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 水晶振動子の周波数調整方法および調整治具
US20040017004A1 (en) * 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
CN1670978A (zh) * 2004-02-26 2005-09-21 京瓷株式会社 电子装置的制造方法
JP2006229295A (ja) * 2005-02-15 2006-08-31 Kyocera Kinseki Corp 振動子パッケージ
CN101068107A (zh) * 2006-05-01 2007-11-07 爱普生拓优科梦株式会社 压电振子及其制造方法
CN101399527A (zh) * 2007-09-27 2009-04-01 日本电波工业株式会社 压电装置及压电装置的制造方法
CN101807663A (zh) * 2009-02-13 2010-08-18 精工电子有限公司 玻璃密封型封装的制造方法及其制造装置以及振荡器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH655423GA3 (zh) * 1984-02-15 1986-04-30
JPH01241825A (ja) * 1988-03-24 1989-09-26 Toshiba Corp 半導体装置の製造方法
JP3405108B2 (ja) 1997-01-24 2003-05-12 株式会社村田製作所 外力計測装置およびその製造方法
JP3620302B2 (ja) 1998-09-03 2005-02-16 株式会社村田製作所 電子部品の製造方法
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6660562B2 (en) 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
US6955976B2 (en) 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
JP2004304066A (ja) 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
US6879035B2 (en) 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
JP4704792B2 (ja) 2005-04-04 2011-06-22 シャープ株式会社 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
JP2006339896A (ja) 2005-05-31 2006-12-14 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
JP2007181130A (ja) * 2005-12-28 2007-07-12 Kyocera Kinseki Corp 圧電デバイス及びその製造方法
KR20070071965A (ko) 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
JP4967707B2 (ja) * 2006-05-01 2012-07-04 セイコーエプソン株式会社 圧電振動子およびその製造方法
JP4840771B2 (ja) 2006-08-29 2011-12-21 セイコーインスツル株式会社 力学量センサの製造方法
KR20090007173A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 웨이퍼 레벨 패키지, 바이오칩 키트 및 이들의 패키징 방법
JP5134357B2 (ja) 2007-12-20 2013-01-30 セイコーインスツル株式会社 圧電振動子の製造方法
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP4843012B2 (ja) 2008-11-17 2011-12-21 日本電波工業株式会社 圧電デバイスとその製造方法
WO2010061470A1 (ja) 2008-11-28 2010-06-03 セイコーインスツル株式会社 ウエハおよびパッケージ製品の製造方法
JPWO2010070753A1 (ja) 2008-12-18 2012-05-24 セイコーインスツル株式会社 ウエハおよびパッケージ製品の製造方法
JP2012186532A (ja) 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP2012186729A (ja) 2011-03-07 2012-09-27 Seiko Instruments Inc ウエハおよびパッケージ製品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181547A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 水晶振動子の周波数調整方法および調整治具
US20040017004A1 (en) * 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
CN1670978A (zh) * 2004-02-26 2005-09-21 京瓷株式会社 电子装置的制造方法
JP2006229295A (ja) * 2005-02-15 2006-08-31 Kyocera Kinseki Corp 振動子パッケージ
CN101068107A (zh) * 2006-05-01 2007-11-07 爱普生拓优科梦株式会社 压电振子及其制造方法
CN101399527A (zh) * 2007-09-27 2009-04-01 日本电波工业株式会社 压电装置及压电装置的制造方法
CN101807663A (zh) * 2009-02-13 2010-08-18 精工电子有限公司 玻璃密封型封装的制造方法及其制造装置以及振荡器

Also Published As

Publication number Publication date
TW201034987A (en) 2010-10-01
TWI513668B (zh) 2015-12-21
JP2010219505A (ja) 2010-09-30
US8656740B2 (en) 2014-02-25
US20100215906A1 (en) 2010-08-26
KR20100096028A (ko) 2010-09-01
KR101629520B1 (ko) 2016-06-13
CN101814442B (zh) 2014-11-05
JP5371817B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
CN101807895A (zh) 压电振子、压电振子的制造方法以及振荡器
TWI513391B (zh) A method of manufacturing a glass substrate with a through electrode, and a method of manufacturing the same
JP5129284B2 (ja) 圧電振動子及び圧電振動子の製造方法
CN101807663A (zh) 玻璃密封型封装的制造方法及其制造装置以及振荡器
CN102194712A (zh) 电子器件封装的制造方法、电子器件封装及振荡器
CN101807896A (zh) 压电振子的制造方法、压电振子及振荡器
CN101316097A (zh) 音叉型振动片以及音叉型振子
CN101350591B (zh) 表面贴装的晶体振荡器
KR101752501B1 (ko) 패키지의 제조 방법, 압전 진동자 및 발진기
KR20110091464A (ko) 패키지의 제조 방법 및 압전 진동자의 제조 방법
KR101722268B1 (ko) 관통 전극을 갖는 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
CN101814442B (zh) 玻璃密封型封装的制造方法和玻璃基板
TWI514521B (zh) A manufacturing method of a package, a piezoelectric vibrator and an oscillator
US9172347B2 (en) Wafer, method of manufacturing package, and piezoelectric oscillator
JP2008091970A (ja) 圧電発振器とその製造方法
JP2008182468A (ja) 圧電振動デバイスの製造方法
JP2010171239A (ja) 電子デバイス及び電子デバイスの製造方法
KR102057908B1 (ko) 수정 진동자 패키지
JP2014150105A (ja) 部品固定冶具及びこれを用いたフリップチップボンディング方法
JP2010187268A (ja) ガラスパッケージ、圧電振動子、ガラスパッケージのマーキング方法および発振器
JP2007311913A (ja) ガラスリッドの製造方法ならびに圧電デバイス
JP2006321697A (ja) 光学素子製造用基板
JP2011199230A (ja) 電子部品用パッケージの封止方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141105