KR101629520B1 - 글래스 밀봉형 패키지의 제조 방법 및 글래스 기판 - Google Patents

글래스 밀봉형 패키지의 제조 방법 및 글래스 기판 Download PDF

Info

Publication number
KR101629520B1
KR101629520B1 KR1020100015655A KR20100015655A KR101629520B1 KR 101629520 B1 KR101629520 B1 KR 101629520B1 KR 1020100015655 A KR1020100015655 A KR 1020100015655A KR 20100015655 A KR20100015655 A KR 20100015655A KR 101629520 B1 KR101629520 B1 KR 101629520B1
Authority
KR
South Korea
Prior art keywords
glass substrate
substrate
cavity
glass
street
Prior art date
Application number
KR1020100015655A
Other languages
English (en)
Other versions
KR20100096028A (ko
Inventor
요시히사 단게
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20100096028A publication Critical patent/KR20100096028A/ko
Application granted granted Critical
Publication of KR101629520B1 publication Critical patent/KR101629520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/16586—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16588—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

글래스 기판의 휨량을 저감하고, 후 공정에서 박막이 형성된 다른 1매의 글래스 기판을 접합할(양극 접합 등) 때의 가공 정밀도 향상을 가능하게 하는 글래스 밀봉형 패키지의 제조 방법 및 그 글래스 밀봉형 패키지에 이용되는 글래스 기판을 제공한다. 글래스 기판 전면에 반도체 IC 칩이나 수정 블랭크 등의 전자 디바이스를 수용할 수 있는 캐비티를 형성하지 않고, 캐비티를 형성하지 않은 개소를 형성한다. 그 캐비티가 형성되어 있지 않은 개소를 프레임 형상으로 형성함으로써 글래스 기판의 휨을 저감한다.

Description

글래스 밀봉형 패키지의 제조 방법 및 글래스 기판{MANUFACTURING METHOD OF GLASS-SEALED PACKAGE, AND GLASS SUBSTRATE}
본 발명은, 반도체 장치나 수정 진동자 등의 전자 디바이스에 이용되는 글래스 밀봉형 패키지의 제조 방법 및 글래스 밀봉형 패키지에 이용되는 글래스 기판에 관한 것이다.
이미지 센서 등의 반도체 장치에 사용되는 글래스 기판의 제조 방법에서는, 도 5에 도시하는 바와 같이, 특허 문헌 1의 것이 공지이다.
그 특허 문헌 1에 따르면, 글래스 기판(501) 상에 홈(502)을 형성함으로써, 개편화하기 위한 다이싱 등에서의 절단 전의 박막을 갖는 글래스 기판의 휨량이, 박막(503)을 갖는 글래스 기판(501)을 홈(502)의 위치에서 절단하여 이루어지는 박막을 갖는 글래스 기판의 휨량과 동일한 정도로 저감된다고 하는 것이다. 그 결과, 복수의 반도체 소자를 갖는 반도체 웨이퍼에 접합하는 경우에 그 소자와의 접합의 가공 정밀도를 향상시키는 것이 가능하다.
[특허문헌1]일본특허공개2006-282480호공보
그러나, 반대로 이 홈과 같은 공동을 글래스 기판에 다수, 빈틈없이 형성하면, 홈이 있는 측을 위로 볼록형으로 기판이 휘게 된다. 이와 같은 기판의 휨량이 현저하게 크면 기판을 다른 기판에 접합하는(양극 접합 등) 공정에서, 얼라인먼트를 행하는 경우에 위치 정렬의 정밀도가 떨어지게 된다. 즉 가공 정밀도가 저하되게 된다. 그 때문에, 경우에 따라서는, 접합을 할 수 없는 등의 문제점이 생기게 된다.
도 3의 (a) 및 도 3의 (b)에 반도체 IC 칩이나 수정 블랭크 등의 반도체 디바이스를 넣기 위한 홈 소위 캐비티를 다수 기판 상에 형성하였을 때의 개략도를 도시한다.
도 3의 (a)는 글래스 기판에 관한 도면이다. 원형 박판 형상의 웨이퍼인 글래스 기판부(301) 상에, 각 전자 디바이스를 수납하기 위해서 형성하는 캐비티(302)를 복수 형성한다. 또한, 글래스 기판부(301)의 단부에는 절결인 오리엔테이션 플랫(303)이 형성되어 있다. A-A 절단선은, 오리엔테이션 플랫(303)의 절단부의 직선에 평행하고 또한 글래스 기판부(301)에 형성되어 있는 복수의 캐비티(302)를 통과하도록 절단하는 것을 나타낸다. B-B 절단선은, 오리엔테이션 플랫(303)의 절단부의 직선에 수직하고 또한 글래스 기판부(301)에 형성되어 있는 복수의 캐비티(302)를 통과하도록 절단하는 것을 나타낸다. 도 3의 (b)는 글래스 기판부(301)의 A-A 단면도와, 글래스 기판부(301)의 B-B 단면도를 나타낸다.
글래스 기판부(301)의 일면에 빈틈없이 캐비티(302)라고 하는 홈을 형성하면, 도 3의 (b)의 A-A 단면도 및 B-B 단면도와 같이, 공동이 있는 측을 위로 하여 볼록형으로 기판이 휘게 되는 것이 실험에서 판명되었다.
본 발명의 목적은, 이와 같은 기판의 휨량을 저감시킴으로써, 기판을 다른 기판에 접합할 때의 고안정도와 고정밀도를 실현하는 것에 있다.
전술한 바와 같은 과제를 해결하기 위해서, 본 발명에서는 글래스 기판부에 캐비티를 전체면에 걸쳐서 형성하는 것이 아니라, 부분적으로 캐비티가 없는 부분을 기판 끝부터 다른 기판 끝에 직선적으로 또한, 프레임 형상으로 스트리트부(캐비티의 배열 간격이 다른 배열 간격보다도 넓게 되어 있는 영역)를 형성함으로써, 기판의 휨량을 저감시킨다.
스트리트부를 가짐으로써, 기판을 다른 기판에 접합하는(양극 접합 등) 겹침 공정에서, 얼라인먼트를 행하는 경우에 위치 정렬의 정밀도를 안정적으로 유지할 수 있다. 즉, 고정밀도와 고안정도를 동시에 실현할 수 있다.
본 발명의 글래스 밀봉형 패키지의 제조 방법 및 그 글래스 기판이면, 전술한 바와 같이 글래스 기판의 휨량이 저감된다. 그 때문에, 겹침 공정에서, 얼라인먼트 등의 위치 정렬의 고정밀도화와 고안정도화를 실현할 수 있어, 양질의 글래스 밀봉형 패키지를 제공할 수 있다.
또한, 스트리트부의 개수는, 기판의 크기에 따라서, 최적의 개수를 설정함으로써, 제품의 취득 개수의 감소를 최소한으로 설정할 수 있다. 그 결과, 제품의 코스트 대응력을 최소한으로 그치게 하는 것이 가능하다.
도 1의 (a) 및 도 1의 (b)는 본 발명의 실시예 1에 따른 글래스 기판의 개략도.
도 2의 (a) 및 도 2의 (b)는 본 발명의 실시예 2에 따른 글래스 기판의 개략도.
도 3의 (a) 및 도 3의 (b)는 프레임 형상으로 캐비티가 형성되어 있지 않은 경우의 글래스 기판의 개략도.
도 4는 본 발명의 실시예에서의 압전 진동자를 제조할 때의 흐름을 설명하는 플로우차트.
도 5는 종래예의 글래스 기판의 단면도를 도시하는 도면.
본 발명의 2종류의 실시예를 설명한다. 2종류의 실시예에서 도시하지 않지만, 예를 들면 수정 진동자에 이용되는 글래스 밀봉형 패키지 및 글래스 기판에 관한 것이다.
<실시예 1>
도 1의 (a) 및 도 1의 (b)는 본 발명의 글래스 기판의 실시예 1을 도시하는 도면이다.
도 1의 (a)에 도시하는 바와 같이 본 발명의 글래스 기판은, 글래스 기판부(101)와, 반도체 칩이나 수정 블랭크 등을 실장하여 수납하는 캐비티(104)와, 글래스 기판부(101)의 단부에 형성된 절결인 오리엔테이션 플랫(105)에 의해 구성되어 있다. 기판의 휨을 저감하기 위해서 캐비티(104)가 형성되어 있는 영역의 일부에, 캐비티(104)가 형성되어 있지 않은 스트리트부(102 및 103)를 형성한다. 스트리트부(102)는, 오리엔테이션 플랫(105)에 수직하고 또한 글래스 기판부(101)의 중심부를 통과하도록 형성되어 있다. 스트리트부(103)는, 오리엔테이션 플랫(105)에 평행하고 또한 글래스 기판부(101)의 중심부를 통과하도록 형성되어 있다. 스트리트부(102 및 103)는, 글래스 기판부(101)의 한 변의 끝부터 다른 끝까지 직선 형상으로 형성되어 있다. 또한, 오리엔테이션 플랫(105)에 대하여 평행 및 수직으로 선으로 나타내어져 있는 A-A 절단선 및 B-B 절단선은, 후술하는 도 1의 (b)의 A-A 단면도 및 B-B 단면도에 상당하는 것이다.
도 1의 (b)는 A-A 단면도 및 B-B 단면도를 도시한 것이다. A-A 단면도와 B-B 단면도에서는 모두 글래스 기판부(101) 상에 복수의 캐비티(104)가 형성되어 있다. A-A 단면도에서, 일부 캐비티(104)가 형성되어 있지 않은 스트리트부(102)가 존재하고, B-B 단면도에서도 일부 캐비티(104)가 형성되어 있지 않은 스트리트부(103)가 존재한다.
글래스 기판(101)의 제조 방법은 후술하는 도 4의 플로우차트의 설명의 항에서 상세하게 설명을 행한다.
본 발명에서는, 실시예 1에 도시한 도면과 같이 스트리트부(102 및 103)를 형성함으로써, 이 스트리트부(102, 103)가 프레임(뼈대)의 역할을 하여, 글래스 기판(101)의 휨을 저감하는 것이 가능하다.
이하, 전술한 실시예 1에 따른 글래스 기판(101)을 이용하여, 캐비티에 전자 디바이스로서 압전 진동편을 수납한 글래스 밀봉형 패키지인 압전 진동자를 제조하는 방법에 대하여 설명한다.
편의상, 캐비티(104)가 형성된 글래스 기판(101)을 리드 기판이라고 기재하고, 캐비티를 형성하지 않은 글래스 기판을 베이스 기판이라고 기재한다. 본 발명의 실시예의 글래스 밀봉형 패키지는, 리드 기판과 베이스 기판 사이에 대상물을 설치하고, 접합함으로써 실현한다.
다음으로, 도 4에 도시하는 플로우차트를 참조하면서, 베이스 기판과 리드 기판을 이용하여 한 번에 압전 진동자를 복수 제조하는 제조 방법에 대하여 이하에 설명한다.
처음에, 전자 디바이스 제작 공정을 행하여 전자 디바이스(본 실시예에서는 압전 진동자)를 제작한다(S10). 구체적으로는, 우선 수정의 람베르트 원석을 소정의 각도로 슬라이스하여 일정한 두께의 웨이퍼로 한다. 계속해서, 이 웨이퍼를 랩핑하여 개략 가공한 후, 경우에 따라서는 폴리시 등의 경면 연마 가공을 행하여, 일정한 두께의 웨이퍼로 한다. 계속해서, 웨이퍼에 세정 등의 적절한 처리를 실시한 후, 그 웨이퍼를 포토리소그래피 기술이나 메탈 마스크 등에 의해, 금속막의 성막 및 패터닝을 행하여, 압전 진동편에 여진 전극을, 또한 캐비티가 형성되어 있지 않은 다른 한쪽의 글래스 기판에 압전 진동편을 실장하기 위한 주회 전극을 형성한다. 이에 의해, 복수의 압전 진동편을 제작한다.
다음으로, 글래스 기판(101)에 대하여, 양극 접합을 행하기 직전의 상태까지 제작하는 리드 기판 제작 공정을 행한다(S20). 우선, 소다 석회 글래스로 이루어지는 글래스 기판(101)을 소정의 두께까지 연마 가공하여 세정한 후에, 에칭 등에 의해 최표면의 가공 변질층을 제거한 원판 형상의 글래스 기판(101)을 형성한다(S21). 다음으로, 글래스 기판(101)의 접합면에, 에칭이나 형 누르기 등의 방법에 의해 행렬 방향으로 캐비티(104)를 복수 형성하는 오목부 형성 공정을 행한다(S22). 또한, 캐비티(104)는 글래스 기판(101)의 강성을 확보하기 위해서, 리드 기판의 끝부터 다른 끝까지 직선 형상으로 캐비티(104)가 형성되어 있지 않은 스트리트부(102 및 103)를 형성한다. 이 스트리트부(102) 또는 스트리트부(103)는 오리엔테이션 플랫(105)에 대하여 각각 수직으로 형성되어 있거나, 평행하게 형성되어 있다. 스트리트부(102 및 103)는, 캐비티(104)가 형성되지 않은 직선 영역의 것이다.
다음으로, 상기 공정과 동시 혹은 전후의 타이밍에서, 캐비티(104)가 형성되어 있지 않은 압전 진동편을 실장하는 다른 한쪽의 글래스 기판인 베이스 기판을, 양극 접합을 행하기 직전의 상태까지 제작하는 베이스 기판 제작 공정을 행한다(S30). 우선, 소다 석회 글래스를 소정의 두께까지 연마 가공하여 세정한 후에,에칭 등에 의해 최표면의 가공 변질층을 제거한 원판 형상의 베이스 기판용 웨이퍼를 형성한다(S31). 다음으로, 베이스 기판용 웨이퍼에 압전 진동편과 외부 단자 전극을 접속하기 위한 한 쌍의 관통 전극을 복수 형성하는 관통 전극 형성 공정을 행한다(S32). 이 때, 글래스 기판(101)과 마찬가지로, 강성을 확보하기 위해서, 베이스 기판용 웨이퍼의 글래스 기판의 중심에 교차하도록 하는 스트리트 형상으로 관통 전극을 형성하지 않은 비형성 영역인 스트리트부(102 및 103)가 형성되어 있다.
다음으로, 베이스 기판용 웨이퍼의 상면에 도전성 재료를 패터닝하여, 접합 막을 형성하는 접합막 형성 공정을 행함(S33)과 함께, 각 한 쌍의 관통 전극에 각각 전기적으로 접속된 주회 전극을 복수 형성하는 주회 전극 형성 공정을 행한다(S34).
특히, 관통 전극은, 전술한 바와 같이 베이스 기판용 웨이퍼의 상면에 대하여 대략 같은 높이의 면으로 한 상태로 되어 있다. 그 때문에, 베이스 기판용 웨이퍼의 상면에 패터닝된 주회 전극은, 사이에 간극 등을 발생시키지 않고 관통 전극에 대하여 밀착한 상태로 접한다. 이에 의해, 한쪽의 주회 전극과 한쪽의 관통 전극의 도통성, 및, 다른 쪽의 주회 전극과 다른 쪽의 관통 전극의 도통성을 확실한 것으로 할 수 있다. 이 시점에서 제2 웨이퍼 제작 공정이 종료된다.
그런데, 도 4에서는, 접합막 형성 공정(S33) 후에, 주회 전극 형성 공정(S34)을 행하는 공정 순서로 하고 있지만, 이것과는 반대로, 주회 전극 형성 공정(S34) 후에, 접합막 형성 공정(S33)을 행하여도 무방하고, 양 공정을 동시에 행하여도 무방하다. 어느 공정 순서이어도, 동일한 작용 효과를 발휘할 수 있다. 따라서, 필요에 따라서 적절히 공정 순서를 변경하여도 무방하다.
다음으로, 제작한 복수의 압전 진동편을, 각각 주회 전극을 통하여 베이스 기판용 웨이퍼의 상면에 접합하는 마운트 공정을 행한다(S40). 우선，한 쌍의 주회 전극 상에 각각 금 와이어를 이용하여 범프를 형성한다.
그리고, 압전 진동편의 기초부를 범프 상에 재치한 후, 범프를 소정 온도로 가열하면서 압전 진동편을 범프에 꽉 누른다. 이에 의해, 압전 진동편은, 범프에 기계적으로 지지됨과 함께, 압전 진동펀 상에 형성된 전극과 주회 전극이 전기적으로 접속된 상태로 된다. 또한，범프 상에 압전 진동편의 전극을 범프 접합함과 함께, 범프 상에 압전 진동편의 전극을 범프 접합하면, 압전 진동자가 베이스 기판과 평행하게 유지된 상태에서 지지되게 된다. 결과로서, 압전 진동편은, 베이스 기판용 웨이퍼의 상면으로부터 뜬 상태로 지지된다. 또한，이 시점에서 압전 진동편의 한 쌍의 여진 전극은, 한 쌍의 관통 전극에 대하여 각각 도통한 상태로 된다.
압전 진동편의 마운트가 종료된 후, 베이스 기판용 웨이퍼에 대하여 리드 기판을 서로 겹치는 겹침 공정을 행한다(S50). 구체적으로는, 도시하지 않은 기준 마크 등을 지표로 하면서, 양 웨이퍼를 올바른 위치에 얼라인먼트한다. 이에 의해, 마운트된 압전 진동편이, 양 웨이퍼로 둘러싸여지는 캐비티(104) 내에 수용된 상태로 된다. 겹침 공정 후, 서로 겹친 2매의 웨이퍼를 양극 접합 장치에 넣고, 진공 상태에서 소정의 온도 분위기에서 소정의 전압을 인가하여 양극 접합하는 접합 공정을 행한다(S60).
양극 접합에서는, 접합막과 글래스 기판 사이에 소정의 전압을 인가한다. 그렇게 하면, 접합막과 글래스 기판의 계면에 전기 화학적인 반응이 생겨, 양자가 각각 강고하게 밀착하여 양극 접합된다.
다음으로, 접합된 웨이퍼체 1개 1개의 압전 진동자로 절단하여 개편화하는 절단 공정을 행한다(S80). 그 결과, 서로 양극 접합된 베이스 기판과 리드 기판 사이에 형성된 캐비티(104)부 내에 압전 진동편이 밀봉된, 2층 구조식 표면 실장형의 압전 진동자를 한 번에 복수 제조할 수 있다.
그 후, 불량품인지의 여부를 판단하는 검사 공정을 행한다(S90). 즉, 압전 진동편의 공진 주파수, 공진 저항값, 드라이브 레벨 특성(공진 주파수 및 공진 저항값의 여진 전력 의존성) 등을 측정하여 체크한다. 또한, 절연 저항 특성 등을 아울러 체크한다. 그리고, 압전 진동자의 외관 검사를 행하여, 치수나 품질 등을 체크한다. 모든 체크가 완료된 시점에서, 압전 진동자의 제조가 종료된다.
여기서, 종래예로서 특허 문헌 1에 기재되어 있는 실시예로서 설명되어 있는 도 5와 같이 기판의 휨을 저감하기 위해서 홈(502)을 형성하는 것이 제안되어 있다. 그러나, 도 3의 (a) 및 도 3의 (b)에 도시하는 바와 같이 반대로 이와 같은 홈이 글래스 기판 전체면에 형성되어 있으면 캐비티(302)를 상측으로 하여 활처럼 휘게 된다. 또한, 연마 공정에서, 표면을 연마하면 더욱 기판의 휨이 악화되게 된다.
본 발명의 실시예 1에 도시한 도면과 같이 스트리트부(102 및 103)를 형성함으로써, 이 스트리트부(102 및 103)가 프레임(뼈대)의 역할을 하여, 글래스 기판의 휨을 저감하는 것이 가능하다.
<실시예 2>
도 2의 (a) 및 도 2의 (b)에 기초하여 실시예 2를 설명한다.
도 2의 (a)에서, 본 발명의 글래스 기판은, 글래스 기판부(201)와, 반도체 칩이나 수정 블랭크 등을 실장하여 수납하는 캐비티(204)와, 글래스 기판부(201)의 단부에 형성된 절결인 오리엔테이션 플랫(205)에 의해 구성되어 있다. 기판의 휨을 저감하기 위해서 캐비티(204)가 형성되어 있는 영역의 일부가, 캐비티(204)가 형성되지 않은 스트리트부(202 및 203)로 치환되어 있다. 스트리트부(202)는, 오리엔테이션 플랫(205)에 수직하고 또한 복수의 캐비티(204)를 분할하도록 복수개 형성되어 있다. 스트리트부(203)는, 오리엔테이션 플랫(205)에 평행하고 또한 복수의 캐비티(204)를 분할하도록 복수개 형성되어 있다. 스트리트부(202 및 203)는, 글래스 기판부(201)의 한 변의 끝부터 다른 끝까지 직선 형상으로 형성되어 있다. 또한, 오리엔테이션 플랫(205)에 대하여 평행 및 수직으로 선으로 나타내어져 있는 C-C 절단선 및 D-D 절단선은 후술하는 도 2의 (b)의 C-C 단면도 및 D-D 단면도에 상당하는 것이다.
도 2의 (b)는 C-C 단면도 및 D-D 단면도를 도시한 것이다. C-C 단면도와 D-D 단면도에서는 모두 글래스 기판부(201) 상에 복수의 캐비티(204)가 형성되어 있다. C-C 단면도에서, 일부 캐비티(204)가 형성되어 있지 않은 스트리트부(202)가 존재하고, D-D 단면도에서도 일부 캐비티(204)가 형성되어 있지 않은 스트리트부(203)가 존재한다.
또한, 1매당의 칩이 얻어지는 개수를 많게 함으로써 코스트 다운을 행하는 것으로 한다. 그 때에는, 글래스 기판을 더욱 대형화를 행하는 것으로 된다. 이 대형화에 의해, 실시예 1의 스트리트부(102 및 103)와 같은 오리엔테이션 플랫(105)에 수평과 수직으로 각 1개의 형성으로는 기판의 휨 저감이 불충분한 것으로 되게 된다.
그 때에는, 도 2의 (a) 및 도 2의 (b)에 도시하는 바와 같이 스트리트부(203 및 204)의 개수를 늘림으로써, 기판의 휨을 저감한다. 이 때, 캐비티(204)의 개소의 수가 줄어들게 된다. 즉, 1매당 칩의 취득 개수가 적어지게 된다. 스트리트부(203 및 204)는, 글래스 기판의 크기와 1매당의 취득 개수 등의 코스트를 고려하여, 최적의 개수를 설정한다.
이와 같이, 대형화한 글래스 기판에서도, 스트리트부(202 및 203)를 그물코형상으로 형성함으로써, 글래스 기판의 휨을 경감하는 것이 가능하다.
그 후의 연마 공정 등은, 실시예 1과 마찬가지의 공정이다.
또한, 압전 진동자를 복수 제조하는 제조 방법에 대해서도 도 4를 이용하여, 실시예 1에서 설명을 한 공정 플로우차트에 따라서 제조를 행한다.
또한, 본 발명은 전술한 실시예 1 및 실시예 2의 형태에 한정된 것은 아니다. 오리엔테이션 플랫을 가진 동그라미 형상 기판뿐만 아니라, 사각 형상 등의 다각형 형상으로 하여도 된다. 또한, 그리고, 베이스 기판에 도전성의 기판을 이용함으로써, 글래스 기판인 리드 기판과 도전성 기판을 접합하는 방법을 채용하여도 된다.
또한, 리드 기판에만 캐비티(104)를 형성하였지만, 베이스 기판에만 캐비티를 형성하여도 되고, 리드 기판 및 베이스 기판의 양방에 캐비티를 형성하여도 된다.
또한, 스트리트부(102, 103, 202, 203)의 폭은 반드시 캐비티 1개분의 폭일 필요가 없고, 각종 조건을 기초로 하여 스트리트부의 폭을 증감시켜도 되고, 복수의 스트리트부를 작성하는 경우, 각 스트리트부의 폭을 서로 다르게 하여도 된다.
예를 들면, 도시하지 않지만 글래스 기판 중앙부의 스트리트부의 폭은 굵고, 중심부로부터 거리가 멀어짐에 따라서 스트리트부의 폭이 좁아져 가는 구조도 본 특허가 의도하는 것이다.
본 발명의 글래스 기판은, 반도체 IC 칩, 수정 블랭크, 센서 소자 등의 전자 디바이스를 실장하고, 패키징하는 부재로서 바람직하다.
101, 201, 301 : 글래스 기판부
102, 103, 202, 203 : 스트리트부
104, 204, 302 : 캐비티
105, 205, 303 : 오리엔테이션 플랫
501 : 글래스 기판
502 : 홈
503 : 박막

Claims (6)

  1. 적어도 어느 한쪽에 복수의 캐비티가 배열되어 형성된 글래스재로 이루어지는 리드 기판 및 베이스 기판과, 상기 리드 기판과 상기 베이스 기판 사이에 형성된 캐비티에 수납된 전자 디바이스를 구비한 글래스 밀봉형 패키지의 제조 방법으로서,
    적어도 일부의 상기 캐비티의 배열 간격이 다른 상기 캐비티의 배열 간격보다도 넓게 되어 있는 스트리트부를 갖는 리드 기판 또는 베이스 기판을 제작하고,
    상기 리드 기판과 상기 베이스 기판을 서로 겹쳐서, 상기 캐비티 내에 전자 디바이스를 수납하고,
    상기 리드 기판과 베이스 기판을 접합하며,
    상기 스트리트부는 중앙부의 폭이 가장 넓고, 중앙부로부터 거리가 멀어짐에 따라 스트리트부의 폭이 좁아지는, 글래스 밀봉형 패키지의 제조 방법.
  2. 제1항에 있어서,
    상기 캐비티는, 상기 리드 기판 또는 베이스 기판 상에 2차원 형상으로 배열되고,
    상기 스트리트부는, 상기 캐비티의 임의의 1차원의 방향으로 상기 캐비티가 배열되어 있지 않은 소정의 간격을 형성함으로써 구성되어 있는 글래스 밀봉형 패키지의 제조 방법.
  3. 제1항에 있어서,
    상기 스트리트부는, 상기 리드 기판 또는 상기 베이스 기판의 휨을 억제하기 위해서 복수개 형성되어 있는 글래스 밀봉형 패키지의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020100015655A 2009-02-23 2010-02-22 글래스 밀봉형 패키지의 제조 방법 및 글래스 기판 KR101629520B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009039334 2009-02-23
JPJP-P-2009-039334 2009-02-23

Publications (2)

Publication Number Publication Date
KR20100096028A KR20100096028A (ko) 2010-09-01
KR101629520B1 true KR101629520B1 (ko) 2016-06-13

Family

ID=42621652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100015655A KR101629520B1 (ko) 2009-02-23 2010-02-22 글래스 밀봉형 패키지의 제조 방법 및 글래스 기판

Country Status (5)

Country Link
US (1) US8656740B2 (ko)
JP (1) JP5371817B2 (ko)
KR (1) KR101629520B1 (ko)
CN (1) CN101814442B (ko)
TW (1) TWI513668B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186532A (ja) 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP7292077B2 (ja) 2018-07-11 2023-06-16 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017004A1 (en) 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
US20090018035A1 (en) 2007-07-13 2009-01-15 Samsung Electronics Co., Ltd. Packages, biochip kits and methods of packaging

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH655423GA3 (ko) * 1984-02-15 1986-04-30
JPH01241825A (ja) * 1988-03-24 1989-09-26 Toshiba Corp 半導体装置の製造方法
JPH09181547A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 水晶振動子の周波数調整方法および調整治具
JP3405108B2 (ja) 1997-01-24 2003-05-12 株式会社村田製作所 外力計測装置およびその製造方法
JP3620302B2 (ja) 1998-09-03 2005-02-16 株式会社村田製作所 電子部品の製造方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6660562B2 (en) * 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
JP2004304066A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
JP2006229295A (ja) * 2005-02-15 2006-08-31 Kyocera Kinseki Corp 振動子パッケージ
JP4704792B2 (ja) 2005-04-04 2011-06-22 シャープ株式会社 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
JP2006339896A (ja) 2005-05-31 2006-12-14 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
JP2007181130A (ja) * 2005-12-28 2007-07-12 Kyocera Kinseki Corp 圧電デバイス及びその製造方法
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
JP4967707B2 (ja) * 2006-05-01 2012-07-04 セイコーエプソン株式会社 圧電振動子およびその製造方法
CN101068107A (zh) * 2006-05-01 2007-11-07 爱普生拓优科梦株式会社 压电振子及其制造方法
JP4840771B2 (ja) 2006-08-29 2011-12-21 セイコーインスツル株式会社 力学量センサの製造方法
JP5216290B2 (ja) * 2007-09-27 2013-06-19 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
JP5134357B2 (ja) * 2007-12-20 2013-01-30 セイコーインスツル株式会社 圧電振動子の製造方法
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP4843012B2 (ja) 2008-11-17 2011-12-21 日本電波工業株式会社 圧電デバイスとその製造方法
JPWO2010061470A1 (ja) * 2008-11-28 2012-04-19 セイコーインスツル株式会社 ウエハおよびパッケージ製品の製造方法
CN102257612A (zh) * 2008-12-18 2011-11-23 精工电子有限公司 圆片及封装件制品的制造方法
JP2010186956A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
JP2012186532A (ja) * 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP2012186729A (ja) * 2011-03-07 2012-09-27 Seiko Instruments Inc ウエハおよびパッケージ製品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017004A1 (en) 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
US20090018035A1 (en) 2007-07-13 2009-01-15 Samsung Electronics Co., Ltd. Packages, biochip kits and methods of packaging

Also Published As

Publication number Publication date
JP5371817B2 (ja) 2013-12-18
CN101814442A (zh) 2010-08-25
JP2010219505A (ja) 2010-09-30
KR20100096028A (ko) 2010-09-01
CN101814442B (zh) 2014-11-05
US20100215906A1 (en) 2010-08-26
TWI513668B (zh) 2015-12-21
US8656740B2 (en) 2014-02-25
TW201034987A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
US8269568B2 (en) Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator
US8350449B2 (en) Quartz crystal device using at-cut quartz substrate and manufacturing the same
TWI513391B (zh) A method of manufacturing a glass substrate with a through electrode, and a method of manufacturing the same
TWI517310B (zh) Manufacturing method of electronic device package
US20100207696A1 (en) Piezoelectric vibrator, method for manufacturing piezoelectric vibrator, and oscillator
JP2006339896A (ja) 圧電振動子の製造方法及び圧電振動子
US20100207698A1 (en) Method for manufacturing glass-sealed package, apparatus for manufacturing glass-sealed package, and oscillator
US20110241491A1 (en) Surface-mountable quartz-crystal devices and methods for manufacturing same
JP6112505B2 (ja) 圧電ウエハおよび圧電振動素子の製造方法
KR101629520B1 (ko) 글래스 밀봉형 패키지의 제조 방법 및 글래스 기판
CN109891745B (zh) 音叉型振子及音叉型振子的制造方法
KR101722268B1 (ko) 관통 전극을 갖는 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
JP4704822B2 (ja) 水晶振動子の電極構造
US9172347B2 (en) Wafer, method of manufacturing package, and piezoelectric oscillator
US20150035410A1 (en) Piezoelectric vibrating piece, method for fabricating the piezoelectric vibrating piece, piezoelectric device, and method for fabricating the piezoelectric device
JP2008199660A (ja) 圧電基板、圧電振動素子、圧電振動子、圧電発振器、圧電基板ウェハ及び圧電基板ウェハの製造方法
JP5599057B2 (ja) パッケージおよび圧電振動子
JP5432533B2 (ja) 電子デバイスの製造方法
JP2009225220A (ja) 圧電デバイスおよびその製造方法
JP2008091970A (ja) 圧電発振器とその製造方法
JPH08139339A (ja) 半導体部品およびその製造方法
JP2010187268A (ja) ガラスパッケージ、圧電振動子、ガラスパッケージのマーキング方法および発振器
JP2000223999A5 (ko)
JP2016189628A (ja) 圧電振動素子および圧電ウエハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4