JP2010219505A - ガラス封止型パッケージの製造方法およびガラス基板 - Google Patents

ガラス封止型パッケージの製造方法およびガラス基板 Download PDF

Info

Publication number
JP2010219505A
JP2010219505A JP2010022410A JP2010022410A JP2010219505A JP 2010219505 A JP2010219505 A JP 2010219505A JP 2010022410 A JP2010022410 A JP 2010022410A JP 2010022410 A JP2010022410 A JP 2010022410A JP 2010219505 A JP2010219505 A JP 2010219505A
Authority
JP
Japan
Prior art keywords
substrate
glass substrate
glass
cavities
street
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010022410A
Other languages
English (en)
Other versions
JP5371817B2 (ja
Inventor
Yoshihisa Taya
良久 田家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010022410A priority Critical patent/JP5371817B2/ja
Publication of JP2010219505A publication Critical patent/JP2010219505A/ja
Application granted granted Critical
Publication of JP5371817B2 publication Critical patent/JP5371817B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal
    • H01L2924/164Material
    • H01L2924/16586Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16588Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】ガラス基板の反り量を低減し、後工程において薄膜が形成されたもう一枚のガラス基板とを貼り合わせる(陽極接合など)際の加工精度向上を可能にするガラス封止型パッケージの製造方法およびそのガラス封止型パッケージに用いられるガラス基板の提供。
【解決手段】ガラス基板前面に半導体ICチップや水晶ブランクといった電子デバイスを収容することのできるキャビティーを形成せずに、キャビティーを形成しない箇所を設ける。そのキャビティーの形成されていない箇所をフレーム状に設けることでガラス基板の反り量を低減する。
【選択図】図1

Description

本発明は、半導体装置や水晶振動子などの電子デバイスに用いられるガラス封止型パッケージの製造方法およびガラス封止型パッケージに用いられるガラス基板に関する。
イメージセンサ等の半導体装置に使用されるガラス基板の製造方法においては、図6に示すように、特許文献1のものが公知である。
その特許文献1によれば、ガラス基板501上に溝502を設けることにより、個片化するためのダイシングなどでの切断前の薄膜付ガラス基板の反り量が、薄膜503付きガラス基板501を溝502の位置で切断してなる薄膜付ガラス基板の反り量と同程度に低減されるというものである。その結果、複数の半導体素子を有する半導体ウエハーに張り合わせる場合にその素子との貼り合わせの加工精度を向上することが可能である。
特開2006−282480号公報
しかしながら、逆にこの溝のような空洞をガラス基板に多数、隙間無く形成すると、溝のある側を上にして凸形に基板が反ってしまう。このような基板の反り量が著しく大きいと基板を別の基板に貼り合わせる(陽極接合など)工程において、アライメントを行う場合に位置合わせの精度が落ちてしまう。すなわち加工精度が低下してしまう。そのため、場合によっては、貼り合わせができないなどの不具合が生じてしまう。
図4に半導体ICチップや水晶ブランクといった半導体デバイスを入れるための溝いわゆるキャビティーを多数基板上に形成した際の概略図を示す。
図4(a)はガラス基板に関する図面である。略円形薄板状のウエハーであるガラス基板部401の上に、各電子デバイスを収納するために設けるキャビティー402を複数設置する。また、ガラス基板部401の端部には切り欠きであるオリエンテーションフラット403が形成されている。A−A切断線は、オリエンテーションフラット403の切断部の直線に平行でかつガラス基板部401に形成されている複数のキャビティー402を通過するように切断するものを示す。B−B切断線は、オリエンテーションフラット403の切断部の直線に垂直でかつガラス基板部401に形成されている複数のキャビティー402を通過するように切断するものを示す。図4(b)は、ガラス基板部401のA−A断面図と、ガラス基板部401のB−B断面図を表す。
ガラス基板部401の一面に隙間無くキャビティー402といった溝を形成すると、図4(b)のA−A断面図およびB−B断面図のように、空洞のある側を上にして凸形に基板が反ってしまうことが実験で判明した。
本発明の目的は、このような基板の反り量を低減させることにより、基板を別の基板に貼り合わせる際の高安定度と高精度を実現することにある。
上述したような課題を解決するため、本発明ではガラス基板部にキャビティーを全面に亘って形成するのではなく、部分的にキャビティーのない部分を基板端から他の基板端にかけて直線的にかつフレーム状にストリート部(キャビティーの配列間隔が他の配列間隔よりも広くなっている領域)を設けることにより、基板の反り量を低減させる。
ストリート部を有することで、基板を別の基板に貼り合わせる(陽極接合など)重ね合わせ工程において、アライメントを行う場合に位置合わせの精度を安定的に保つことができる。すなわち、高精度と高安定度を同時に実現することができる。
本発明のガラス封止型パッケージの製造方法およびそのガラス基板であれば、前述の通りガラス基板の反り量が低減される。そのため、重ね合わせ工程において、アライメントなどの位置合わせの高精度化と高安定度化を実現することができ、良質なガラス封止型パッケージを提供することが出来る。
また、ストリート部の本数は、基板の大きさによって、最適な本数を設定することにより、製品の取れ個数の減少を最小限に設定することができる。その結果、製品のコスト対応力を最小限にとどめることが可能である。
本発明の実施例1に関わるガラス基板の概略図である。 本発明の実施例2に関わるガラス基板の概略図である。 本発明の実施例3に関わるガラス基板の概略図である。 フレーム状にキャビティーが形成されていない場合のガラス基板の概略図である。 本発明の実施例における圧電振動子を製造する際の流れを示すフローチャートである。 従来例のガラス基板の断面図を示す図である。
本発明の3種類の実施例を説明する。3種類の実施例において図示しないが、これらは例えば水晶振動子に用いられるガラス封止型パッケージ及びガラス基板に関するものである。
図1は、本発明のガラス基板の実施例1を示す図である。図1(a)に示すように本発明のガラス基板は、略円形薄板状のウエハーであるガラス基板部101と、半導体チップや水晶ブランクなどを実装し収納する略矩形の凹部であるキャビティー104と、ガラス基板部101の端部に形成された切り欠きであるオリエンテーションフラット105とにより構成されている。基板の反りを低減するためにキャビティー104が形成されている領域の一部に、キャビティー104が形成されないストリート部102および103を形成する。つまり、キャビティー104の配列間隔が他のキャビティー104の配列間隔よりも広くなっている領域であるストリート部102および103を設ける。
ストリート部102は、オリエンテーションフラット105に垂直でかつガラス基板部101の中心部を通過するように形成されている。ストリート部103は、オリエンテーションフラット105に平行でかつガラス基板部101の中心部を通過するように形成されている。ストリート部102および103は、ガラス基板部101の一方の端部から他方の端部まで直線状に形成されている。また、オリエンテーションフラット105に対して平行及び垂直に線で示されているA−A切断線及びB−B切断線は、後述する図1(b)のA−A断面図及びB−B断面図に相当するものである。
図1(b)はA−A断面図及びB−B断面図を示したものである。A−A断面図とB−B断面図では共にガラス基板部101上に複数のキャビティー104が形成されている。A−A断面図において、一部キャビティー104が形成されていないストリート部102が存在し、B−B断面図においても一部キャビティー104が形成されていないストリート部103が存在する。
ガラス基板101の製造方法は後述する図4のフローチャートの説明の項で詳しく説明を行なう。
本発明では、実施例1に示した図のようにストリート部102および103を設けることで、このストリート部102および103がフレーム(骨組み)の役割を果たし、ガラス基板101の反りを低減することが可能である。
以下、上述した実施例1によるガラス基板101を用いて、キャビティー104に電子デバイスとして圧電振動片を収納したガラス封止型パッケージである圧電振動子を製造する方法について説明する。
便宜上、キャビティー104が形成されたガラス基板101をリッド基板と記載し、キャビティーを形成しないガラス基板をベース基板と記載する。本発明の実施例のガラス封止型パッケージは、リッド基板とベース基板との間に対象物を設置し、貼り合わせることで実現する。
次に、図4に示すフローチャートを参照しながら、ベース基板とリッド基板とを利用して一度に圧電振動子を複数製造する製造方法について以下に説明する。
初めに、電子デバイス作製工程を行って電子デバイス(本実施例では圧電振動片)を作製する(S10)。具体的には、まず水晶のランバート原石を所定の角度でスライスして一定の厚みのウエハーとする。続いて、このウエハーをラッピングして粗加工した後、場合によってはポリッシュなどの鏡面研磨加工を行って、一定の厚みのウエハーとする。続いて、ウエハーに洗浄などの適切な処理を施した後、該ウエハーをフォトリソグラフィ技術やメタルマスク等によって、金属膜の成膜及びパターニングを行って、圧電振動片に励振電極を、またキャビティーが形成されていないもう一方のガラス基板に圧電振動片を実装するための引き回し電極を形成する。これにより、複数の圧電振動片を作製する。
次に、ガラス基板101について、陽極接合を行う直前の状態まで作製するリッド基板作製工程を行う(S20)。まず、ソーダ石灰ガラスからなるガラス基板101を所定の厚さまで研磨加工して洗浄した後に、エッチングなどにより最表面の加工変質層を除去した円板状のガラス基板101を形成する(S21)。次いで、ガラス基板101の接合面に、エッチングや型押しなどの方法により行列方向にキャビティー104を複数形成する凹部形成工程を行う(S22)。なお、リッド基板の表面には、ガラス基板101の剛性を確保するために、リッド基板の一方の端部から他方の端部まで直線状にキャビティー104が形成されないストリート部102および103を形成しておく。このストリート部102またはストリート部103はオリエンテーションフラット105に対してそれぞれ垂直に形成されているか、平行に形成されている。ストリート部102および103は、キャビティー104が形成されない直線状領域のことである。
次に、上記工程と同時或いは前後のタイミングで、キャビティー104が形成されていない圧電振動片を実装するもう一方のガラス基板であるベース基板を、陽極接合を行う直前の状態まで作製するベース基板作製工程を行う(S30)。まず、ソーダ石灰ガラスを所定の厚さまで研磨加工して洗浄した後に、エッチングなどにより最表面の加工変質層を除去した円板状のベース基板用ウエハーを形成する(S31)。次いで、ベース基板用ウエハーに圧電振動片と外部端子電極とを接続するための一対の貫通電極を複数形成する貫通電極形成工程を行う(S32)。このとき、ガラス基板101と同様に、剛性を確保するために、ベース基板用ウエハーのガラス基板の中心に交わるようなストリート状に貫通電極形成しない非形成領域であるストリート部102および103が設けられている。
次に、ベース基板用ウエハーの上面に導電性材料をパターニングして、接合膜を形成する接合膜形成工程を行う(S33)とともに、各一対の貫通電極にそれぞれ電気的に接続された引き回し電極を複数形成する引き回し電極形成工程を行う(S34)。
特に、貫通電極は、上述したようにベース基板用ウエハーの上面に対して略面一な状態となっている。そのため、ベース基板用ウエハーの上面にパターニングされた引き回し電極は、間に隙間などを発生させることなく貫通電極に対して密着した状態で接する。これにより、一方の引き回し電極と一方の貫通電極との導通性、並びに、他方の引き回し電極と他方の貫通電極との導通性を確実なものにすることができる。この時点で第2のウエハー作製工程が終了する。
ところで、図4では、接合膜形成工程(S33)の後に、引き回し電極形成工程(S34)を行う工程順序としているが、これとは逆に、引き回し電極形成工程(S34)の後に、接合膜形成工程(S33)を行っても構わないし、両工程を同時に行っても構わない。いずれの工程順序であっても、同一の作用効果を奏することができる。よって、必要に応じて適宜、工程順序を変更して構わない。
次に、作製した複数の圧電振動片を、それぞれ引き回し電極を介してベース基板用ウエハーの上面に接合するマウント工程を行う(S40)。まず、一対の引き回し電極上にそれぞれ金ワイヤを用いてバンプを形成する。
そして、圧電振動片の基部をバンプ上に載置した後、バンプを所定温度に加熱しながら圧電振動片をバンプに押し付ける。これにより、圧電振動片は、バンプに機械的に支持されるとともに、圧電振動片上に形成された電極と引き回し電極とが電気的に接続された状態となる。また、バンプ上に圧電振動片の電極をバンプ接合するとともに、バンプ上に圧電振動片の電極をバンプ接合すると、圧電振動子がベース基板と平行に保持された状態で支持されることとなる。結果として、圧電振動片は、ベース基板用ウエハーの上面から浮いた状態で支持される。また、この時点で圧電振動片の一対の励振電極は、一対の貫通電極に対してそれぞれ導通した状態となる。
圧電振動片のマウントが終了した後、ベース基板用ウエハーに対してリッド基板を重ね合わせる重ね合わせ工程を行う(S50)。具体的には、図示しない基準マークなどを指標としながら、両ウエハーを正しい位置にアライメントする。これにより、マウントされた圧電振動片が、両ウエハーとで囲まれるキャビティー104内に収容された状態となる。重ね合わせ工程後、重ね合わせた2枚のウエハーを陽極接合装置に入れ、真空状態で所定の温度雰囲気で所定の電圧を印加して陽極接合する接合工程を行う(S60)。
陽極接合では、接合膜とガラス基板との間に所定の電圧を印加する。すると、接合膜とガラス基板との界面に電気化学的な反応が生じ、両者がそれぞれ強固に密着して陽極接合される。
次に、接合されたウエハー体一個一個の圧電振動子に切断して個片化する切断工程を行う(S80)。その結果、互いに陽極接合されたベース基板とリッド基板との間に形成されたキャビティー104部内に圧電振動片が封止された、2層構造式表面実装型の圧電振動子を一度に複数製造することができる。
その後、不良品かどうかを判断する検査工程を行う(S90)。即ち、圧電振動片の共振周波数、共振抵抗値、ドライブレベル特性(共振周波数及び共振抵抗値の励振電力依存性)などを測定してチェックする。また、絶縁抵抗特性などを併せてチェックする。そして、圧電振動子の外観検査を行って、寸法や品質などをチェックする。全てのチェックが完了した時点で、圧電振動子の製造が終了する。
ここで、従来例として特許文献1に記載されている実施例として説明されている図5のように基板の反りを低減する為に溝502を形成することが提案されている。しかしながら、図5に示すように逆にこのような溝がガラス基板全面に形成されているとキャビティー302を上側にして弓なりに反ってしまう。さらに、研磨工程にて、表面を研磨するとさらに基板の反りが悪化してしまう。
本発明の実施例1に示した図のようにストリート部102および103を設けることで、このストリート部102および103がフレーム(骨組み)の役割を果たし、ガラス基板の反りを低減することが可能である。
図2は、本発明のガラス基板の実施例2を示す図である。図2(a)に示すように本発明のガラス基板は、略円形薄板状のウエハーであるガラス基板部201と、半導体チップや水晶ブランクなどを実装し収納する略矩形の凹部であるキャビティー204と、ガラス基板部201の端部に形成された切り欠きであるオリエンテーションフラット205とにより構成されている。基板の反りを低減するためにキャビティー204が形成されている領域の一部に、キャビティー204が形成されないストリート部202および203を形成する。つまり、キャビティー204の配列間隔が他のキャビティー204の配列間隔よりも広くなっている領域であるストリート部202および203を設ける。
ストリート部202は、オリエンテーションフラット205に垂直でかつ複数のキャビティー204ごとにこれらを分割するように複数本形成されている。ストリート部203は、オリエンテーションフラット205に平行でかつ複数のキャビティー204ごとにこれらを分割するように複数本形成されている。ストリート部202および203は、ガラス基板部201の一方の端部から他方の端部まで直線状に形成されている。また、オリエンテーションフラット205に対して平行及び垂直に線で示されているC−C切断線及びD−D切断線は、後述する図2(b)のC−C断面図及びD−D断面図に相当するものである。
図2(b)はC−C断面図及びD−D断面図を示したものである。C−C断面図とD−D断面図では共にガラス基板部201上に複数のキャビティー204が形成されている。C−C断面図において、一部キャビティー204が形成されていないストリート部202が複数存在し、D−D断面図においても一部キャビティー204が形成されていないストリート部203が複数存在する。
また、一枚あたりのチップの取れる個数を多くすることによりコストダウンを行うとする。その際には、ガラス基板を更に大型化を行うことになる。この大型化により、実施例1のストリート部102および103のようなオリエンテーションフラット105に水平と垂直に各1本ずつの形成では基板の反り低減が不十分なものになってしまう。
その際には、図2に示すようにストリート部203および204の本数を増やすことで、基板の反りを低減する。この際、キャビティー204の箇所の数が減ることになる。すなわち、一枚あたりにチップの取れ個数が少なくなってしまう。ストリート部203および204は、ガラス基板の大きさと一枚あたりの取れ個数といったコストを考慮し、最適な本数を設ける。
このように、大型化したガラス基板においても、ストリート部202および203を網の目状に形成することにより、ガラス基板の反りを軽減することが可能である。
その後の研磨工程などは、実施例1と同様な工程である。また、圧電振動子を複数製造する製造方法についても図4を用いて、実施例1で説明をした工程フローチャートにしたがって製造を行う。
図3は、本発明のガラス基板の実施例3を示す図である。図3(a)に示すように本発明のガラス基板は、略円形薄板状のウエハーであるガラス基板部301と、半導体チップや水晶ブランクなどを実装し収納する略矩形の凹部であるキャビティー304と、ガラス基板部301の端部に形成された切り欠きであるオリエンテーションフラット305とにより構成されている。基板の反りを低減するためにキャビティー304が形成されている領域の一部に、キャビティー304が形成されないストリート部302および303を形成する。つまり、キャビティー304の配列間隔が他のキャビティー104の配列間隔よりも広くなっている領域であるストリート部302および303を設ける。
さらに、ガラス基板部301の外周領域には、キャビティー304が形成されない外周ストリート部306が、オリエンテーションフラット305の領域を除く全周に亘って所定幅t以上の幅が確保されるように設けられている。この外周ストリート部306の所定幅tは、例えば、10mm≦t≦25mmの範囲に設定されているか、または、略円形薄板状のガラス基板部101の場合にその直径Rに対して、0.1R≦t≦0.4Rの範囲に設定されている。幅tが10mmより小さかったり、0.1Rより小さかったりすると、外周ストリート部306による基板の反り防止の機能が損なわれるおそれがあり、また、幅tが25mmより大きかったり、0.4Rより大きかったりすると、チップの取れ個数が少なくなってしまうおそれがある。
ストリート部302は、オリエンテーションフラット305に垂直でかつガラス基板部301の中心部を通過するように形成されている。ストリート部303は、オリエンテーションフラット305に平行でかつガラス基板部301の中心部を通過するように形成されている。ストリート部302および303は、ガラス基板部301の一方の端部から他方の端部まで直線状に形成されている。また、オリエンテーションフラット305に対して平行及び垂直に線で示されているA−A切断線及びB−B切断線は、後述する図4(b)のE−E断面図及びF−F断面図に相当するものである。
図3(b)はE−E断面図及びF−F断面図を示したものである。E−E断面図とF−F断面図では共にガラス基板部301上に複数のキャビティー304が形成されている。E−E断面図において、一部キャビティー304が形成されていないストリート部302が存在し、F−F断面図においても一部キャビティー304が形成されていないストリート部303が存在する。さらに、ガラス基板部301の外周領域に、キャビティー304が形成されていない外周ストリート部306が存在する。
ここで、図3に示した実施例3は、図1のガラス基板に対して所定幅tが確保された外周ストリート部306を形成したものとなっているが、図2のガラス基板に対して所定幅tが確保された外周ストリート部306を形成したものとしてもよい。
なお、本発明は上述した実施例1〜3の形態に限ったことではない。オリエンテーションフラットを有した略円形基板のみではなく、四角形状といった多角形形状にしても良い。さらに、そして、ベース基板に導電性の基板を用いることにより、ガラス基板であるリッド基板と導電性基板とを貼り合わせる手法を採用しても良い。
また、リッド基板のみにキャビティー104を形成したが、ベース基板のみにキャビティーを形成してもよいし、リッド基板及びベース基板の両方にキャビティーを形成してもよい。
また、ストリート部102、103、202、203の幅は必ずしもキャビティー1つ分の幅である必要が無く、各種条件をもとにしてストリート部の幅を増減させても良く、複数のストリート部を作成する場合、各ストリート部の幅を異ならせても良い。例えば、図示しないがガラス基板中央部のストリート部の幅は太く、中心部から距離が離れるにつれてストリート部の幅が狭くなっていくような構造も本特許の意図するものである。
本発明のガラス基板は、半導体ICチップ、水晶ブランク、センサ素子などの電子デバイスを実装し、パッケージングする部材として好適である。
101、201、301 ガラス基板部
102、103、202、203 ストリート部
104、204、302 キャビティー
105、205、303 オリエンテーションフラット
306 外周ストリート部
501 ガラス基板
502 溝
503 薄膜

Claims (6)

  1. 少なくともいずれか一方に複数のキャビティーが配列されて形成されたガラス材からなるリッド基板及びベース基板と、前記リッド基板と前記ベース基板との間に形成されたキャビティーに収納された電子デバイスと、を備えたガラス封止型パッケージの製造方法であって、
    少なくとも一部の前記キャビティーの配列間隔が他の前記キャビティーの配列間隔よりも広くなっているストリート部を有するリッド基板またはベース基板を作製し、
    前記リッド基板と前記ベース基板とを重ね合わせて、前記キャビティー内に電子デバイスを収納し、
    前記リッド基板とベース基板とを接合する
    ガラス封止型パッケージの製造方法。
  2. 前記キャビティーは、前記リッド基板またはベース基板上に2次元状に配列され、
    前記ストリート部は、前記キャビティーの任意の1次元の方向に前記キャビティーが配列されていない所定の間隔を形成することによって構成されている請求項1に記載のガラス封止型パッケージの製造方法。
  3. 前記ストリート部は、前記リッド基板または前記ベース基板の反りを抑制するために複数本形成されている請求項1に記載のガラス封止型パッケージの製造方法。
  4. 基板上に複数のキャビティーが配列されて形成されたガラス基板において、
    少なくとも一部の前記キャビティーの配列間隔が他の前記配列間隔よりも広くなっているストリート部が形成されているガラス基板。
  5. 前記キャビティーは、前記リッド基板またはベース基板上に2次元状に配列され、
    前記ストリート部は、前記キャビティーの任意の1次元の方向に前記キャビティーが配列されていない所定の間隔を形成することによって構成されている請求項4に記載のガラス基板。
  6. 前記ストリート部は、前記リッド基板または前記ベース基板の反りを抑制するために複数本形成されている請求項4に記載のガラス基板。
JP2010022410A 2009-02-23 2010-02-03 ガラス封止型パッケージの製造方法 Active JP5371817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010022410A JP5371817B2 (ja) 2009-02-23 2010-02-03 ガラス封止型パッケージの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009039334 2009-02-23
JP2009039334 2009-02-23
JP2010022410A JP5371817B2 (ja) 2009-02-23 2010-02-03 ガラス封止型パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2010219505A true JP2010219505A (ja) 2010-09-30
JP5371817B2 JP5371817B2 (ja) 2013-12-18

Family

ID=42621652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010022410A Active JP5371817B2 (ja) 2009-02-23 2010-02-03 ガラス封止型パッケージの製造方法

Country Status (5)

Country Link
US (1) US8656740B2 (ja)
JP (1) JP5371817B2 (ja)
KR (1) KR101629520B1 (ja)
CN (1) CN101814442B (ja)
TW (1) TWI513668B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186532A (ja) * 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP7507924B2 (ja) 2018-07-11 2024-06-28 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187117A (ja) * 1984-02-15 1985-09-24 アスラブ・ソシエテ アノニム 圧電振動子
JPH01241825A (ja) * 1988-03-24 1989-09-26 Toshiba Corp 半導体装置の製造方法
US20040017004A1 (en) * 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
JP2006229295A (ja) * 2005-02-15 2006-08-31 Kyocera Kinseki Corp 振動子パッケージ
JP2007325250A (ja) * 2006-05-01 2007-12-13 Epson Toyocom Corp 圧電振動子およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181547A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 水晶振動子の周波数調整方法および調整治具
JP3405108B2 (ja) 1997-01-24 2003-05-12 株式会社村田製作所 外力計測装置およびその製造方法
JP3620302B2 (ja) 1998-09-03 2005-02-16 株式会社村田製作所 電子部品の製造方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6660562B2 (en) * 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
JP2004304066A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
JP4704792B2 (ja) 2005-04-04 2011-06-22 シャープ株式会社 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
JP2006339896A (ja) 2005-05-31 2006-12-14 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
JP2007181130A (ja) * 2005-12-28 2007-07-12 Kyocera Kinseki Corp 圧電デバイス及びその製造方法
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
CN101068107A (zh) * 2006-05-01 2007-11-07 爱普生拓优科梦株式会社 压电振子及其制造方法
JP4840771B2 (ja) 2006-08-29 2011-12-21 セイコーインスツル株式会社 力学量センサの製造方法
KR20090007173A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 웨이퍼 레벨 패키지, 바이오칩 키트 및 이들의 패키징 방법
JP5216290B2 (ja) * 2007-09-27 2013-06-19 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
JP5134357B2 (ja) * 2007-12-20 2013-01-30 セイコーインスツル株式会社 圧電振動子の製造方法
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP4843012B2 (ja) 2008-11-17 2011-12-21 日本電波工業株式会社 圧電デバイスとその製造方法
CN102227805A (zh) * 2008-11-28 2011-10-26 精工电子有限公司 圆片及封装件制品的制造方法
CN102257612A (zh) * 2008-12-18 2011-11-23 精工电子有限公司 圆片及封装件制品的制造方法
JP2010186956A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
JP2012186532A (ja) * 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP2012186729A (ja) * 2011-03-07 2012-09-27 Seiko Instruments Inc ウエハおよびパッケージ製品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187117A (ja) * 1984-02-15 1985-09-24 アスラブ・ソシエテ アノニム 圧電振動子
JPH01241825A (ja) * 1988-03-24 1989-09-26 Toshiba Corp 半導体装置の製造方法
US20040017004A1 (en) * 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
JP2006229295A (ja) * 2005-02-15 2006-08-31 Kyocera Kinseki Corp 振動子パッケージ
JP2007325250A (ja) * 2006-05-01 2007-12-13 Epson Toyocom Corp 圧電振動子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186532A (ja) * 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP7507924B2 (ja) 2018-07-11 2024-06-28 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子

Also Published As

Publication number Publication date
TWI513668B (zh) 2015-12-21
US20100215906A1 (en) 2010-08-26
CN101814442B (zh) 2014-11-05
TW201034987A (en) 2010-10-01
KR101629520B1 (ko) 2016-06-13
CN101814442A (zh) 2010-08-25
KR20100096028A (ko) 2010-09-01
US8656740B2 (en) 2014-02-25
JP5371817B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
KR101730661B1 (ko) 관통 전극을 가진 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
TWI517310B (zh) Manufacturing method of electronic device package
JP2006339896A (ja) 圧電振動子の製造方法及び圧電振動子
JP2010186956A (ja) ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
US20110241491A1 (en) Surface-mountable quartz-crystal devices and methods for manufacturing same
JP6112505B2 (ja) 圧電ウエハおよび圧電振動素子の製造方法
JP5371817B2 (ja) ガラス封止型パッケージの製造方法
JPH11214607A (ja) 半導体装置
KR101722268B1 (ko) 관통 전극을 갖는 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
JP4704822B2 (ja) 水晶振動子の電極構造
US9172347B2 (en) Wafer, method of manufacturing package, and piezoelectric oscillator
JP5432533B2 (ja) 電子デバイスの製造方法
JP2008182468A (ja) 圧電振動デバイスの製造方法
JP2007208515A (ja) 水晶振動子、及びその製造方法
JP2008091970A (ja) 圧電発振器とその製造方法
JP2006317182A (ja) 加速度センサ
JP2010187268A (ja) ガラスパッケージ、圧電振動子、ガラスパッケージのマーキング方法および発振器
JP2008166996A (ja) 圧電振動子及び圧電振動子の製造方法
JP2002043585A (ja) 半導体センサの製造方法
JP2016127358A (ja) 水晶素子の製造方法
JP2008166997A (ja) 圧電振動子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Ref document number: 5371817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250