CN101807522A - 半导体层生长方法及半导体发光元件制造方法 - Google Patents

半导体层生长方法及半导体发光元件制造方法 Download PDF

Info

Publication number
CN101807522A
CN101807522A CN201010125298A CN201010125298A CN101807522A CN 101807522 A CN101807522 A CN 101807522A CN 201010125298 A CN201010125298 A CN 201010125298A CN 201010125298 A CN201010125298 A CN 201010125298A CN 101807522 A CN101807522 A CN 101807522A
Authority
CN
China
Prior art keywords
face
iii
semiconductor layer
group
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010125298A
Other languages
English (en)
Other versions
CN101807522B (zh
Inventor
大前晓
有持佑之
御友重吾
风田川统之
日野智公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101807522A publication Critical patent/CN101807522A/zh
Application granted granted Critical
Publication of CN101807522B publication Critical patent/CN101807522B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开半导体层生长方法及半导体发光元件制造方法。在此公开一种生长半导体层的方法，该方法包括在六方晶体结构基板的(1-102)面上生长具有(11-20)面方位的六方晶体结构半导体层的步骤，使得至少一个面向外，该面选自(11-22)面、(0001)面、(000-1)面、(33-62)面和(1-100)面。本发明还涉及一种制造半导体发光元件的方法。

Description

半导体层生长方法及半导体发光元件制造方法
本申请是申请日为2008年5月19日且题为“半导体层生长方法、半导体发光元件及制造方法、电子器件”的第200810179947.8号发明专利申请的分案申请。
技术领域
本发明涉及一种生长半导体层的方法、一种制造半导体发光元件的方法、一种半导体发光元件以及一种电子器件。更具体地，本发明涉及III-V氮化物化合物半导体发光二极管以及装备有该发光二极管的各种装置和设备。
背景技术
制造基于GaN半导体的发光二极管的现有方法通常是通过MOCVD工艺(金属有机化学气相沉积)生长n型层、有源层和包括在蓝宝石衬底的(0001)面(或者C面)上的一层的GaN半导体层，，取向在C轴上。
不幸的是，当在蓝宝石衬底的(0001)面(或C面)上生长时，在C轴上取向的InGaN赝晶量子阱层存在以下缺点：在垂直于阱的面(或者C轴方位)的方位上产生大的压电场，从而在空间上，电子和空穴彼此分离并且降低了电子和空穴再复合的可能性(其被认为是量子限制斯塔克效应)。结果是降低了基于InGaN/GaN的发光二极管的内部量子效率，其接着导致外部量子效率降低。这是妨碍发光输出提高的一个原因。
抑制有源层中量子限制斯塔克效应的一种方式是在(1-102)面(或R-面)的蓝宝石衬底上生长(11-20)面(A-面)的GaN半导体层。不幸的是，(11-20)面的GaN半导体层具有很多螺旋位错，其劣化了其晶体质量。
在日本专利特开No.Hei11-112029(以下称作专利文献1)已经提出了一种用于抑制半导体发光元件中量子限制斯塔克效应的方法，该半导体发光元件通过生长多个包括了赝晶量子阱层的GaN半导体层来制造。根据所提出的方法，赝晶量子阱层在不同于最大压电场的面方位生长。在GaN半导体层具有纤锌矿(wurtzeite)晶体结构的情况下，该面方位与[0001]方位倾斜大于1°(例如，40°、90°或140°)。通过前述方法制造的半导体发光元件于图39中示出。其包括SiC或GaN衬底101、AlN缓冲层(未示出)、n型GaN接触层102、n型AlGaN覆盖层103、GaInN/GaN或GaInN/GaInN多重量子阱层104、p型AlGaN覆盖层105和p型GaN接触层106，其顺序叠置生长。接触层102和覆盖层103朝{0001}面方位生长。多重量子阱层104生长在{2-1-14}面或{01-12}面上，该面已经通过选择性生长或选择性蚀刻形成在覆盖层103上。其上生长多重量子阱层104的104a和104b面与{2-1-14}面或{01-12}面相一致。覆盖层105和接触层106随着其生长而变化晶体结构，其面方位从多重量子阱层104面方位转换为{0001}面方位。顺带地，参考标号107和108分别表示p侧电极和n侧电极。
如图39中所示的现有半导体发光元件允许多重量子阱层104作为有源层以降低压电场；然而，其存在以下缺点：在实际中，通常不容易在良好控制下生长具有倾斜面{2-1-14}面或{01-12}面的多重量子阱层104。因此，在其高效生产方面出现困难。
针对前述问题完成本发明。由此，本发明的一个目的是提供一种用于在衬底上生长半导体层的方法使得可按要求选择面方位或生长面，或者根据需要可制作半导体层以降低压电场并改善晶体质量。
本发明的另一目的是提供一种容易制造的半导体发光元件以及其制造方法。通过在生长半导体层以形成发光元件结构时采用上述方法生长半导体层实现该目的。通过半导体层良好的晶体质量和有源层中降低的量子限定斯塔克效应来鉴定获得的半导体发光元件。
本发明另一目的是提供一种高性能电子器件，其装配有如上提及的优良的半导体发光元件。
发明内容
本发明的第一种模式涉及生长半导体层的方法，其包括在六方晶体结构衬底的(1-100)面上生长具有(11-22)或(10-13)面方位的六方晶体结构的半导体层。
根据本发明的第一种模式的方法典型地通过这样的方式实施：半导体层以(11-20)面、(0001)面以及(11-22)面面向外地生长，或者以(1-100)面、(0001)面和(10-13)面面向外生长。
半导体由六方晶体结构的半导体层形成，典型的是具有纤锌矿(wurtzeite)晶体结构的六方晶体结构。具有纤锌矿(wurtzeite)晶体结构的半导体的实例包括III-V族氮化物化合物半导体、氧化物半导体和α-ZnS(非限制性的)。
III-V族氮化物化合物半导体通常由AlxByGa1-x-y-zInzAsuN1-u-vPv(其中0≤x≤1，0≤y≤1，0≤z≤1，0≤u≤1，0≤v≤1，0≤x+y+z＜1，且0≤u+v＜1)表示。
更具体地，其由AlxByGa1-x-y-zInzN(其中，0≤x≤1，0≤y≤1，0≤z≤1，且0≤x+y+z＜1)表示。
典型地由AlxGa1-x-zInzN(其中，0≤x≤1，和0≤z≤1)表示。
典型实例包括GaN、InN、AlN、AlGaN、InGaN和AlGaInN。III-V族氮化物化合物半导体(例如GaN)当掺杂有B或Cr时具有位错弯曲。因此，其可以是BGaN、GaN:B(B掺杂的GaN)或者是GaN:Cr(Cr掺杂的GaN)。
III-V族氮化物化合物半导体的优选实例包括GaN、InxGa1-xN(0＜x＜0.5)、AlxGa1-xN(0＜x＜0.5)和AlxInyGa1-x-yN(0＜x＜0.5，0＜y＜0.2)。
首先生长在衬底上的所谓的低温缓冲层通常是Cr掺杂或未掺杂的GaN缓冲层、AlN缓冲层或者AlGaN缓冲层。其还包括CrN缓冲层。
氧化物半导体的实例包括氧化钛(IV)(TiO2)、氧化钒(V)(V2O5)、氧化铬(III)(Cr2O3)、氧化锰(II)(MnO)、氧化铁(III)(Fe2O3)、四氧化三钴(II)(Co3O4)、氧化镍(II)(NiO)、氧化铜(I)(Cu2O)、氧化锌(II)(ZnO)、氧化锡(IV)(SnO2)、氧化镓(III)(Ga2O3)、氧化铟(III)(In2O3)、氧化铋(III)(Bi2O3)、氧化锶(II)(SrO)、钛酸锶(SrTiO3)、钛酸钡(BaTiO3)、以及氧化钇(Y2O3)。另外的实例可以是含氧硫化物LnCuOOCh(Ln＝La、Ce、Nd、Pr；Ch＝S、Se、Te)，如CaAlO和SrCu2O2。其是非限制性的。
半导体层可通过任意外延方法生长，如金属有机化学气相沉积(MOCVD)，氢化物气相外延，卤化物气相外延生长(HVPE)，以及分子束外延(MBE)。根据需要选择其中合适的一个。
六方晶体结构衬底的实例包括蓝宝石、SiC(包括6H和4H)、α-ZnS和ZnO。也可使用III-V族氮化物化合物半导体衬底(如GaN、AlGaInN、AlN和GaInN)。替换衬底可以是六方晶体结构物质，其已经生长在不同于该六方晶体结构物质的衬底上。
衬底可以是一个主面为(1-100)面的衬底或者是在主面上具有至少一个凹陷部(沟槽)(典型的为多个凹陷部(沟槽))使凹陷部的一侧是(1-100)面的衬底。
一个主面是(1-100)面的衬底优选具有多于一个的凸起部，其由与衬底不同或相同的材料形成于衬底上。这种情况下，半导体层开始从凸起部之间的凹陷部的底部生长。通常，凸起部和凹陷部周期性且交替地形成在衬底上。凸起部和凹陷部的间隔是3至5μm(非限制性的)。应形成凸起部和凹陷部以使其基数比率是0.5至3(非限制性的)。该凸起部距衬底的高度大于0.3μm，优选大于1μm(非限制性的)。凸起部应具有向衬底的主面倾斜的侧面(例如与衬底主面接触的侧面)。根据有效光发射的观点(非限制性的)，该侧面与衬底主面之间的角度(θ)应为120°＜θ＜150°，优选140°。凸起部可具有任意横截面，如三角形、正方形、五边形、六边形、圆形和椭圆形，且其也可具有平坦或弯曲侧面。这些横截面当中，希望是三角形(具有或不具有截掉或者磨圆的顶部)。凹陷部也可具有任意横截面，如三角形、正方形、五边形、六边形、圆形和椭圆形。这些横截面当中，根据有效光发射的观点，希望是倒梯形。倒梯形可以是精准的形状，也可以是近似的形状(以下也这样使用)。凸起部的高度(或凹陷部的深度)由d表示，应为0.5μm＜d＜5μm，典型地为1.0±0.2μm(非限制性的)。具有过大d值的凸起部防止原料气体充分供应到凹陷部，从而妨碍半导体层从凹陷部底部生长。相反，具有非常小d值的凸起部导致半导体层不仅从凹陷部底部而且从凸起部的侧面生长。凹陷部的宽度(Wg)是0.5至5μm，典型的为2±0.5μm(非限制性的)。具有梯形横截面的凸起部的宽度(Wt)为1至1000μm，典型地为4±2μm(非限制性的)。
凸起部和凹陷部可在衬底上相互平行的一个方位上直线延伸。替换地，其可在衬底上向不同方位直线延伸，使得其形成二维图案，如多边形(三角形、正方形、五边形、六边形等，其顶部被截掉或者不截掉)、圆形、椭圆形和点。优选实例是由六边形组成的蜂窝状图案，凸起部的每个侧面都被凹陷部包围。该结构允许有源层向所有方位(360°)发射光。另一优选实例是由六边形组成的蜂窝状图案，凹陷部的每个侧面都被凸起部包围。这种情况下，凸起部可以是三角锥形、四方锥、五方锥、六方锥、圆锥、椭圆锥等(具有或不具有被截掉或者磨圆的顶部)。
凸起部可由任意材料形成，导电的或不导电的，例如氧化物、氮化物和碳化物的介电材料及金属和合金导电材料(包括透明的导电材料)。氧化物包括氧化硅(SiOx)、氧化钛(TiOx)和氧化钽(TaOx)。其可与另一种材料以叠层膜的形式结合使用。氮化物包括氮化硅(SiNx，包括Si3O4)、SiON、CrN和CrNO。其可以叠层膜的形式相互结合使用。碳化物包括SiC、HfC、ZrC、WC、TiC和CrC。其可以叠层膜的形式相互结合使用。金属及合金包括B、Al、Ga、In、W、Ni、Co、Pd、Pt、Ag、AgNi、AgPd、AuNi以及AuPd。其可以叠层膜形式相互结合使用。透明导电材料包括ITO(铟锡氧化物)、IZO(铟锌氧化物)、ZO(氧化锌)、FTO(氟掺杂氧化锡)以及氧化锡。其可以叠层膜形式相互结合使用。而且，前述材料可以以叠层膜形式相互结合使用。替换地，通过由金属形成凸起部，然后至少在其表面氮化、氧化或碳化可形成氮化物、氧化物或碳化物。
本发明的第二模式涉及生长半导体层的方法，其包括在六方晶体结构衬底的(1-102)面上生长具有(11-20)面方位的六方晶体结构半导体层，使得选自(11-22)面、(0001)面、(000-1)面、(33-62)面和(1-100)面中的至少一个面向外。
根据本发明第二模式，在形成(11-22)面、(0001)面和(000-1)面时，或者在形成(11-22)面、(1-100)面和(33-62)面时，或者在形成(1-100)面时，或者在形成(1-100)面和(11-20)面时，生长半导体层。
以上提到的关于本发明第一模式，除了以上提到的限制之外，其可应用于本发明第二模式。
本发明的第三模式涉及制造半导体发光元件的方法，其包括在六方晶体结构衬底的(1-100)面上生长具有(11-22)或(10-13)面方位的六方晶体结构半导体层。
半导体发光元件由半导体层构成，该半导体层包括n型层、有源层和p型层。典型地，包括有源层的所有半导体层都是六方晶体结构半导体层。半导体发光元件是发光二极管或半导体激光器。
该衬底可保持附着在最终形成的半导体发光元件上或者从该半导体发光元件上去除。
以上提到的关于本发明第一模式，除了以上提到的限制之外，其可应用于本发明第三模式。
本发明的第四模式涉及制造半导体发光元件的方法，其包括：在六方晶体结构衬底的(1-102)面上生长具有(11-20)面方位的六方晶体结构半导体层，使得选自(11-22)面、(0001)面、(000-1)面、(33-62)面和(1-100)面的至少一个面向外。
以上提到的关于本发明第一模式，除了以上提到的限制之外，其可应用于本发明第四模式。
本发明第五模式涉及半导体发光元件，其包括六方晶体结构衬底，和生长在其(1-100)面上的具有(11-22)或(10-13)面方位的半导体层。
本发明第六模式涉及半导体发光元件，其包括由六方晶体结构的半导体形成且具有(11-22)或者(10-13)面方位的半导体层。
本发明的第七模式涉及具有一个或多个半导体发光元件的电子器件，其中至少一个半导体发光元件是由六方晶体结构衬底和生长在其(1-100)面上具有(11-22)或(10-13)面方位的六方晶体结构半导体层组成。
本发明的第八模式涉及具有一个或多个半导体发光元件的电子器件，其中至少一个半导体发光元件是具有(11-22)或(10-13)面方位的六方晶体结构半导体层。
以上提到的关于本发明第一和第三模式，除了以上提到的限制之外，其可应用于本发明第五至第八模式。
通过LED背光(用于液晶显示器)、LED发光器、LED显示器、LED投影仪、LED背投TV和光栅阀门(GLV)来例示电子器件。其广泛包括那些具有用于显示、照明、光通信和光传输的至少一个半导体发光元件(可以是便携的和固定的)。典型实例是便携式电话、移动机械、机器人、个人计算机、车载装置、家用电子设备、LED光通信设备、LED光传输设备以及便携式安全设备(例如电子锁)。
电子器件还包括那些由半导体发光元件构成能够发出多于一种的不同波段光的光的电子器件，例如远红外线、红外线、红光、黄光、绿光、蓝光、紫光和紫外线。具有多于一种LED的LED照明器能发出不同波段的可见光，例如红光、黄光、绿光、蓝光和紫光，产生由这些可见光组成的自然光或白光。
发出蓝光、紫光和紫外线中至少一个波段光的半导体发光元件可用作光源以激励产生自然光或白光的荧光体。
能够发出不同波段可见光的LED可组合成一个单元，且可以将多个这种单元设置(二维阵列或者一条或多条直线)在基板或框架上。将该单元称作单位单元、四重(quartet)单元或群集(cluster)单元(其包含不限定数目的LED，但是由多个发出相同或不同波段光的LED组成)。具体地，该单元由三个LED(一个用于红光、一个用于绿光及一个用于蓝光)，四个LED(一个用于红光、两个用于绿光及一个用于蓝光)、或者五个或五个以上LED组成。
根据本发明第五或第六模式的半导体发光元件可用作红光、绿光和蓝光的至少一个半导体发光元件，用于背光、照明、显示或者设置在基板上的光源单位单元。半导体AlGaInP可用作红光发光元件。
根据本发明第三至第六模式的半导体发光元件及其制造方法一般可用于半导体元件，如常规LED、子带间(inter-subband)转换发光型(量子层叠型)LED、常规半导体激光器以及子带间转换发光型(量子层叠型)半导体激光器。除了发光元件之外另外的实例是电子转换元件如光电二极管(光电探测器和传感器)、太阳能电池和晶体管，该晶体管包括以场效应晶体管(FET)为代表的高电子迁移率晶体管和以异质结双极型晶体管(HBT)为代表的双极型晶体管。
以上提到的本发明提供以下优点。如果基板具有(1-100)面，则半导体层可以在(11-22)或(10-13)面方位上生长。如果基板具有(1-102)面，则半导体层可以在(11-20)面方位上生长，至少一个面向外的面，该面选自(11-22)面、(0001)面、(000-1)面、(33-62)面和(1-100)面。具有适当选择面方位和生长面的半导体层具有抑制的压电场和改善的晶体质量。此外，在适当建立的条件下容易生长半导体层。
[本发明的效果]
根据现有实施例，半导体层可在所需面方位上以所需生长面生长在基板上，且获得的半导体层具有抑制的压电场以及改善的结晶质量。用于生长该半导体层的方法可用于生长作为发光元件的组成部分的半导体层，且获得的半导体层具有改善的晶体质量和在有源层中的抑制量子限制斯塔克效应。相比专利文献1中所公开的内容，能更容易地制造半导体发光元件。该高性能半导体元件可用于实现各种电子器件，如高性能背光、照明器和显示器。
附图说明
图1是示出根据本发明第一实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图2是示出根据本发明第一实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图3是显示根据本发明第一实施例由生长III-V族氮化物化合物半导体层的方法生长的GaN层样品的电子显微镜照片；
图4A至4B是显示在根据本发明第一实施例由生长III-V族氮化物化合物半导体层的方法生长的GaN层上执行X-射线衍射测定的结果的示意图；
图5是示出根据本发明第二实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图6是示出根据本发明第二实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图7是显示根据本发明第一实施例由生长III-V族氮化物化合物半导体层的方法生长的GaN层样品的电子显微镜照片；
图8A至8C是显示在根据本发明第一实施例由生长III-V族氮化物化合物半导体层的方法生长的GaN层上实施的X-射线衍射测定的结果的示意图；
图9是示出根据本发明第三实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图10是示出根据本发明第三实施例用于生长III-V族氮化物化合物半导体层的方法的示意图；
图11是显示根据本发明第三实施例由生长III-V族氮化物化合物半导体层的方法生长的GaN层样品的电子显微镜照片；
图12是显示根据本发明第三实施例由生长III-V族氮化物化合物半导体层的方法生长的GaN层样品的电子显微镜照片；
图13是示出根据本发明第三实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图14是显示根据本发明第三实施例通过生长III-V族氮化物化合物半导体层的方法生长的GaN层样品的电子显微镜照片；
图15是显示根据本发明第三实施例由生长III-V族氮化物化合物半导体层的方法生长的GaN层样品的电子显微镜照片；
图16是示出根据本发明第四实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图17是示出根据本发明第五实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图18是示出根据本发明第六实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图19是示出根据本发明第七实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图20是示出根据本发明第八实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图21是示出根据本发明第九实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图22是示出根据本发明第十实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图23是示出根据本发明第十一实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图24是示出根据本发明第十二实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图25是示出根据本发明第十三实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图26是示出根据本发明第十四实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图27是示出根据本发明第十五实施例生长III-V族氮化物化合物半导体层的方法的示意图；
图28A至28C是示出根据本发明第十六实施例制造发光二极管的方法的示意图；
图29是示出根据本发明第十六实施例制造发光二极管的方法的示意图；
图30A至30C是示出根据本发明第十七实施例制造发光二极管的方法的示意图；
图31A至31C是示出根据本发明第十八实施例制造发光二极管背光的方法的示意图；
图32是示出根据本发明第十八实施例制造发光二极管背光的方法的示意图；
图33是示出根据本发明第十八实施例制造发光二极管背光的方法的示意图；
图34是示出根据本发明第十九实施例制造发光二极管背光的方法的示意图；
图35A至35B是显示根据本发明第二十实施例的光源单位单元的平面图和该光源单位单元的放大图；
图36是显示根据本发明第二十实施例光源单位单元典型实例的平面图；
图37是显示根据本发明第二十实施例光源单位单元另一个典型实例的平面图；
图38是显示根据本发明第二十实施例光源单位单元结构又一个实例的平面图；以及
图39是显示专利文献1中提出的半导体发光元件的横截面图。
具体实施方式
以下，参考附图更详细地描述本发明的实施例，附图中相同或相应的部件由相同符号表示。
图1中示出的本发明的第一实施例涉及生长III-V族氮化物化合物半导体层的基本方法。
根据第一实施例，其主面为(1-100)面(或M-面)的蓝宝石基板11允许于其上生长具有(11-22)面方位的III-V族氮化物化合物半导体层12。该蓝宝石基板11具有在一个方位上直线延伸的凸起部13，该凸起部13由SiO2或SiN事先形成于其上。该蓝宝石基板11和该III-V族氮化物化合物半导体层12具有图1中所示的晶体取向。III-V族氮化物化合物半导体层12例如可通过MOCVD工艺生长。
图2中所示为在初始生长阶段的III-V族氮化物化合物半导体层12。其以(11-20)面(或A-面)、(0001)面(或C-面)和(11-22)面取向的面生长。这种情况下，限制了其在C轴方位上的生长。
III-V族氮化物化合物半导体层12在以下条件下生长。
生长速率：0.5至8μm/h
作为III族元素源的三甲基镓(CH3)3Ga、TMG或三甲基铟(CH3)3In、TMI的流速：10至90sccm
作为氮源的NH3的流速：5至30slm
生长温度：950至1250℃
生长源中的V/III比率：1000至15000
生长压力：0.01至1atm。
图3是显示由蓝宝石基板11和通过MOCVD工艺生长在其上的GaN层构成的样品的横截面透射电子显微镜照片，该GaN层用作III-V族氮化物化合物半导体层12。GaN层是经过图2中所示的阶段生长获得的连续膜。通过X-射线衍射来检验生长到图3中所示阶段的GaN层的样品。如图4A和4B所示，GaN层分别给出归于(11-20)面(或A-面)和(11-22)面的衍射峰。
图5中示出的本发明的第二实施例涉及生长III-V族氮化物化合物半导体层的基本方法。
根据第二实施例，其主面为(1-100)面(或M-面)的蓝宝石基板11允许于其上生长具有(10-13)面方位的III-V族氮化物化合物半导体层12。蓝宝石基板11具有与第一实施例相同方式的凸起部13。蓝宝石基板11和III-V族氮化物化合物半导体层12具有图5中所示的晶体取向。III-V族氮化物化合物半导体层12可通过例如MOCVD工艺生长。
图6中所示为在初始生长阶段的III-V族氮化物化合物半导体层12。其以(1-100)面(或M-面)、(0001)面(或C-面)和(10-13)面面向外生长。这种情况下，限制了其在A轴方位上的生长。
III-V族氮化物化合物半导体层12在以下条件下生长。
生长速率：0.5至8μm/h
作为III族元素源的TMG、TMI的流速：10至90sccm
作为氮源的NH3的流速：5至30slm
生长温度：950至1250℃
生长源中的V/III比率：1000至15000
生长压力：0.01至1atm。
图7是显示由蓝宝石基板11和通过MOCVD工艺生长在其上的GaN层组成的样品的横截面透射电子显微镜照片，该GaN层用作III-V族氮化物化合物半导体层12。通过X-射线衍射检验生长到图6中所示阶段的GaN层的样品。如图8A、8B和8C中所示，GaN层分别给出归于(1-100)面、(10-13)面和(0001)面(或C-平面)的衍射峰。
图9中示出的本发明的第三实施例涉及生长III-V族氮化物化合物半导体层的基本方法。
根据第三实施例，其主面为(1-102)面(或R-面)的蓝宝石基板11允许于其上生长具有(11-20)平面方位的III-V族氮化物化合物半导体层12。蓝宝石基板11具有与第一实施例相同方式的凸起部13。蓝宝石基板11和III-V族氮化物化合物半导体层12具有图9中所示的晶体取向。III-V族氮化物化合物半导体层12可通过例如MOCVD工艺生长。
图10中所示为在初始生长阶段的III-V族氮化物化合物半导体层12。在第一实例中，其以(0001)面(或C-面)和(000-1)面面向外生长。在第二实例中，其以(11-20)面、(33-62)面和(000-1)面面向外生长。在后者的情况下，限制了其在C轴方位上的生长。
III-V族氮化物化合物半导体层12在以下条件下生长。
第一实例中：
生长速率：0.5至8μm/h
作为III族元素源的TMG、TMI的流速：10至90sccm
作为氮源的NH3的流速：5至30slm
生长温度：800至950℃
生长源中的V/III比率：1000至15000
生长压力：0.01至1atm。
第二实例中：
生长速率：0.5至8μm/h
作为III族元素源的TMG、TMI的流速：10至90sccm
作为氮源的NH3的流速：5至30slm
生长温度：950至1250℃
生长源中的V/III比率：1000至15000
生长压力：0.01至1atm。
图11是显示由蓝宝石基板11和通过MOCVD工艺生长在其上的GaN层(具有根据第一实例的面)组成的样品的横截面透射电子显微镜照片，该GaN层用作III-V族氮化物化合物半导体层12。图12是显示由蓝宝石基板11和通过MOCVD工艺生长在其上的GaN层(具有根据第二实例的面)组成的样品的横截面透射电子显微镜照片，该GaN层用作III-V族氮化物化合物半导体层12。
图13中所示为根据本发明第三和第四实例在初始生长阶段的III-V族氮化物化合物半导体层12。在第三实例中，其以(1-100)面面向外生长。在第四实例中，其以在顶面的(11-20)面、在其它面的(1-100)面面向外生长。在后者的情况下，限制了其在A轴方位上的生长。
III-V族氮化物化合物半导体层12在以下条件下生长。
第三实例中：
生长速率：0.5至8μm/h
作为III族元素源的TMG、TMI的流速：10至90sccm
作为氮源的NH3的流速：5至30slm
生长温度：800至950℃
生长源中的V/III比率：1000至15000
生长压力：0.01至1atm。
第四实例中：
生长速率：0.5至8μm/h
作为III族元素源的TMG、TMI的流速：10至90sccm
作为氮源的NH3的流速：5至30slm
生长温度：950至1250℃
生长源中的V/III比率：1000至15000
生长压力：0.01至1atm。
图14是显示由蓝宝石基板11和通过MOCVD工艺生长在其上的GaN层(其面根据第三实例)组成的样品的横截面透射电子显微镜照片，该GaN层用作III-V族氮化物化合物半导体层12。图15是显示由蓝宝石基板11和通过MOCVD工艺生长在其上的GaN层(其面根据第四实例)组成的样品的横截面透射电子显微镜照片，该GaN层用作III-V族氮化物化合物半导体层12。
以下提到的本发明的第四实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图16中所示的第四实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从M面的C轴偏离+60°。该蚀刻形成具有横截面为倒梯形，在一个方位上直线延伸的凹陷部14。凹陷部14的一个侧面14a是M-面。由此制备的蓝宝石基板11允许以与第一实施例相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的M-面的侧面14a发生图16中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(11-20)面或(A-面)。这种情况下，从凹陷部14的M-面的侧面14a发生的位错15在生长方位上延伸并因此没有达到III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第五实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图17中所示的第五实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从M平面的C轴远离-60°。该蚀刻形成横截面为倒梯形，在一个方位上直线延伸的凹陷部14。凹陷部分14的一个侧面14a是M-面。由此制备的蓝宝石基板11允许以与第一实施例相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的M-面的侧面14a发生图17中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(0001)面或(C-面)。这种情况下，从凹陷部14的M-面的侧面14a发生的位错15在生长方位上延伸但其向III-V族氮化物化合物半导体层12的顶部倾斜，并因此比在蓝宝石基板C-平面上生长III-V族氮化物化合物半导体层12的情况有较少的达到III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第六实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图18中所示的第六实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从M平面的C轴偏离+120°。该蚀刻形成横截面为倒梯形，在一个方位上直线延伸的凹陷部14。凹陷部14的一个侧面14a是M-面。由此制备的蓝宝石基板11允许以与第一实施例相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的M-面的侧面14a发生图18中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(11-20)面或(A-面)。这种情况下，从凹陷部14的M-面的侧面14a发生的位错15在生长方位上延伸并因此没有到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第七实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图19中所示的第七实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从M平面的A-轴偏离+60°。该蚀刻形成横截面为倒梯形，在一个方位上直线延伸的凹陷部14。凹陷部14的一个侧面14a是M-面。由此制备的蓝宝石基板11允许以与第二实施例相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的M-面的侧面14a发生图19中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(1-100)面或(M-面)。这种情况下，从凹陷部14的M-面的侧面14a发生的位错15在生长方位上延伸且因此没有到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第八实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图20中所示的第八实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从M平面的C轴偏离-60°。该蚀刻形成横截面为倒梯形，在一个方位上直线延伸的凹陷部分14。凹陷部14的一个侧面14a是M-面。由此制备的蓝宝石基板11允许以与第二实施例相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的M-面的侧面14a发生图20中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(0001)面或(C-面)。这种情况下，从凹陷部14的M-面的侧面14a发生的位错15在生长方位上延伸但是只有那些从凹陷14的侧面14a发生的位错到达III-V族氮化物化合物半导体层12的表面，并因此比在蓝宝石基板C-面上生长III-V族氮化物化合物半导体层12的情况有较少的到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第九实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图21中所示的第九实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从M面的C轴偏离-120°。该蚀刻形成横截面为梯形，在一个方位上直线延伸的凹陷部14。凹陷部14的一个侧面14a是M-面。由此制备的蓝宝石基板11允许以与第二实施例相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的M-面的侧面14a发生图21中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(1-100)面或(M-面)。这种情况下，从凹陷部14的M-面的侧面14a发生的位错15在生长方位上延伸且因此没有到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第十实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图22中所示的第十实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从R-平面的C轴远离+90°。该蚀刻形成横截面为矩形，在一个方位上直线延伸凹陷部14。凹陷部14的一个侧面14a是R-面。由此制备的蓝宝石基板11允许以与第三实施例相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的R-面的侧面14a发生图22中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(000-1)面。这种情况下，从凹陷部14的R-面的侧面14a发生的位错15在生长方位上延伸且因此没有到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第十一实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图23中所示的第十一实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从R面的C轴偏离-90°。该蚀刻形成横截面为矩形，在一个方位上直线延伸的凹陷部14。凹陷部14的一侧面14a是R-面。由此制备的蓝宝石基板11允许以与第三实施例(第一实例)相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的R-面的侧面14a发生图23中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(0001)面或(C-面)。这种情况下，从凹陷部14的R-面的侧面14a发生的位错15在生长方位上延伸且因此没有到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第十二实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图24中所示的第十二实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从R面的C轴偏离-80°。该蚀刻形成横截面为梯形，在一个方位上直线延伸的凹陷部14。凹陷部分14的一个侧面14a是R-面。由此制备的蓝宝石基板11允许以与第三实施例(第二实例)相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的R-面的侧面14a发生图24中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(33-62)面。这种情况下，从凹陷部14的R-面的侧面14a发生的位错15在生长方位上延伸且因此有很少位错到达III-V族氮化物化合物半导体层12表面。
以下提到的本发明的第十三实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图25中所示的第十三实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从R面的C轴偏离-30°。该蚀刻形成横截面为倒梯形，在一个方位上直线延伸的凹陷部14。凹陷部14的一个侧面14a是R-面。由此制备的蓝宝石基板11允许以与第三实施例(第一实例)相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的R-面的侧面14a发生图25中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(11-22)面。这种情况下，从凹陷部14的R-面的侧面14a发生的位错15在生长方位上延伸但是该方位斜向III-V族氮化物化合物半导体层12的顶部，并因此有极少数位错到达III-V族氮化物化合物半导体层12表面。
以下提到的本发明的第十四实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图26中所示的第十四实施例的生长方法开始于蚀刻蓝宝石基板11的主平面，其从R-平面的A轴偏离±30°。该蚀刻形成横截面为倒梯形，在一个方位上直线延伸的凹陷部14。凹陷部14的一个侧面14a是R-面。由此制备的蓝宝石基板11允许以与第三实施例(第三实例)相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的R-面的侧面14a发生图26中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(1-100)面。这种情况下，从凹陷分14的R-面的侧面14a发生的位错15在生长方位上延伸但是该方位向III-V族氮化物化合物半导体层12的顶部倾斜，并因此没有到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明的第十五实施例涉及生长III-V族氮化物化合物半导体层的方法。
根据图27中所示的第十五实施例的生长方法开始于蚀刻蓝宝石基板11的主面，其从R平面的A轴偏离±90°。该蚀刻形成横截面为倒梯形，在一个方位上直线延伸的凹陷部14。凹陷部分14的一个侧面14a是R-面。由此制备的蓝宝石基板11允许以与第三实施例(第三实例)相同的方式在其上生长III-V族氮化物化合物半导体层12。从凹陷部14的R-面的侧面14a发生图26中箭头所指示方位的生长。III-V族氮化物化合物半导体层12的顶部是(33-62)面。这种情况下，从凹陷部14的R-面的侧面14a发生的位错15在生长方位上延伸且因此没有到达III-V族氮化物化合物半导体层12表面的位错。
以下提到的本发明第十六实施例涉及制造发光二极管的方法。
根据第十六实施例的制造方法开始于在以M-面作为主面的蓝宝石基板11上生长具有(11-22)面方位的III-V族氮化物化合物半导体层12，方式与第一实施例相同。
具体地，如图28A中所示，每隔一定间隔在具有M-面作为主面的蓝宝石基板11上形成凸起部13(每一个都具有梯形横截面)。在凸起部13之间，形成具有倒梯形横截面的凹陷部14。在其平面图中凸起部13和凹陷部14例如在一个方位上直线延伸。通过如下的任意公知方法由SiN(例如Si3N4)或SiO2形成该凸起部13。首先，通过CVD工艺、真空气相沉积或溅射将用于凸起部13的材料膜整体涂敷于蓝宝石基板11。然后，通过光刻用指定图案的抗蚀剂(resist)涂敷该膜。最后，经由抗蚀剂图形作为掩模，通过反应离子蚀刻(RIE)等对该膜进行锥形蚀刻。由此，获得了每一个都具有梯形横截面的凸起部13。
在蓝宝石基板11和凸起部13上执行热清洗以清洗其表面之后，通过任意公知工艺在约550℃的生长温度下用GaN、AlN、CrN、Cr掺杂的GaN或Cr掺杂的AlN(未示出)缓冲层涂敷蓝宝石基板11。在凹陷部14的底部上通过MOCVD工艺以与第一实施例相同的方式生长III-V族氮化物化合物半导体层12，如图28B中所示。其可以是掺杂有p型或n型杂质或者未掺杂的GaN层。
在择优出现(11-22)面的条件下继续该生长步骤，使得III-V族氮化物化合物半导体层12生长成厚的连续膜，如图28C中所示。
例如通过图29中所示的MOCVD工艺在III-V族氮化物化合物半导体层12上顺序生长n型III-V族氮化物化合物半导体层16、III-V族氮化物化合物半导体的有源层17和p型III-V族氮化物化合物半导体层18。这三层16、17和18具有(11-22)面方位。这种情况下，III-V族氮化物化合物半导体层15是n型的。
从MOCVD装置移除其上已生长了III-V族氮化物化合物半导体层的蓝宝石基板11。
在p型III-V族氮化物化合物半导体层18上，形成了由对所发射波长光具有高反射系数的欧姆金属形成的p侧电极19。
执行热处理以活化p型III-V族氮化物化合物半导体层18中的p型杂质。用于热处理的气氛是由N2(99％)和O2(1％)构成的混合气体。热处理的温度是550至750℃(例如650℃)或者580至620℃(例如600℃)。在N2中添加O2促进活化。N2或N2和O2混合物的气氛气体可与卤化氮混合(如NF3和NCl3)作为F和Cl源，其具有与O和N相似的高的负电性。热处理时间为5分钟至2小时，或者40分钟至2小时，通常是10至60分钟。保持较低的热处理温度以保护有源层16不劣化。附带地，在p型III-V族氮化物化合物半导体层18已经外延生长之后和形成p侧电极19之前进行该热处理。
通过RIE方法、粉药爆破(powder blasting)或喷砂(sand blasting)将层16、17和18图形化成指定形状，以便形成所需台面部(mesa part)。
在III-V族氮化物化合物半导体层12上形成n侧电极21，其与台面部相邻。
在其背面侧研磨或抛光具有形成于其上的发光结构的基板11，以便降低其厚度。通过划片将其分成栅(bars)且通过划片将每个带分成芯片。以这种方式获得所需的发光二极管。
上述发光二极管具有如下典型结构。
III-V族氮化物化合物半导体层12是n型GaN层。N型III-V族氮化物化合物半导体层16由n型GaN层和n型GaInN层(向上)构成。P型III-V族氮化物化合物半导体层18由p型AlInN层、p型GaN层和p型GaInN层(向上)构成。有源层17例如具有多重量子阱(MQW)结构，其例如由相互叠置的GaInN量子阱层和GaN势垒层构成。有源层17中In含量根据发光二极管所需的波长变化。例如，405nm约为11％，450nm约为18％，520nm约为24％。P侧电极19由Ag或Pd/Ag形成。其可具有如Ti、W、Cr、WN、和CrN的选势垒金属。N侧电极21具有Ti/Pt/Au结构。
根据第十六实施例，有源层14具有(11-22)面方位且控制压电场。因此，其抑制了其中的量子限制斯塔克效应。这对基于III-V族氮化物化合物半导体的发光二极管的发光效率有很大贡献。此外，层16、17和18容易生长，这致使易于制造半导体发光元件。
以下提到的本发明的第十七实施例涉及用于制造发光二极管的方法。
根据第十七实施例的制造方法开始于蚀刻蓝宝石基板11，其主面以+60°从M-平面向C轴偏离，方式与第四实施例中相同，如图30A中所示。该蚀刻产生其一个侧面14a是M-面的凹陷部14。在蓝宝石基板11上生长具有(11-22)面方位的III-V族氮化物化合物半导体层12直到凹陷部14完全被填满，如图30B中所示，方式与第四实施例中相同。
继续生长使得(11-20)面择优出现，且III-V族氮化物化合物半导体层12变厚以形成连续膜，如图30C中所示。
随后，实施与第十六实施例中相同的步骤以完成所需发光二极管的制造。附带地，n型III-V族氮化物化合物半导体层16、有源层17和p型III-V族氮化物化合物半导体层18具有(11-20)面(或A-面)方位。
根据第十七实施例，有源层14具有(11-20)面(或A-面)方位且控制压电场。因此，其抑制了其中的量子限制斯塔克效应。其还消除了III-V族氮化物化合物半导体层12中的螺旋位错。这反过来消除了形成于层12上的层16、17和18中的螺旋位错。因此，层16、17和18具有良好结晶质量，其导致基于III-V族氮化物化合物半导体层的发光二极管高的发光效率。此外，层16、17和18容易生长，其使得容易制造半导体发光元件。
以下是本发明第十八实施例的描述。
第十八实施例涉及由蓝色发光二极管和绿色发光二极管(两者都由第十六或第十七实施例的方法制造)与分开制备的红色发光二极管(例如AlGaInP发光二极管)组合构成的发光二极管的背光。
如下制造背光。通过根据第十六或第十七实施例的方法在蓝宝石基板11上形成蓝色发光二极管。P侧电极19和n侧电极21每一个都设置有凸起(未示出)。在分成芯片之后，每个芯片都通过倒装芯片焊接制成蓝色发光二极管。用与以上相同的方式，通过倒装芯片焊接形成绿色发光二极管。另一方面，通过用AlGaInP半导体层涂敷n型GaAs基板形成红色发光二极管，然后于其上形成p侧电极。该二极管也以芯片形式使用。
这些发红、绿和蓝光的二极管芯片安装在AlN的子安装装置上。获得的组件规则设置在Al基板上，子安装装置向下，如图31A中所示。图31A中的数字61、62、63、64和65分别代表基板、子安装装置、红色发光二极管芯片、绿色发光二极管芯片和蓝色发光二极管芯片。这些发光二极管芯片测量为350μm见方。安装红色发光二极管芯片63使得其n侧电极接触子安装装置62。安装绿色发光二极管芯片64和蓝色发光芯片65使得其p侧电极和n侧电极通过凸起接触子安装装置62。其上安装了红色发光二极管芯片63的子安装装置62具有规则形成于其上用作n侧电极的引线电极(leadelectrode)(未示出)。红色发光二极管芯片63与n侧电极相邻的部分安装在引线电极上。红色发光二极管芯片63的p侧电极和基板61上的焊垫电极66通过键合引线(boned wire)67连接到一起。且，引线电极的一端和基板61上的另一个焊垫电极通过键合引线(未示出)连接到一起。其上安装了绿色发光二极管芯片64的子安装装置62具有规则形成于其上用作p侧电极和n侧电极的引线电极(未示出)。在引线电极上通过其上的凸起安装绿色发光二极管芯片64与p侧电极和n侧电极相邻的部分。用作绿色发光二极管芯片64的p侧电极的引线电极的一端通过键合引线(未示出)连接到基板61上的焊垫电极，且用作绿色发光二极管芯片64的n侧电极的引线电极的一端通过键合引线(未示出)连接到基板61上的焊垫电极。蓝色发光发光二极管芯片65也具有相同结构。
可省略子安装装置62。这种情况下，可将发红、绿和蓝光二极管芯片63、64和65直接安装在印刷电路板上或内壁能够散热的框架(chassis)上。这种直接安装降低了背光或面板的制造成本。
上述的发红、绿和蓝光二极管芯片63、64和65结合为单位单元，且指定图形所需的多个单位单元设置在基板61上，如图32中所示。通过填充(potting)透明树脂68覆盖每个单位单元，如图31B中所示。该步骤之后固化以凝固透明树脂68。固化导致轻微收缩，如图31C中所示。以这种方式获得图33中所示的设置在基板61上发光二极管背光，其是单位单元阵列，每一个单位单元都由的发红、绿和蓝光的二极管芯片63、64和65组成。这种情况下，透明树脂68与用于发绿和蓝光二极管芯片64和65的蓝宝石基板11的相反侧接触。与透明树脂68接触导致比与空气接触低的折射系数。这降低了由蓝宝石基板11相反侧反射光的量，并增加了发光效率。
上述的发光二极管背光可用作液晶面板的背光。
以下是本发明第十九实施例的描述。
第十九实施例涉及如下以与第十八实施例相同方式制造的背光。发红、绿和蓝光二极管芯片63、64和65规则设置在基板61上，且之后分别通过单独填充适合于其的透明树脂69、70和71其被覆盖。该步骤之后固化以凝固透明树脂69、70和71。固化导致轻微收缩。以这种方式获得设置在基板61上的发光二极管背光，其是单位单元阵列，每个单位单元都由发红、绿和蓝光二极管芯片63、64和65组成。这种情况下，透明树脂70和71与用于发绿和蓝光二极管芯片64和65的蓝宝石基板11的相反侧接触。这导致比与空气接触低的折射系数。这降低了通过蓝宝石基板11相反侧反射光的量，且增加了发光效率。
上述的发光二极管背光将用作液晶面板的背光。
以下是本发明第二十实施例的描述。
第二十实施例涉及由蓝色发光二极管和绿色发光二极管(两者都通过第十六或第十七实施例的方法制造)以及单独制备的红色发光二极管结合组成的光源单位单元。
根据第二十实施例的光源单位单元75(图35A中所示)由以与第十八或第十九实施例相同方式规则设置的红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65中的至少各一个组成。将所需数量光源单位单元75规则设置在印刷电路板76上。在所示出情况下，每个光源单位单元75都由设置在三角形顶点处的发红、绿和蓝光二极管芯片63、64和65各一个组成。图35B是单位单元75的放大图。在每个单位单元75中，发红、绿和蓝光二极管芯片63、64和65相互隔开一定距离(a)，例如其为4mm，尽管并非限制性的。相邻单位单元也相互隔开一定距离(b)，例如其为30mm，尽管并非限制性的。印刷电路板76包括例如FR4(阻燃剂4型)板、金属芯板(metal core board)和柔性板。可使用能够散热的任一种。以与第八实施例相同的方式通过填充透明树脂68覆盖每个单位单元76。可替换地，以与第九实施例相同的方式通过分别填充透明树脂69、70和71覆盖发红、绿和蓝光二极管芯片63、64和65。从而获得了由设置在印刷电路板76上的发红、绿和蓝光二极管芯片63、64和65组成的光源单位单元。
图36和37显示在印刷电路板76上设置单位单元75的的典型实例。实例是非限制性的。在图36和37中，单位单元75分别组成4×3的二维阵列和6×2的二维阵列。
图38表示单位单元75的另一实例，其由一个红色发光二极管芯片63、两个绿色发光二极管芯片64和一个蓝色发光二极管芯片65组成，其设置在矩形的顶点处。两个绿色发光二极管芯片64设置在一条对角线的端部，且发红和蓝光二极管芯片63和65设置在另一条对角线的端部。
一个或多个光源单位单元(被适当设置的)组成由发光二极管组成的背光，其将用于液晶面板的背光。
虽然以上描述了本发明的优选实施例，但是要理解，实施例非旨在限制本发明的范围且基于本发明技术观点可作出各种变化。如果需要，可对上述第一至第二十实施例中使用的数值、材料、结构、构造、形状、基板、原料和工艺作出修改。
本领域技术人员应当理解，在所附属的权利要求或者其等价物的范围内，根据设计需求和其他因素可作出各种修改、组合、子组合以及改变。
本发明包含涉及于2007年5月18日在日本专利局提交的日本专利申请JP2007-133340的主题，通过参考将其整体内容并入本文。

Claims (2)

1.一种生长半导体层的方法，其包括在六方晶体结构基板的(1-102)面上生长具有(11-20)面方位的六方晶体结构半导体层的步骤，使得至少一个面向外，该面选自(11-22)面、(0001)面、(000-1)面、(33-62)面和(1-100)面。
2.一种制造半导体发光元件的方法，其包括在六方晶体结构基板的(1-102)面上生长具有(11-20)面方位的六方晶体结构半导体层的步骤，使得至少一个面向外，该面选自(11-22)面、(0001)面、(000-1)面、(33-62)面和(1-100)面。
CN2010101252980A 2007-05-18 2008-05-19 半导体层生长方法及半导体发光元件制造方法 Expired - Fee Related CN101807522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP133340/07 2007-05-18
JP2007133340A JP4462289B2 (ja) 2007-05-18 2007-05-18 半導体層の成長方法および半導体発光素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008101799478A Division CN101409231B (zh) 2007-05-18 2008-05-19 半导体层生长方法、半导体发光元件及制造方法、电子器件

Publications (2)

Publication Number Publication Date
CN101807522A true CN101807522A (zh) 2010-08-18
CN101807522B CN101807522B (zh) 2012-06-20

Family

ID=39683647

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101799478A Expired - Fee Related CN101409231B (zh) 2007-05-18 2008-05-19 半导体层生长方法、半导体发光元件及制造方法、电子器件
CN2010101252980A Expired - Fee Related CN101807522B (zh) 2007-05-18 2008-05-19 半导体层生长方法及半导体发光元件制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101799478A Expired - Fee Related CN101409231B (zh) 2007-05-18 2008-05-19 半导体层生长方法、半导体发光元件及制造方法、电子器件

Country Status (6)

Country Link
US (1) US8242513B2 (zh)
EP (1) EP1993150A3 (zh)
JP (1) JP4462289B2 (zh)
KR (1) KR101453563B1 (zh)
CN (2) CN101409231B (zh)
TW (1) TWI368941B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4913674B2 (ja) * 2007-06-07 2012-04-11 国立大学法人名古屋大学 窒化物半導体構造及びその製造方法
KR100972977B1 (ko) * 2007-12-14 2010-07-29 삼성엘이디 주식회사 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
JP2009267377A (ja) 2008-03-31 2009-11-12 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法
JP2009283912A (ja) 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US8673074B2 (en) * 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
JP5392855B2 (ja) * 2008-08-25 2014-01-22 国立大学法人山口大学 半導体基板及びその製造方法
US8309985B2 (en) * 2008-08-29 2012-11-13 Panasonic Corporation Light emitting device
KR100969146B1 (ko) * 2009-02-18 2010-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
US8629065B2 (en) 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
KR102333270B1 (ko) * 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR100993072B1 (ko) * 2010-01-11 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI455377B (zh) * 2010-04-23 2014-10-01 Everlight Electronics Co Ltd 發光二極體結構及其製作方法
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8247249B2 (en) 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same
JP2012028444A (ja) * 2010-07-21 2012-02-09 Mitsubishi Chemicals Corp 半導体素子およびその製造方法
JP5641505B2 (ja) * 2011-04-22 2014-12-17 パナソニックＩｐマネジメント株式会社 窒化物系半導体発光素子の製造方法
KR101908655B1 (ko) * 2012-02-16 2018-10-16 엘지이노텍 주식회사 반도체 소자의 벽개면 형성 방법
CN103390707A (zh) * 2012-05-08 2013-11-13 华夏光股份有限公司 半导体发光装置及其制造方法
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
KR101548610B1 (ko) * 2013-04-10 2015-09-01 주식회사 소프트에피 3족 질화물 반도체 적층체
KR101504732B1 (ko) * 2013-04-10 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체 및 이를 제조하는 방법
CN103390716A (zh) * 2013-07-25 2013-11-13 江西量一光电科技有限公司 一种led芯片封装技术光源
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性（11-22）黄光LED材料及其制作方法
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
CN107768398A (zh) * 2017-11-17 2018-03-06 利亚德光电股份有限公司 显示屏
CN109860341B (zh) * 2018-10-31 2020-09-29 华灿光电(苏州）有限公司 一种GaN基发光二极管外延片及其制备方法
JP7510123B2 (ja) 2020-01-27 2024-07-03 株式会社Flosfia 半導体装置
CN115377265B (zh) * 2022-09-06 2023-06-30 兰州大学 一种硅衬底上生长半极性(11-22)面氮化镓的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6026079B2 (ja) 1979-10-17 1985-06-21 松下電器産業株式会社 窒化ガリウムの成長方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
US5218216A (en) 1987-01-31 1993-06-08 Toyoda Gosei Co., Ltd. Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same
JP2704181B2 (ja) 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
JP2838108B2 (ja) 1989-04-29 1998-12-16 豊田合成株式会社 サファイアを基板とする半導体チップの製造方法
JPH04299876A (ja) 1991-03-28 1992-10-23 Asahi Chem Ind Co Ltd 半導体発光素子材料
JPH0629574A (ja) 1992-03-10 1994-02-04 Asahi Chem Ind Co Ltd 発光素子およびその製造方法
JPH07131068A (ja) 1993-10-29 1995-05-19 Toyoda Gosei Co Ltd 窒素−３族元素化合物半導体発光素子
JP3119200B2 (ja) * 1997-06-09 2000-12-18 日本電気株式会社 窒化物系化合物半導体の結晶成長方法および窒化ガリウム系発光素子
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
US6849472B2 (en) 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP2003068655A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
AU2003259125A1 (en) * 2002-12-16 2004-07-29 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
US7385226B2 (en) 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device
KR100718188B1 (ko) * 2004-05-07 2007-05-15 삼성코닝 주식회사 비극성 ａ면 질화물 반도체 단결정 기판 및 이의 제조방법
KR101145753B1 (ko) * 2005-03-10 2012-05-16 재팬 사이언스 앤드 테크놀로지 에이젼시 평면의 반극성 갈륨 질화물의 성장을 위한 기술
EP1900013A4 (en) * 2005-06-01 2010-09-01 Univ California TECHNOLOGY FOR GROWTH AND MANUFACTURE OF SEMIPOLARS (GA, AL, IN, B) N THIN FILMS, HETEROSTRUCTURES AND COMPONENTS
JP2007133340A (ja) 2005-11-10 2007-05-31 Jisaburo Okamoto カード式献立器
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
EP1993150A2 (en) 2008-11-19
US8242513B2 (en) 2012-08-14
CN101409231A (zh) 2009-04-15
CN101807522B (zh) 2012-06-20
US20080283846A1 (en) 2008-11-20
CN101409231B (zh) 2011-05-04
JP2008288461A (ja) 2008-11-27
KR20080101805A (ko) 2008-11-21
JP4462289B2 (ja) 2010-05-12
TW200849354A (en) 2008-12-16
EP1993150A3 (en) 2010-05-12
KR101453563B1 (ko) 2014-10-21
TWI368941B (en) 2012-07-21

Similar Documents

Publication Publication Date Title
CN101409231B (zh) 半导体层生长方法、半导体发光元件及制造方法、电子器件
KR101350594B1 (ko) 발광 다이오드 및 그 제조 방법과 집적형 발광 다이오드 및그 제조 방법과 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법과 질화물계 ⅲ-ⅴ족 화합물 반도체 성장용 기판과광원 셀 유닛과 광원 다이오드 백 라이트와 발광 다이오드조명 장치와 발광 다이오드 디스플레이와 전자 기기와 전자장치 및 그 제조 방법
KR101237198B1 (ko) 발광 다이오드 및 그 제조 방법, 집적형 발광 다이오드 및 그 제조 방법, 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장 방법, 광원 셀 유닛, 발광 다이오드 백라이트, 발광 다이오드 디스플레이, 및 전자 기기
US7868316B2 (en) Nitride semiconductor device
TWI585995B (zh) 半導體發光元件
EP1806790A2 (en) Light-emitting diode having a silver-based electrode and method for manufacturing the same
US20050242357A1 (en) Semiconductor Light-Emitting Device
US20060097273A1 (en) Structure of GaN light-emitting diode
KR100770441B1 (ko) 질화물 반도체 발광소자
JP2008153634A (ja) 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
KR101549811B1 (ko) 질화물 반도체 발광소자
JP2006287193A (ja) 窒化物半導体発光素子
JP2008130606A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法
US20060076574A1 (en) Gallium-nitride based light-emitting diodes structure with high reverse withstanding voltage and anti-ESD capability
CN101232067B (zh) 发光二极管及其制造方法、集成发光二极管、以及显示器
JPH11103135A (ja) ＧａＮ系結晶成長用基板およびその用途
JP2003031844A (ja) 半導体発光素子の製造方法
US10326051B2 (en) Light emitting device including shaped substrate
US20090008626A1 (en) Optoelectronic device
JP5051192B2 (ja) 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2005251922A (ja) 半導体発光素子
CN102054671B (zh) 半导体器件的制造方法及半导体器件
JP2003060230A5 (zh)
Amano et al. Growth of group III nitrides on various plane substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

Termination date: 20150519

EXPY Termination of patent right or utility model