CN102054671B - 半导体器件的制造方法及半导体器件 - Google Patents
半导体器件的制造方法及半导体器件 Download PDFInfo
- Publication number
- CN102054671B CN102054671B CN201010516976.6A CN201010516976A CN102054671B CN 102054671 B CN102054671 B CN 102054671B CN 201010516976 A CN201010516976 A CN 201010516976A CN 102054671 B CN102054671 B CN 102054671B
- Authority
- CN
- China
- Prior art keywords
- layer
- sapphire substrate
- substrate
- resilient coating
- low temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 255
- 150000001875 compounds Chemical class 0.000 claims abstract description 79
- 150000004767 nitrides Chemical class 0.000 claims abstract description 79
- 239000000463 material Substances 0.000 claims abstract description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 176
- 239000010980 sapphire Substances 0.000 claims description 176
- 230000005540 biological transmission Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 description 109
- 238000000576 coating method Methods 0.000 description 109
- 238000010586 diagram Methods 0.000 description 27
- 238000000879 optical micrograph Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- 238000009434 installation Methods 0.000 description 9
- 238000013507 mapping Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000002994 raw material Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/3013—AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及一种半导体器件的制造方法及半导体器件。在半导体器件的制造方法中，该方法包括不生长缓冲层而在衬底上直接生长(形成器件结构的)氮化物类III-V族化合物半导体层的步骤，该衬底由具有六方晶体结构的材料制成和并具有主面，该主面被定向为关于C轴方向偏离R-面不小于-0.5°且不大于0°的角度。
Description
相关申请的参考
本申请包含于2009年10月26日向日本专利局提交的日本优先权专利申请JP2009-245160所公开的相关主题，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件的制造方法和一种半导体器件。本发明适用于诸如采用氮化物类III-V族化合物半导体的发光二极管的半导体器件。
背景技术
当在蓝宝石衬底上生长形成器件结构的如GaN类半导体的氮化物类III-V族化合物半导体的晶体时，至今一般先在衬底上生长由GaN或AlN制成的缓冲层(例如，见H.Amano et al.，Appl.Phys.Lett.48，353(1986)；I.Akasaki et al.，J.Cryst.Growth 98，209(1989)；K.Hiramatsu et al.，J.Cryst.Growth 115，628(1991)；Hiroshi Amanoand Isamu Akasaki，OYO BUTURI(Applied Physics)68，768(1999)；and I.Akasaki，J.Cryst.Growth 221，231(2000))。如在这些文献中所述的，通过在蓝宝石衬底上生长缓冲层之后再生长氮化物类III-V族化合物半导体层，即使当蓝宝石衬底和氮化物类III-V族化合物半导体之间的晶格失配较大时，也能够减小在氮化物类III-V族化合物半导体层中产生的螺位错(threading dislocation)。因此，可以获得具有平坦表面和良好结晶度的氮化物类III-V族化合物半导体层。
发明内容
如上所述，在生长形成器件结构的氮化物类III-V族化合物半导体层之前生长缓冲层，增加了制造半导体器件的步骤，因此从简化制造步骤的观点看，这样的过程并不是所期望的。但是在目前状况下，通过生长形成器件结构的氮化物类III-V族化合物半导体层而不生长缓冲层来获得具有平坦表面和良好结晶度的氮化物类III-V族化合物半导体层存在困难。
因此，希望提供一种能够生长具有平坦表面和良好结晶度的氮化物类III-V族化合物半导体层(其形成器件结构)而不生长缓冲层的半导体器件制造方法。
也期望提供一种可以通过采用半导体器件制造方法来制造的半导体器件。
根据参考附图的以下描述，半导体器件制造方法和半导体器件将将显而易见。
根据本发明的实施方式，提供了一种半导体器件制造方法，该方法包括在衬底上直接生长形成器件结构的氮化物类III-V族化合物半导体层而不生长缓冲层的步骤，该衬底由具有六方晶体结构材料制成，并具有被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度的主面。
根据本发明的另一实施方式，提供了一种半导体器件，包括：由具有六方晶体结构的材料制成的衬底，该衬底具有被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度的主面；不生长缓冲层而直接生长在该衬底上的形成器件结构的氮化物类III-V族化合物半导体层。
根据本发明的再一实施方式，提供了一种采用半导体器件的电子装置，该半导体器件包括：由具有六方晶体结构的材料制成的衬底，该衬底具有被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度的主面；不生长缓冲层而直接生长在该衬底上的形成器件结构的氮化物类III-V族化合物半导体层。
根据本发明的再一实施方式，提供了一种由具有六方晶体结构的材料制成的衬底，该衬底具有被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度的主面。
在本发明中，将主面的正或负偏离角(即“被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度的主面”的偏离角)定义如图42A和图42B所示。图42A示出了具有六方晶体结构的晶体的若干晶体平面和晶体取向，图42B是从垂直于A面((11-20)面，该面与图42A中所示晶体的R面((1-102)面)垂直)的方向看该晶体的截面图。如在图42B中所示，负(-)偏离角通过下述方向表示，在此方向上，在平行于A面且包含C轴([0001])的面中，衬底主面的法线方向比R面的法线方向(即R轴方向)更靠近C轴的方向。正(+)偏离角由下述方向表示，在此方向上，衬底主面的法线方向比R轴方向远离C轴方向。
氮化物类III-V族化合物半导体层通常由AlxByGa1-x-y-zInzAsuN1-u-vPv(其中0≤x≤1，0≤y≤1，0≤z≤1，0≤u≤1，0≤v≤1，0≤x+y+z＜1且0≤u+v＜1)制成。更具体地，氮化物类III-V族化合物半导体层由AlxByGa1-x-y-zInzN(其中0≤x≤1，0≤y≤1，0≤z≤1且0≤x+y+z＜1)制成。典型地，氮化物类III-V族化合物半导体层由AlxGa1-x-yInzN(其中0≤x≤1，0≤y≤1且0≤z≤1)制成。氮化物类III-V族化合物半导体层的实例包括GaN、InN、AlN、AlGaN、InGaN和AlGaInN。优选地，氮化物类III-V族化合物半导体层由GaN、InxGa1-xN(0＜x＜0.5)、AlxGa1-xN(0＜x＜0.5)或AlxInyGa1-x-yN(0＜x＜0.5且0＜y＜0.2)制成。
可采用各种外延生长工艺生长氮化物类III-V族化合物半导体层，根据应用情况选择这些工艺中的一种。例如，可以使用金属有机化学气相沉积(MOCVD)、氢化物气相外延或卤化物气相外延(HVPE)和分子束外延(MBE)。
由具有六方晶体结构的材料制成的衬底可以是例如由蓝宝石、SiC(包括6H和4H)、α-ZnS或ZnO制成的衬底。进一步地，相关衬底可以是由氮化物类III-V族化合物半导体(诸如GaN、AlGaInN、AlN或GaInN)制成的衬底。作为选择，可以通过在由与具有六方晶体结构的材料不同的材料制成的衬底上生长具有六方晶体结构的材料来制备衬底。
半导体器件可以是例如包括发光二极管、半导体激光器等的发光器件或电子传输器件。电子传输器件可以是例如包括诸如电子高迁移率晶体管的场效应晶体管(FET)和诸如异质结双极性晶体管(HBT)的双极性晶体管的晶体管。但是，注意电子传输器件不限于这些实例。此外，半导体器件可以是诸如光电二极管、传感器、太阳能电池等发光器件。
只要电子装置采用半导体器件，电子装置可以是任何形式，且其包括便携式和固定式。采用发光器件的电子装置的实例包括发光二极管背光(诸如用于液晶显示器的背光)、发光二极管照明器和发光二极管显示器。电子装置的其它实例包括投影仪、背面投影电视和光栅光阀(GLV)，其每个都采用发光二极管作为光源。电子装置的其它实例包括便携式电话、移动设备、机器人、个人计算机、车载装备和各种家用电器。
例如，在衬底等上分别排列了多个红色发光器件、绿色发光器件和蓝色发光器件的背光、照明器、显示器、光源单元等中，能够采用由上述半导体器件构成的发光器件作为红、绿、蓝发光器件中的至少一种发光器件。例如可将红色发光器件形成为采用AlGaInP类半导体的器件。
另一方面，如果仅通过预先生长非常薄的低温缓冲层，便能够在如蓝宝石衬底的衬底上生长具有平坦表面和良好结晶度且形成器件结构的氮化物类III-V族化合物半导体层，就可以将半导体器件的制造步骤最少化，且获得与没有生长缓冲层的情况类似的优点。这样的要求可通过下面说明的本发明的再一个实施方式实现。注意只要这些要点与下述实施方式的特征不矛盾，也能够将结合本发明的上述实施方式说明的要点应用于本发明的下述实施方式。
根据本发明的再一个实施方式，提供了一种半导体器件制造方法，该方法包括在衬底上生长低温GaN缓冲层，之后生长形成器件结构的氮化物类III-V族化合物半导体层的步骤，该衬底由具有六方晶体结构的材料制成，并具有被定向为关于C轴方向偏离R面不小于-0.1°且不大于0.5°的角度的主面，其中，假定衬底的偏离角为θ(°)，低温GaN缓冲层的厚度为t(nm)，(t，θ)落在tθ平面的由下面给出的不等式限定的区域内：
θ≤0.031t-0.063
θ≥0.016t-0.1
θ≤0.5
θ≥-0.1
t＞0
通过图41中的阴影区域来表示由上述不等式限定的区域。下文将详细说明推导这些不等式的方法。
根据本发明的再一个实施方式，提供了一种半导体器件，该半导体器件包括：衬底、生长在衬底上的低温GaN缓冲层和生长在低温GaN缓冲层上且形成器件结构的氮化物类III-V族化合物半导体层，该衬底由具有六方晶体结构的材料制成，并具有被定向为关于C轴方向偏离R面不小于-0.1°且不大于0.5°的角度的主面，其中，假定衬底的偏离角为θ(°)，低温GaN缓冲层的厚度为t(nm)，(t，θ)落在tθ平面的由下面给出的不等式限定的区域内：
θ≤0.031t-0.063
θ≥0.016t-0.1
θ≤0.5
θ≥-0.1
t＞0
根据本发明的再一实施方式，提供了一种采用半导体器件的电子装置，该半导体器件包括衬底、生长在衬底上的低温GaN缓冲层和生长在低温GaN缓冲层上并且形成器件结构的氮化物类III-V族化合物半导体层，该衬底由具有六方晶体结构的材料制成，并具有被定向为关于C轴方向偏离R面不小于-0.1°且不大于0.5°的角度的主面，其中，假定衬底的偏离角为θ(°)，低温GaN缓冲层的厚度为t(nm)，(t，θ)落在tθ平面中的由下面给出的不等式限定的区域内：
θ≤0.031t-0.063
θ≥0.016t-0.1
θ≤0.5
θ≥-0.1
t＞0
根据上述本发明的实施方式，通过适当选择衬底的表面方向，不形成缓冲层，便可生长具有平坦表面和良好结晶度的氮化物类III-V族化合物半导体层。
进一步地，根据上述本发明的实施方式，通过适当选择衬底的表面方向和低温GaN缓冲层的厚度，仅通过生长非常薄的低温GaN缓冲层，便可生长具有平坦表面和良好结晶度的氮化物类III-V族化合物半导体层。
采用本发明的实施方式，能够不形成缓冲层，在诸如蓝宝石衬底的衬底上生长氮化物类III-V族化合物半导体层，该氮化物类III-V族化合物半导体层具有平坦表面和良好结晶度且形成半导体器件的器件结构。也可通过采用如此生长的氮化物类III-V族化合物半导体层来实现具有良好性能的半导体器件。进一步地，通过采用具有良好性能的半导体器件，可以实现包括高性能背光、照明器和显示器的各种类型的电子装置。
此外，采用本发明的实施方式，仅通过预先生长非常薄的低温GaN缓冲层，便可以生长具有平坦表面和良好结晶度且形成半导体器件的器件结构的氮化物类III-V族化合物半导体层。也可通过采用如此生长的氮化物类III-V族化合物半导体层来实现具有良好性能的半导体器件。进一步地，通过采用具有良好性能的半导体器件，可以实现包括高性能背光、照明器和显示器的各种类型的电子装置。
附图说明
图1是说明根据本发明第一实施方式的半导体器件制造方法的截面图。
图2A～图2G是根据本发明第一实施方式的表示生长在具有不同偏离角(off-angle)的蓝宝石衬底上的GaN层表面的光学显微镜图像(×5)的照片(代替图示)。
图3A～图3G是根据本发明第一实施方式的表示生长在具有不同偏离角的蓝宝石衬底上的GaN层表面的光学显微镜图像(×100)的照片(代替图示)。
图4A～图4G是根据本发明第一实施方式的代替图示的、表示生长在具有不同偏离角的蓝宝石衬底上的GaN层表面的光学显微镜差分干涉图像(optical-microscope differential interference images)的照片(代替图示)。
图5A～图5G是根据本发明第一实施方式的表示生长在具有不同偏离角的蓝宝石衬底上的GaN层表面的荧光图像的照片(代替图示)。
图6是说明根据本发明第二实施方式的制造发光二极管的方法的截面图。
图7是说明根据本发明第二实施方式的制造发光二极管的方法的截面图。
图8A～图8C是说明根据本发明第三实施方式的制造发光二极管背光的方法的截面图。
图9是说明根据本发明第三实施方式的制造发光二极管背光的方法的透视图。
图10是说明根据本发明第三实施方式的制造发光二极管背光的方法的透视图。
图11是说明根据本发明第四实施方式的制造发光二极管背光的方法的透视图。
图12是说明根据本发明第五实施方式的半导体器件制造方法的截面图。
图13A～图13G是根据本发明第五实施方式的表示生长在具有不同偏离角的蓝宝石衬底上的GaN层表面的光学显微镜图像(×5)的照片(代替图示)，其中，厚度为19nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图14A～图14G是根据本发明第五实施方式的表示生长在具有不同偏离角的蓝宝石衬底上的GaN层表面的光学显微镜图像(×100)的照片(代替图示)，其中，厚度为19nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图15A～图15G是根据本发明第五实施方式的表示生长在具有不同偏离角的蓝宝石衬底上的GaN层表面的光学显微镜差分干涉图像的照片(代替图示)其中，厚度为19nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图16A～图16G是根据本发明第五实施方式的表示生长在具有不同偏离角的蓝宝石衬底上的GaN层表面的荧光图像的照片(代替图示)，其中，厚度为19nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图17A～图17D是根据本发明第五实施方式的表示生长在偏离角均为0.2°的蓝宝石衬底上的GaN层表面的光学显微镜图像(×5)的照片(代替图示)，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图18A～图18D是根据本发明第五实施方式的表示生长在偏离角均为0.2°的蓝宝石衬底上的GaN层表面的光学显微镜图像(×100)的照片(代替图示)，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图19A～图19D是根据本发明第五实施方式的表示生长在偏离角均为0.5°的蓝宝石衬底上的GaN层表面的光学显微镜图像(×5)的照片(代替图示)，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图20A～图20D是根据本发明第五实施方式的表示生长在偏离角均为0.2°的蓝宝石衬底上的GaN层表面的光学显微镜图像(×100)的照片(代替图示)，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图21是根据本发明第五实施方式的表示生长在偏离角为0.2°的蓝宝石衬底上的GaN层表面的光学显微镜差分干涉图像的照片(代替图示)，其中，厚度为18nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图22是根据本发明第五实施方式的表示生长在偏离角为0.5°的蓝宝石衬底上的GaN层表面的光学显微镜差分干涉图像的照片(代替图示)，其中，厚度为18nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图23是说明根据本发明第五实施方式的通过利用X射线衍射测量GaN层的生长轴关于衬底轴倾斜的方法的示图。
图24是根据本发明第五实施方式的表示生长在偏离角为0.2°的蓝宝石衬底上的GaN层的摇摆曲线的示图，其中，厚度为55nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图25是根据本发明第五实施方式的表示生长在偏离角为0.2°的蓝宝石衬底上的GaN层的摇摆曲线的示图，其中，厚度为18nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图26是根据本发明第五实施方式的表示在生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴方向上以φ＝0°测量所得的倒易空间(晶格)映射的结果的图表，其中，厚度为55nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图27是根据本发明第五实施方式的表示在生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴方向上以φ＝90°测量所得的倒易空间映射的结果的图表，其中，厚度为55nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图28是根据本发明第五实施方式的说明生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴关于衬底轴的倾斜的示图，其中，厚度为55nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图29是根据本发明第五实施方式的说明生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴关于衬底轴的倾斜的示图，其中，厚度为55nm的低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图30是根据本发明第五实施方式的表示在生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴方向上以φ＝0°测量所得的倒易空间映射的结果的图表，其中，未在蓝宝石衬底上生长低温缓冲层。
图31是根据本发明第五实施方式的表示在生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴方向上以φ＝90°测量所得的倒易空间映射的结果的图表，其中，未在蓝宝石衬底上生长低温缓冲层。
图32A～32D是根据本发明第五实施方式的表示生长在偏离角均为0.2°的蓝宝石衬底上的GaN层的摇摆曲线的示图，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图33A～33D是根据本发明第五实施方式的说明生长在偏离角均为0.2°的蓝宝石衬底上的各GaN层的生长轴关于衬底轴的倾斜的示图，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图34A～34D是根据本发明第五实施方式的说明生长在偏离角均为0.2°的蓝宝石衬底上的各GaN层的生长轴关于衬底轴的倾斜的示图，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图35A和35B是根据本发明第五实施方式的均说明生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴关于衬底轴的倾斜的示图，其中，低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图36是根据本发明第五实施方式的说明生长在偏离角为0.2°的蓝宝石衬底上的GaN层的生长轴关于衬底轴的倾斜的示图，其中，低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图37A～37D是根据本发明第五实施方式的说明生长在偏离角均为0.2°的蓝宝石衬底上的各GaN层的生长轴关于衬底轴的倾斜的示图，其中，具有不同厚度的各低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图38是根据本发明第五实施方式的示出生长在偏离角均为0.2°的蓝宝石衬底上的各GaN层的生长轴关于衬底轴的倾偏离角度随着低温GaN缓冲层的厚度而变化的曲线图，其中，低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图39是根据本发明第五实施方式的示出生长在偏离角均为0.2°的蓝宝石衬底上的各GaN层的生长轴关于衬底轴的倾偏离角度随着低温GaN缓冲层的厚度而变化的曲线图，其中，低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图40是根据本发明第五实施方式的示出生长在具有各种偏离角的蓝宝石衬底上的各GaN层的生长轴关于衬底轴的倾偏离角度随着低温GaN缓冲层的厚度而变化的曲线图，其中，低温GaN缓冲层介于蓝宝石衬底和GaN层之间。
图41是根据本发明第五实施方式的示出生长在蓝宝石衬底上的低温GaN缓冲层的厚度t与蓝宝石衬底的偏离角θ之间关系的曲线图。
图42A和图42B是表示蓝宝石晶体的几种晶面和晶体取向的示图。
具体实施方式
下面将说明本发明的实施方式。以下列顺序进行说明。
1.第一实施方式(半导体器件制造方法和半导体器件)
2.第二实施方式(发光二极管的制造方法和发光二极管)
3.第三实施方式(发光二极管背光的制造方法和半导体发光二极管背光)
4.第四实施方式(发光二极管背光的制造方法和半导体发光二极管背光)
5.第五实施方式(半导体器件制造方法和半导体器件)
<1.第一实施方式>
[半导体器件制造方法和半导体器件]
如图1中所示，在第一实施方式中，制备具有主面(该主面被定向为关于C轴方向偏离R平面不小于-0.5°且不大于0°的角度)的蓝宝石衬底11，并且通过例如使用通常方法的热清洗来清洗蓝宝石衬底11的表面。
然后，不形成缓冲层，在清洗过的蓝宝石衬底11的表面生长形成器件结构的氮化物类III-V族化合物半导体层12。例如，采用MOCVD工艺生长氮化物类III-V族化合物半导体层12。
例如，氮化物类III-V族化合物半导体层12的生长条件如下。生长速率为0.5μm～8μm/小时，III族元素材料(III elementmaterial)(诸如三甲基镓((CH3)3Ga，TMG)、三甲基铝((CH3)3Al，TMA)或三甲基铟((CH3)3In，TMI))为10sccm～200sccm，氮原料(nitrogen material)(如氨(NH3))的流动速率为5slm～30slm，生长温度为950℃～1250℃，生长材料的V/III比为1000～15000，生长压力为0.01atm～1atm。
根据要制造的半导体器件适当设计构成氮化物类III-V族化合物半导体层12的各层。例如，当半导体器件是发光二极管时，氮化物类III-V族化合物半导体层12具有活性层(发光层)、n侧覆盖层和p侧覆盖层(cladding layer)，后面的两层将活性层夹在其中。当半导体器件是半导体激光器时，氮化物类III-V族化合物半导体层12具有活性层、n侧覆盖层和p侧覆盖层，后面的两层将活性层夹在其中，或具有活性层、夹着活性层的光波导层、n侧覆盖层和p侧覆盖层，后面的两层将光波导层夹在其中。当半导体器件是如场效应晶体管的电子传输器件时，氮化物类III-V族化合物半导体层12具有电子传输层(沟道层)等。构成氮化物类III-V族化合物半导体层12的层的实施例包括GaN层、AlGaN层、AlGaInN层和InGaN层。
在生长氮化物类III-V族化合物半导体层12之后，根据应用情况通过蚀刻等处理氮化物类III-V族化合物半导体层12，然后形成必要的电极(未示出)。
如上所述制造所需的半导体器件。
实施例1
制备具有相对于R面在-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的7个级别变化的偏离角的蓝宝石衬底11。然后，在制备好的每个蓝宝石衬底11上，不生长缓冲层，通过使用MOCVD工艺直接生长厚度为3.5μm的GaN层来制造样本。
图2A～图2G表示不形成缓冲层，通过直接在蓝宝石衬底11上生长GaN层而制备的样本的表面的光学显微镜图像(明场图像)(×5)，该蓝宝石衬底11具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角。进一步地，图3A～图3G表示不形成缓冲层，通过直接在蓝宝石衬底11上生长GaN层而制备的样本的表面的光学显微镜图像(明场图像)(×100)，该蓝宝石衬底11具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角。如图2A～图2G和图3A～图3G中所示，不形成缓冲层，直接生长在具有-0.5°、-0.2°和0°的偏离角的蓝宝石衬底11上的GaN层的表面平坦且显示出良好的结晶度。另一方面，不形成缓冲层，直接生长在具有-0.7°、+0.2°、+0.5°和+0.7°的偏离角的蓝宝石衬底11上的GaN层的表面在平坦性和结晶度方面都较差。这里，GaN层的结晶度可以通过由如下现象导致产生的凹坑密度来确定，即，在GaN层内出现位错，该位错从GaN层和蓝宝石衬底11之间的界面开始螺纹状穿过GaN层，直到GaN层的表面，从而导致了所谓的螺位错。同样地，GaN层表面的平坦性可以通过确认没有图案出现在光学显微镜图像来确定。
图4A～图4G表示不形成缓冲层，通过直接在蓝宝石衬底11上生长GaN层而制备的样本表面的光学显微镜差分干涉图像(×5)，该蓝宝石衬底11具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角。如图4A～图4G中所示，生长在偏离角为-0.5°、-0.2°和0°的蓝宝石衬底11上的GaN层的表面平坦，且显示出良好的结晶度。另一方面，生长在偏离角为-0.7°、+0.2°、+0.5°和+0.7°的蓝宝石衬底11上的GaN层在平坦性和结晶度方面都较差。
图5A～图5G表示不形成缓冲层，通过直接在蓝宝石衬底11上生长GaN层而制备的样本表面的荧光图像，该蓝宝石衬底11具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角。如图5A～图5G中所示，生长在偏离角为-0.5°、-0.2°和0°的蓝宝石衬底11上的GaN层的表面平坦，且显示出良好的结晶度。另一方面，生长在偏离角为-0.7°、+0.2°、+0.5°和+0.7°的蓝宝石衬底11上的GaN层在平坦性和结晶度方面都较差。
从图2A～图2G、图3A～图3G、图4A～图4G和图5A～图5G可以看出，当蓝宝石衬底11的偏离角不小于-0.5°且不大于0°时，GaN层的表面在平坦性和结晶度方面都很好。
根据第一实施方式，如上所述，采用了具有主面被定向为关于C轴方向偏离R平面的角度不小于-0.5°且不大于0°的蓝宝石衬底11。因此，不形成缓冲层，便可以在蓝宝石衬底11上生长具有平坦表面和良好结晶度并形成器件结构的氮化物类III-V族化合物半导体层12。进一步地，可以通过采用这样生长的氮化物类III-V族化合物半导体层12来制造具有良好性能的半导体器件。此外，由于这种半导体器件制造方法不包括生长缓冲层的步骤，所以可以简化制造步骤，从而可以减少制造成本。
2.第二实施方式
[发光二极管及其制造方法]
在第二实施方式中，如图6中所示，制备具有主面(该主面被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度)的蓝宝石衬底21，并且通过例如使用通常方法的热清洗来清洗蓝宝石衬底21的表面。
然后，不形成缓冲层而直接在清洗过的蓝宝石衬底21的表面生长(形成发光二极管结构的)氮化物类III-V族化合物半导体层。更具体地，例如在蓝宝石衬底21上顺序生长n型氮化物类III-V族化合物半导体层22、另一个n型氮化物类III-V族化合物半导体层23、使用氮化物类III-V族化合物半导体的活性层24和p型氮化物类III-V族化合物半导体层25。例如采用MOCVD工艺来生长n型氮化物类III-V族化合物半导体层22、n型氮化物类III-V族化合物半导体层23、活性层24和p型氮化物类III-V族化合物半导体层25。
然后，将其上生长了形成发光二极管结构的氮化物类III-V族化合物半导体层的蓝宝石衬底21从MOCVD装置中取出。
然后，在p型氮化物类III-V族化合物半导体层25上形成p侧电极26。优选地，p侧电极26由对具有发射波长的光有高反射率的欧姆金属制成。
之后，进行热处理以激活在p型氮化物类III-V族化合物半导体层25中的p型杂质。例如，在550℃～750℃(如，650℃)或580℃～620℃(如，600℃)的温度下，在N2和O2(99％的N2和1％的O2的组成)的混合气体的气氛中进行热处理。这里，作为一个实例，在N2中混合O2往往更易进行活化。作为另一个实例，可将作为与O或N相似的具有高负电性的材料(如F或Cl)的卤化氮(如NF3或NCl3)混合在N2或N2和O2的混合气体的气氛中。热处理的时间段为如5分钟至2小时，或40分钟至2小时。通常，热处理时间大约为10分钟～60分钟。将热处理的温度设置得相对偏低的原因在于防止热处理期间活性层24恶化等。应该注意的是，可在形成p侧电极26之前生长p型氮化物类III-V族化合物半导体层25之后进行热处理。
然后，如图7中所示，例如通过反应性离子蚀刻(RIE)法、喷粉(powder blasting)法或喷沙法，将n型氮化物类III-V族化合物半导体层23、活性层24和p型氮化物类III-V族化合物半导体层25图案化成预定的形状，由此形成台面部分(mesa portion)。
然后，在与台面部分邻近的n型氮化物类III-V族化合物半导体层22的一部分上形成n侧电极27。
然后，如果必要，通过磨削或研磨蓝宝石衬底21的背面来减小如上所述的其上已形成发光二极管结构的蓝宝石衬底21的厚度。之后，将蓝宝石衬底21刻线以形成条(bar)。进一步对这些条进行刻线以形成芯片。
如上所述制造了目标发光二极管。
下面将说明发光二极管的具体结构的实施例。n型氮化物类III-V族化合物半导体层22为例如n型GaN层。n型氮化物类III-V族化合物半导体层23由从下侧依次层叠的n型GaN层和n型GaInN层构成。p型氮化物类III-V族化合物半导体层25由从下侧依次层叠的p型AlInN层、p型GaN层和p型GaInN层构成。活性层24具有例如GaInN多量子阱(MQW)结构(其通过例如交替层叠GaInN量子阱层和GaN势垒层形成)。根据发光二极管的发射波长选择活性层24的In成分。例如，当发射波长为405nm时，In成分约为11％；当发射波长为450nm时约为18％；当发射波长为520nm时约为24％。p侧电极26由例如Ag或Pd/Ag制成。根据应用情况，可以使用上述材料之外的诸如Ti、W、Cr、WN或CrN的势垒金属。n侧电极27例如为Ti/Pt/Au结构。
根据第二实施方式，由于采用具有主面(该主面被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度)的蓝宝石衬底21，所以不形成缓冲层，可以在蓝宝石衬底21上生长均具有平坦表面和良好结晶度并且形成发光二极管结构的n型氮化物类III-V族化合物半导体层22和23、活性层24和p型氮化物类III-V族化合物半导体层25。因此，通过采用n型氮化物类III-V族化合物半导体层22和23、活性层24和p型氮化物类III-V族化合物半导体层25，能够制造具有良好性能的发光二极管。此外，因为制造发光二极管的方法不包括生长低温缓冲层的步骤，可以简化制造步骤，因此可降低制造成本。
3.第三实施方式
[发光二极管背光及其制造方法]
结合通过使用(除了由根据第二实施方式的制造方法得到的蓝色发光二极管和绿色发光二极管外)被单独制备的红色发光二极管来制造发光二极管背光的情况来描述第三实施方式。例如，采用AlGaInP发光二极管作为红色发光二极管。
例如，通过采用根据第二实施方式的制造方法在蓝宝石衬底21上形成发射蓝光的发光二极管结构，在p侧电极26和n侧电极27每个上形成突起(bump)(未示出)。之后，将蓝宝石衬底21分割成多片从而以倒装晶片的形式获得蓝色发光二极管。同样地，以倒装晶片的形式获得绿色发光二极管。另一方面，以芯片形式设置作为AlGaInP发光二极管的红色发光二极管，该AlGaInP发光二极管通过将AlGaInP半导体层层压在n型GaAs衬底上以形成发光结构，并且在其上形成p侧电极的步骤而获得。
然后，例如将红色发光二极管芯片、绿色发光二极管芯片和蓝色发光二极管芯片分别安装在均由AlN制成的子装配(sub-mount)中。其后，将这些芯片安装在衬底(例如，Al衬底)上的预定布图中，其中，子装配方向朝下。图8A示出了以这种方式安装这些芯片之后的状态。在图8A中，参考数字31表示衬底，32表示子装配，33表示红色发光二极管芯片，34表示绿色发光二极管芯片，35表示蓝色发光二极管芯片。红色发光二极管芯片33、绿色发光二极管芯片34和蓝色发光二极管芯片35中的每一个都具有如350μm2的芯片大小。将红色发光二极管芯片33安装成使其n侧电极位于子装配32上。安装绿色发光二极管芯片34和蓝色发光二极管芯片35使它们的p侧电极和n侧电极分别位于子装配32上，突起(bump)介于其间。以预定的图案在安装了红色发光二极管芯片33的子装配32上形成用于n侧电极的引出电极(lead electrode)(未示出)。进一步地，将红色发光二极管芯片33的n侧电极安装至引出电极的预定部分。将导线37接至红色发光二极管芯片33的p侧电极和设置在衬底31上的预定衬垫电极(pad electrode)36，以连接二者。此外，将导线(未示出)接至上述引出电极的一端和设置在衬底31上的另一衬垫电极，以连接二者。将用于p侧电极的引出电极(未示出)和用于n侧电极的引出电极(未示出)的每个以预定图案形成在安装了绿色发光二极管芯片34的子装配32上。进一步地，将绿色发光二极管芯片34的p侧电极和n侧电极分别安装至用于p侧电极的引出电极和用于n侧电极的引出电极的各预定部分，形成在这些电极上的各突起介于其间。将导线(未示出)接至用于绿色发光二极管芯片34的p侧电极的引出电极的一端和设置在衬底31上的衬垫电极，以连接二者。此外，将导线(未示出)接至用于绿色发光二极管芯片34的n侧电极的引出电极的一端和设置在衬底31上的另一衬垫电极，以连接二者。以类似的方式安装蓝色发光二极管芯片35。
作为变形，可省去子装配32，将红色发光二极管芯片33、绿色发光二极管芯片34和蓝色发光二极管芯片35直接安装至合适的具有热辐射特性的印制线路板(printed wiring board)上。可选地，可将红色发光二极管芯片33、绿色发光二极管芯片34和蓝色发光二极管芯片35直接安装至具有与印制线路板相同的功能的平板或壳体的内外壁(如底盘的内壁)上。这种芯片的直接装配可以减少发光二极管背光或整个面板的成本。
如果红色发光二极管芯片33、绿色发光二极管芯片34和蓝色发光二极管芯片35组成一个单元(单位)，则可以将必要数量的单元以预定图案设置在衬底31上。图9示出了单元排列的一个实例。然后，如图8B中所示，用透明树脂38执行模封(potting)以覆盖每个单元。然后固化透明树脂38。随着固化，透明树脂38凝固且稍微缩小(图8C)。因此，如图10中所示，获得了发光二极管背光，其中在衬底31上排列了多个均包括红色发光二极管芯片33、绿色发光二极管芯片34和蓝色发光二极管芯片35的单元。采用这种排列，由于透明树脂38与绿色发光二极管芯片34和蓝色发光二极管芯片35的蓝宝石衬底21的背面接触，与蓝宝石衬底21的背面直接与空气接触的情况相比较，减小了折射率差。因此，减小了透过蓝宝石衬底21向外传播的光在蓝宝石衬底21的背面被反射的比例，由此提高了提取发射光的效率，从而提高了发光效率。
根据本实施方式的发光二极管背光适于用作，例如用于液晶面板的背光。
4.第四实施方式
[发光二极管背光及其制造方法]
在第四实施方式中，如在第三实施方式中一样，将必要数量的红色发光二极管芯片33、绿色发光二极管芯片34和蓝色发光二极管芯片35以预定的图案设置在衬底上31上。之后，如在图11中所示，采用适合红色发光二极管芯片33的透明树脂39进行模封以覆盖红色发光二极管芯片33。同样地，采用适合绿色发光二极管芯片34的透明树脂40进行模封以覆盖绿色发光二极管芯片34。进一步地，采用适合蓝色发光二极管芯片35的透明树脂41进行模封以覆盖蓝色发光二极管芯片35。然后将透明树脂39～41固化。随着固化，透明树脂39～41凝固且稍微缩小。这样，获得了发光二极管背光，其中在衬底31上排列了多个均包括红色发光二极管芯片33、绿色发光二极管芯片34和蓝色发光二极管芯片35的单元。采用这种排列，由于透明树脂40和41与绿色发光二极管芯片34和蓝色发光二极管芯片35的蓝宝石衬底21的背面接触，与蓝宝石衬底21的背面直接与空气接触的情况相比较，折射率差减小了。因此，减小了透过蓝宝石衬底21向外传播的光在蓝宝石衬底21的背面被反射的比例，由此提高了提取发射光的效率，从而提高了发光效率。
根据本实施方式的发光二极管背光适于用作，例如用于液晶面板的背光。
5.第五实施方式
[半导体器件制造方法和半导体器件]
在第五实施方式中，如图12中所示，制备具有主面(该主表面被定向为关于C轴方向偏离不小于-0.1°且不大于0.5°的角度)的蓝宝石衬底51，并且通过如使用通常方法的热清洗来清洗蓝宝石衬底51的表面。
然后，采用MOCVD工艺在清洗过的蓝宝石衬底51的表面上生长低温GaN缓冲层52。针对蓝宝石衬底51的偏离角θ选择低温GaN缓冲层52的厚度t(nm)，以便(t，θ)落在如图41中所示的tθ面的阴影区域内。
然后，在高生长温度下，在低温GaN缓冲层52上生长形成器件结构的氮化物类III-V族化合物半导体层53。例如，采用MOCVD工艺生长氮化物类III-V族化合物半导体层53。
例如，氮化物类III-V族化合物半导体层53的生长条件如下。生长速率为0.5μm～8μm/小时，III族元素材料(诸如TMG、TMA或TMI)的流动速率为10sccm～200sccm，氮原料(如NH3)的流动速率为5slm～30slm，生长温度为950℃～1250℃，生长材料的V/III比为1000～15000，生长压力为0.01atm～1atm。
根据要制造的半导体器件，适当设计构成氮化物类III-V族化合物半导体层53的各个层。例如，当半导体器件是发光二极管时，氮化物类III-V族化合物半导体层53具有n型覆盖层和p型覆盖层将活性层夹在其中的结构。当半导体器件是半导体激光器时，氮化物类III-V族化合物半导体层53具有n型覆盖层和p型覆盖层从上方和下方将活性层夹在其中的结构，或具有光波导层从上方和下方将活性层夹在其中，且外部覆盖层又将光导层夹在其中的结构。当半导体器件是例如场效应晶体管的电子传输器件时，氮化物类III-V族化合物半导体层53具有电子传输层(沟道层)等。
在生长氮化物类III-V族化合物半导体层53之后，根据应用情况通过蚀刻等处理氮化物类III-V族化合物半导体层53，然后形成需要的电极(未示出)。
如上所述制造目标半导体器件。
<实施例2>
制备偏离角相对于R面在如-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的7个级别变化的蓝宝石衬底51。然后，通过在550℃的生长温度在制备的各蓝宝石衬底51上生长低温GaN缓冲层，当生长温度上升到1000℃时、采用MOCVD工艺在其上进一步生长厚度为3.5μm的GaN层来制造样本。
图13A～图13G表示通过在各蓝宝石衬底51(具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角)上生长厚度为19nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本表面的光学显微镜图像(明场像)(×5)。此外，图14A～图14G表示通过在各蓝宝石衬底51(具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角)上生长厚度为19nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本的表面的光学显微镜图像(明场像)(×100)。从图13A～图13G和图14A～图14G可以看出，在偏离角为-0.2°、0°、+0.2°和+0.5°的蓝宝石衬底51上生长的GaN层的表面平坦且表现出良好的结晶度。另一方面，在偏离角为-0.7°、-0.5°和+0.7°的蓝宝石衬底51上生长的GaN层的表面在平坦性和结晶度方面都较差。
图15A～图15G表示通过在各蓝宝石衬底51(具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角)上生长厚度为19nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本表面的光学显微镜差分干涉图像(×5)。从图15A～图15G可以看出，在偏离角为-0.2°、0°、+0.2°和+0.5°的蓝宝石衬底51上生长的GaN层表面平坦，且显示出良好的结晶度。另一方面，在偏离角为-0.7°、-0.5°和+0.7°的蓝宝石衬底51上生长的GaN层在平坦性和结晶度方面都较差。
图16A～图16G表示通过在各蓝宝石衬底51(具有-0.7°、-0.5°、-0.2°、0°、+0.2°、+0.5°和+0.7°的偏离角)上生长厚度为19nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本表面的荧光图像。从图16A～图16G可以看出，在偏离角为-0.2°、0°、+0.2°和+0.5°的蓝宝石衬底51上生长的GaN层的表面平坦，且显示出良好的结晶度。另一方面，在偏离角为-0.7°、-0.5°和+0.7°的蓝宝石衬底51上生长的GaN层在平坦性和结晶度方面都较差。
图17A～图17D表示通过在偏离角为+0.2的蓝宝石衬底51上生长厚度为18nm、25nm、38nm和55nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本表面的光学显微镜图像(明场像)(×5)。此外，图18A～18D表示通过在偏离角为+0.2°的蓝宝石衬底51上生长厚度为18nm、25nm、38nm和55nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本表面的光学显微镜图像(明场像)(×100)。从图17A～图17D和图18A～图18D可以看出，低温GaN缓冲层的厚度越小，GaN层的表面平坦性和结晶度越好。更具体地，当低温GaN缓冲层的厚度为25nm时，与低温GaN缓冲层的厚度为38nm的情况相比，大大改善了表面平坦性和结晶度。另外，当低温GaN缓冲层的厚度为18nm时，其表面平坦性和结晶度都非常良好。
图19A～图19D表示通过在倾偏离角为+0.5°的蓝宝石衬底51上生长厚度为18nm、25nm、38nm和55nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本表面的光学显微镜图像(明场像)(×5)。此外，图20A～图20D表示通过在偏离角为+0.5°的蓝宝石衬底51上生长厚度为18nm、25nm、38nm和55nm的低温GaN缓冲层，然后在其上生长GaN层而制备的样本表面的光学显微镜图像(明场像)(×100)。从19A～图19D和图20A～图20D可以看出，低温GaN缓冲层的厚度越小，GaN层的表面平坦性和结晶度越好。更具体地，当低温GaN缓冲层的厚度为38nm时，与低温GaN缓冲层的厚度为55nm的情况相比，大大改善了表面平坦性和结晶度。另外，当低温GaN缓冲层的厚度为25nm和18nm时，其表面平坦性和结晶度都非常良好。
图21和图22表示通过在偏离角分别为+0.2°和+0.5°的蓝宝石衬底51的每一个上生长厚度为18nm的低温GaN缓冲层52，然后在其上生长GaN层而制备的样本表面的光学显微镜差分干涉图像(×5)。从图21和22可以看出，GaN层的表面在偏离角为+0.2°时比偏离角为+0.5°时平坦。
下面将说明生长在蓝宝石衬底51上的GaN层(低温GaN缓冲层52介于其间)的生长轴关于与蓝宝石衬底51的主面垂直的轴(以下称为“衬底轴”)的倾斜的分析结果。
如图23中所示，通过将单色X射线照射进样本(通过在偏离角为+0.2°的蓝宝石衬底51上生长厚度为55nm和18nm的各低温GaN缓冲层52(未示出)，然后生长GaN层来制备样本)并观测来自GaN层的X射线的(11-20)反射来测量摇摆曲线(ω扫描)。GaN(11-20)反射的布拉格角为28.72°。如图23中所示，当将蓝宝石衬底51关于其中心轴旋转以便以10°为步长从90°至0°改变关于中心轴的φ角时，测量摇摆曲线。图24和图25分别表示低温GaN缓冲层的厚度为55nm和18nm的样本的摇摆曲线。GaN层的生长轴关于蓝宝石衬底51的衬底轴的倾角(倾偏离角)可以通过摇摆曲线来确定。因此，从图24和图25可以看出，与低温GaN缓冲层的厚度为55nm的情况相比，在低温GaN缓冲层的厚度为18nm(即，小于55nm)的情况下，GaN层的主面关于蓝宝石衬底51的主面的倾角要小的多。这个结果意味着通过降低低温GaN缓冲层52的厚度不仅可以改善GaN层的表面平坦性，而且可改善其结晶度。
图26和图27均为表示在样本(该样本通过在偏离角θ为+0.2°的蓝宝石衬底51上生长厚度为55nm的低温GaN缓冲层52，然后生长GaN层而制备)中的GaN层的生长轴方向测量的倒易空间(晶格)映射的结果的图表。图26表示φ＝0°的情况，图27表示φ＝90°的情况。可类于倒易空间映射的结果来评估蓝宝石衬底51的衬底轴方向和GaN层的生长轴方向之间的关系。图28是从φ＝0°的方向看到的样本的示图，该样本通过在蓝宝石衬底51上生长低温GaN缓冲层52(未示出)，然后在其上生长GaN层而制备。因此，在图28所示的平面中，GaN层的生长轴关于蓝宝石衬底51的衬底轴的倾斜可以类于图26中示出的φ＝0°时的倒易空间映射的结果来评估。图29是从φ＝90°的方向看到的样本的图，该样本通过在蓝宝石衬底51上生长低温GaN缓冲层52(未示出)，然后在其上生长GaN层而制备。因此，在图29所示的平面中，GaN层的生长轴关于蓝宝石衬底51的衬底轴的倾斜可以类于图27中示出的φ＝90°时的倒易空间映射的结果来评估。从图26和图27可以看出，在低温GaN缓冲层52的厚度高达55nm的样本中，在φ＝0°测量时，蓝宝石衬底51的衬底轴方向和GaN层的生长轴方向彼此一致，但在φ＝90°测量时，GaN层的生长轴方向关于蓝宝石衬底51的衬底轴方向的倾斜较大。
图30和图31是均表示在样本(通过在偏离角θ为+0.2°的蓝宝石衬底51上生长GaN层而在蓝宝石衬底51上不生长低温GaN缓冲层来制备该样本)中的GaN层的生长轴方向测量的倒易空间图映射结果的图表。图30表示φ＝0°的情况，而图31表示φ＝90°的情况。从图30和图31可以看出，在φ＝90°测量时，GaN层的生长轴方向关于蓝宝石衬底51的衬底轴倾斜很大，处于与其中GaN层于在偏离角θ为+0.2°的蓝宝石衬底51上生长厚度为55nm的低温GaN缓冲层之后生长的样本的方向相对的方向。
图32A～图32D是表示测量来自每个样本(各样本通过在偏离角θ为+0.2°的蓝宝石衬底51上生长厚度为0nm、18nm、25nm和55nm的各低温GaN缓冲层，然后生长GaN层而制备)中的GaN层的(11-20)反射的摇摆曲线结果的曲线图。图33A～图33D和图34A～图34D示出了基于图32A～图32D所示的摇摆曲线而确定的蓝宝石衬底51的衬底轴方向和GaN层的生长轴方向之间的关系。从图33A～图33D和图34A～图34D可以看出，当低温GaN缓冲层的厚度高达55nm时，蓝宝石衬底51的衬底轴方向和GaN层的生长轴方向的偏差较大。但是，当低温GaN缓冲层的厚度约为18nm时，蓝宝石衬底51的衬底轴方向和GaN层的生长轴方向的偏差很小。
图35A概念性地示出了生长GaN层成使其生长轴与蓝宝石衬底51的衬底轴方向一致的情况。图35B示出了GaN层的生长轴关于蓝宝石衬底51的衬底轴倾斜的情况。图36A是通过将图35B中所示的状态投影至蓝宝石衬底51的A面而获得的投影视图。同样地，图36B示出了通过将图36A中所示的蓝宝石衬底51绕其中心轴旋转90°获得的状态。
图37A～图37D与图35A类似，是分别通过将图33A～图33D中示出的状态投影至蓝宝石衬底51的A面上获得的投影视图。
图38绘出在φ＝0°和φ＝90°时，ω随着低温GaN缓冲层52的厚度的变化情况。如图38中所示，在φ＝0°的情况，不论低温GaN缓冲层52的厚度如何，ω都不变。但是在φ＝90°的情况下，ω随着低温GaN缓冲层52的厚度增加而单调下降。基于图38，图39绘出GaN层的生长轴关于蓝宝石衬底51的衬底轴的倾角随着低温GaN缓冲层52的厚度的变化情况。在图39中，0°倾角表示GaN层的生长轴方向与衬底轴方向一致的情况。如图39中所示，GaN层的生长轴关于蓝宝石衬底51的衬底轴的倾角随着低温GaN缓冲层52的厚度增加而单调下降。在低温GaN缓冲层52的厚度约为15nm时，倾角的符号从正反转到负。
图40绘出当使用具有不同偏离角的蓝宝石衬底51时，在φ＝0°和φ＝90°时，ω随着低温GaN缓冲层52的厚度的变化情况。从图40中可以看出，当改变蓝宝石衬底51的偏离角时，GaN层的生长轴的倾斜相应于偏离方向的倾斜而改变。GaN层的生长轴随着所述偏离角的倾角变化约为偏离角差的两倍。
图41示出了低温GaN缓冲层52的厚度t和蓝宝石衬底51的偏离角θ之间的关系。在图41中的阴影区域为tθ平面上由下列不等式限定的区域。
θ≤0.031t-0.063 (1)
θ≥0.016t-0.1 (2)
θ≤0.5 (3)
θ≥-0.1 (4)
t＞0 (5)
此处，如下得到不等式(1)和(2)。如图19A～图19D和图20A～图20D中所示，当蓝宝石衬底51的偏离角θ为0.5°，在低温GaN缓冲层52的厚度在18nm～38nm范围内的条件下，获得了表面平坦性和结晶度都很好的GaN层。反言之，可以认为当蓝宝石衬底51的偏离角θ为0.5°时，能够可靠地得到其GaN层的表面平坦性和结晶度都很好的低温GaN缓冲层52的厚度t的范围下限为18nm，范围的上限是38nm。然后，如图18A～图18D和图19A～图19D中所示，当蓝宝石衬底51的偏离角θ为0.2°时，在低温GaN缓冲层52的厚度t不小于25nm时，GaN层的表面平坦性和结晶度不好。但是，当厚度t为例如最小值18nm时，得到了表面平坦性和结晶度都很好的GaN层。进一步地，如在图13E、图14E、图15E和图16E中所示，当蓝宝石衬底51的偏离角θ为0.2°时，即使当低温GaN缓冲层52的厚度t为19nm时，得到了表面平坦性和结晶度都很好的GaN层。相应地，可认为当蓝宝石衬底51的偏离角θ为0.2°时，能够可靠获得的其GaN层的表面平坦性和结晶度都很好的低温GaN缓冲层52的厚度t的范围上限为19nm。然后，当蓝宝石衬底51的偏离角θ为0°，即蓝宝石衬底51是恰好对准的衬底(即，R面蓝宝石衬底)时，如下确定能够可靠获得的其GaN层的表面平坦性和结晶度都很好的低温GaN缓冲层52的厚度t的范围下限。如图40中所示的表示蓝宝石衬底51的偏离角θ为0.2°的情况的数据图曲线中可看出，如果ω不超过29.0°，则生长轴关于衬底轴的倾角可保持较小。观察图40中所示的数据图曲线(评估的)，当蓝宝石衬底51的偏离角θ为0°时，在ω＝29.0°时，低温GaN缓冲层52的厚度t约为2nm。因此可认为当蓝宝石衬底51的偏离角θ为0°时，能够可靠获得其中GaN层的表面平坦性和结晶度都很好的低温GaN缓冲层52的厚度t的范围下限约为2nm。
从以上讨论中，认为经过tθ平面上的点(18，0.5)和点(2，0)的直线提供了低温GaN缓冲层52的厚度t关于偏离角θ的下限。通过简单的计算可由θ＝0.31t-0.063表示提供厚度t的下限的直线。同样地，认为经过tθ-平面上的点(38，0.5)和点(19，0.2)的直线提供了低温GaN缓冲层52的厚度t关于偏离角θ的上限。通过简单的计算可由θ＝0.016t-0.1表示设置厚度t的上限的直线。此外，在t＝0处由表示提供厚度t的上限的直线的表达式θ＝0.016t-0.1给出θ为-0.1°。
由上述所有讨论的要点判断，可以认为如果tθ平面上的点(t，θ)在由不等式(1)～(5)限定的区域内，能够可靠获得表面平坦性和结晶度都很好的GaN层。
要将由不等式(1)～(5)限定的区域理解为，表示如果点(t，θ)存在于相关区域内，能够可靠获得表面平坦性和结晶度都很好的GaN层的事实，但并不表示如果点(t，θ)不存在于相关区域内，就不能可靠获得表面平坦性和结晶度都很好的GaN层的事实。如图19A～19D中所示，例如当偏离角θ为0.5°时，即使低温GaN缓冲层52的厚度t是位于相关区域之外的25nm，也可获得表面平坦性和结晶度都很好的GaN层。
虽然以上对本发明的实施方式和实施例进行了详细的说明，但本发明不限于上述实施方式和实施例，可基于本发明的技术构思进行各种变形。
例如，仅通过示例给出在以上第一至第五实施方式与实施例1和2中提及的数值、材料、结构、排列、形状、衬底、原材料、工艺等。根据实际需要，也可使用上述之外的数值、材料、结构、排列、形状、衬底、原材料、工艺等。
本领域技术人员应理解，根据设计要求和其他因素，可进行各种修改、组合、再组合和变更，只要它们在所附权利要求或其等替换的范围内。
Claims (8)
1.一种半导体器件制造方法，所述方法包括步骤：
在衬底上直接生长形成器件结构的氮化物类III-V族化合物半导体层而不生长缓冲层，所述衬底由具有六方晶体结构的材料制成，并具有被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度的主面。
2.根据权利要求1所述的半导体器件制造方法，其中，所述衬底具有被定向为关于所述C轴方向偏离所述R面不小于-0.5°且不大于-0.2°的角度的主面。
3.根据权利要求2所述的半导体器件制造方法，其中，所述衬底由蓝宝石、SiC、α-ZnS、ZnO或氮化物类III-V族化合物半导体制成。
4.根据权利要求3所述的半导体器件制造方法，其中，所述半导体器件是发光二极管、半导体激光器或电子传输器件。
5.一种半导体器件，包括：
衬底，由具有六方晶体结构的材料制成，并具有被定向为关于C轴方向偏离R面不小于-0.5°且不大于0°的角度的主面；以及
氮化物类III-V族化合物半导体层，在不生长缓冲层的情况下直接生长在所述衬底上，并形成器件结构。
6.根据权利要求5所述的半导体器件，其中，所述衬底具有被定向为关于所述C轴方向偏离R面不小于-0.5°且不大于-0.2°的角度的主面。
7.根据权利要求6所述的半导体器件，其中，所述衬底由蓝宝石、SiC、α-ZnS、ZnO或氮化物类III-V族化合物半导体制成。
8.根据权利要求7所述的半导体器件，其中，所述半导体器件是发光二极管、半导体激光器或电子传输器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009245160A JP2011091289A (ja) | 2009-10-26 | 2009-10-26 | 半導体素子の製造方法および半導体素子 |
| JP2009-245160 | 2009-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054671A CN102054671A (zh) | 2011-05-11 |
| CN102054671B true CN102054671B (zh) | 2014-01-01 |
Family
ID=43897676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010516976.6A Expired - Fee Related CN102054671B (zh) | 2009-10-26 | 2010-10-19 | 半导体器件的制造方法及半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8435880B2 (zh) |
| JP (1) | JP2011091289A (zh) |
| CN (1) | CN102054671B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019125682A (ja) * | 2018-01-16 | 2019-07-25 | 日機装株式会社 | 半導体発光素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1744301A (zh) * | 2004-08-30 | 2006-03-08 | 京瓷株式会社 | 蓝宝石基板、外延基板及半导体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3478090B2 (ja) * | 1997-05-26 | 2003-12-10 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JPH10335750A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | 半導体基板および半導体装置 |
| JP2002374003A (ja) * | 2001-06-14 | 2002-12-26 | Ngk Insulators Ltd | 半導体素子、及び半導体素子用基板 |
| TW200610150A (en) * | 2004-08-30 | 2006-03-16 | Kyocera Corp | Sapphire baseplate, epitaxial substrate and semiconductor device |
-
2009
- 2009-10-26 JP JP2009245160A patent/JP2011091289A/ja active Pending
-
2010
- 2010-10-18 US US12/906,217 patent/US8435880B2/en not_active Expired - Fee Related
- 2010-10-19 CN CN201010516976.6A patent/CN102054671B/zh not_active Expired - Fee Related
-
2013
- 2013-03-20 US US13/847,943 patent/US20130250992A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1744301A (zh) * | 2004-08-30 | 2006-03-08 | 京瓷株式会社 | 蓝宝石基板、外延基板及半导体装置 |
Non-Patent Citations (3)
| Title |
|---|
| JP特开2002-374003A 2002.12.26 |
| JP特开平10-335637A 1998.12.18 |
| JP特开平11-177175A 1999.07.02 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102054671A (zh) | 2011-05-11 |
| US20110095401A1 (en) | 2011-04-28 |
| US8435880B2 (en) | 2013-05-07 |
| US20130250992A1 (en) | 2013-09-26 |
| JP2011091289A (ja) | 2011-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8242513B2 (en) | Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device | |
| US8946772B2 (en) | Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element | |
| TWI568018B (zh) | 氮化物半導體發光二極體 | |
| KR101237198B1 (ko) | 발광 다이오드 및 그 제조 방법, 집적형 발광 다이오드 및 그 제조 방법, 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장 방법, 광원 셀 유닛, 발광 다이오드 백라이트, 발광 다이오드 디스플레이, 및 전자 기기 | |
| EP2383846B1 (en) | Light emitting device and manufacturing method thereof | |
| US7312480B2 (en) | Semiconductor device and method of fabricating the same | |
| US7514707B2 (en) | Group III nitride semiconductor light-emitting device | |
| US20120145991A1 (en) | High-quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof | |
| JP2006339534A (ja) | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
| KR100903782B1 (ko) | 질화갈륨계 반도체 적층구조, 그 제조방법, 및 이적층구조를 각각 이용한 화합물 반도체와 발광소자 | |
| JP2007184411A (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 | |
| WO2007108532A1 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ | |
| JP2006324331A (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
| CN100490190C (zh) | Ⅲ族氮化物半导体器件 | |
| US8017414B2 (en) | Method for manufacturing light emitting device using non-polar substrate | |
| JP3613197B2 (ja) | 窒化物半導体基板の成長方法 | |
| US20210151567A1 (en) | Indium-gallium-nitride structures and devices | |
| JP4735037B2 (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
| CN102054671B (zh) | 半导体器件的制造方法及半导体器件 | |
| JP5140979B2 (ja) | ＡｌＧａＩｎＰ系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器 | |
| US20050269583A1 (en) | Gallium nitride-based semiconductor light-emitting device and method of fabricatiing the same | |
| JP2007324546A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
| US10763395B2 (en) | Light emitting diode element and method for manufacturing same | |
| WO2020213388A1 (ja) | 化合物半導体層積層体及びその形成方法、並びに、発光デバイス | |
| JP5051192B2 (ja) | 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140101 Termination date: 20151019 |
|
| EXPY | Termination of patent right or utility model |