CN101771382B - 一种利用直接数字合成技术实现频率微调的方法及装置 - Google Patents

Abstract

本发明公开了一种利用直接数字合成技术实现频率微调的方法及装置，涉及多普勒效应中的频率微调技术。本发明采用四级混频方式，包括两级下混频和两级上混频，其中一对下混频和上混频共用一个PLL高本振信号，用于待调信号在高频与中频之间相互倒换，另一对下混频和上混频分别使用两个频率不同的DDS中频本振信号，通过在变频过程中微调DDS本振信号频率来实现高频信号频率的微调。本发明可实现频率调整功能，且调整步进最小可达0.1Hz；与常规数字方案相比，实现更简单，且成本大大降低；不仅可以用于移动通信中继系统中克服和校正多普勒效应造成的频率偏移，增强移动通信中继系统在不同环境下的适用性，还用于其它需要进行频率微调的应用场景。

Description

一种利用直接数字合成技术实现频率微调的方法及装置

技术领域

本发明涉及多普勒效应中的频率微调技术，尤其涉及一种利用直接数字合成技术(DDS，Digital Direct Synthesis)实现频率微调的方法及装置。

背景技术

在移动通信和广播电视等领域中，信源与通信终端之间常常存在一定的相对运动速度，此时由于多普勒效应(多普勒效应是波源和观察者有相对运动时，观察者接受到波的频率与波源发出的频率并不相同的现象)，终端设备接收到的信号频率与信源发出的信号频率存在一定偏差(称为多普勒频偏)；相对运动速度越大，传输信号的频率越高，多普勒频偏越大。如相对运动速度为300km/h、信号频率为945MHz时，多普勒频偏最大约262Hz。信号的频偏越大，通信的误码率越大，对通信质量的影响越大，如语音和图像不清晰等。此时就需要在通信终端处检测频率偏移并相应微调信号频率。

目前，在已知频率偏移量的前提下，常采用数字方式对信号频率进行微调：首先对模拟信号AD采样得到数字信号，然后进行数字下变频，经数字滤波等处理后，再进行数字上变频，最后通过DA转化得到模拟信号，其中使数字下变频和数字上变频的参考信号频率不同从而达到频率微调的目的。另外，由于目前成熟的AD及DA应用技术还不能直接处理较高频率的信号，或者出于降低成本的考虑，对于较高频率的传输信号，通常还需要用模拟方式将信号先下变频至中频，待频率调整完后再用模拟方式上变频回到原有频率范围。数字实现方式的准确度高，频率调整的步进小，可达0.1Hz级，但缺点是实现电路复杂且成本较高。

采用常规模拟方式实现频率调整，即不对待处理信号进行AD与DA变化，只包括下变频、中频滤波处理等与上变频三个部分，其中下变频与上变频的本振信号由两个不同的本振电路提供，两个本振电路共用一个外部参考源。若本振电路使用锁相环合成(PLL，Phase Locked Loop)技术，由于需综合考虑锁定时间、相位噪声和杂散等指标，PLL本振的频率步进最小在10kHz级，故频率调整的步进最小也是10kHz级；若本振电路使用DDS技术，那么频率调整步进最小可达0.1Hz级，但由于DDS技术局限和成本要求，目前DDS技术的本振输出信号频率一般不大于200MHz，不能将传输信号的频率搬移到中频，且频谱上混频产生的杂散信号离有用信号很近，容易对正常的通信造成影响。

综上所述，提供一种相对简单、成本较低的模拟方式实现频率调整的方法和装置还是很有必要的。

发明内容

本发明的目的就在于克服现有技术存在的缺点和不足，提供一种利用直接数字合成技术实现频率调整的方法及装置。

本发明的目的是这样实现的：

采用结构简单、成本较低的模拟方式，利用DDS技术，不用对传输信号进行AD和DA变化，实现最小步进为0.1Hz的频率调整。

具体地说，本发明采用四级混频方式，包括两级下混频和两级上混频，其中一对下混频和上混频共用一个PLL高本振信号，用于待调信号在高频与中频之间相互倒换，另一对下混频和上混频分别使用两个频率不同的DDS中频本振信号，通过在变频过程中微调DDS本振信号频率来实现高频信号频率的微调。

一、一种利用直接数字合成技术实现频率微调的方法

①采用四级混频，其中包括两级下变频与两级上变频；

②第一级混频为下变频，第四级混频为上变频，共用一个PLL本振电路提供的高本振，本振信号的频率在200MHz～2000MHz内，其作用是将高频信号搬移到中频频段以便于后级频率微调，以及将微调后的中频信号搬移回原频段范围；

③第二级混频为下变频，第三级混频为上变频，各由一个DDS本振电路提供中频本振信号，两个DDS本振电路共用一个外部参考源，中频本振信号频率都在20MHz～200MHz内，两个本振信号的频率可以不同，频率之差即为频率调整的幅度，最小可达0.1Hz。

二、一种利用直接数字合成技术实现频率微调的装置

本装置包括现有的第一级混频器、滤波及其它功能单元、第四级混频器、PLL本振电路单元和控制单元；

设置有第二级混频器、第三级混频器和DDS本振电路单元；

第一级混频器、第二级混频器、滤波及其它功能单元、第三级混频器、第四级混频器依次连接；

PLL本振电路单元分别与第一级混频器和第四级混频器连接；

DDS本振电路单元分别与第二级混频器和第三级混频器连接；

控制单元分别与PLL本振电路单元和DDS本振电路单元连接。

其工作原理是：

第一级混频器处进行第一次下变频，由PLL本振电路提供本振信号，将信号搬移到中频频段，以便后级进行频率调整；

第二级混频器处再次进行下变频，由一个DDS本振电路提供本振信号；

滤波及其它功能单元负责滤波及其它需要实现的功能；

第三级混频器处进行第一次上变频，由另一个DDS本振电路提供本振信号，与第二级混频器处的第二次下变频共同实现频率的微调；

第四级混频器处进行第二次上变频，与第一级混频器共用同一个本振信号，负责将调整频率之后的中频信号搬移回原信号频段。

本发明具有下列优点和积极效果：

1、可实现频率调整功能，且调整步进最小可达0.1Hz；

2、与常规数字方案相比，实现更简单，且成本大大降低；

3、不仅可以用于移动通信中继系统中克服和校正多普勒效应造成的频率偏移，增强移动通信中继系统在不同环境下的适用性，还用于其它需要进行频率微调的应用场景。

附图说明

图1是本装置的结构框图；

其中：

10-第一级混频器；

20-第二级混频器；

30-滤波及其它功能单元；

40-第三级混频器；

50-第四级混频器；

60-PLL本振电路单元，

   61-PLL外部参考源，

   62-PLL本振电路，

   63-功分器；

70-DDS本振电路单元，

   71-DDS下变频本振电路，

   72-DDS外部参考源，

   73-DDS上变频本振电路；

80-控制单元。

英译汉：

PLL-Phase Locked Loop，锁相环合成；

DDS-Digital Direct Synthesis，直接数字合成；

TCXO-Temperature Compensated Crystal Oscillator，温度补偿晶体振荡器；

SAW filter-Surface Acoustic Wave filter，声表面滤波器；

IC-Integrated Circuit，集成电路；

VCO-Voltage Controlled Oscillator，压控振荡器；

LPF-Loop Filter，环路滤波器。

具体实施方式

下面结合附图和实施例详细说明。

一、方法

本方法采用了四级混频，包括两级下混频和两级上混频，第一级混频将待调整高频信号f下变频至中频频率f1，第二级混频再将中频频率f1下变频到中频频率f2，经过中频滤波及其它必要处理后，第三级混频将中频频率f2上变频的同时进行频率微调得到中频频率f1’，最后第四级混频将中频频率f1’上变频回到信号原频段得到频率微调后的高频信号f’。

其中，第一级混频与第四级混频共用同一个高本振信号，该本振信号由一个PLL本振电路产生，高本振信号的频率在200MHz～2000MHz内；第二级混频与第三级混频各自使用一个中频本振信号，分别由两个DDS本振电路产生，这两个DDS本振电路共用一个外部参考，中频本振信号的频率都在20MHz～200MHz内，两个中频本振信号可以相同也可以不同，其差值即为待调整的频率幅度，最小可达0.1Hz。

二、装置

1、总体

如图1，本装置包括现有的第一级混频器10、滤波及其它功能单元30、第四级混频器50、PLL本振电路单元60和和控制单元80；

设置有第二级混频器20、第三级混频器40和DDS本振电路单元70；

第一级混频器10、第二级混频器20、滤波及其它功能单元30、第三级混频器40、第四级混频器50依次连接；

PLL本振电路单元60包括前后依次连接的PLL外部参考源61、PLL本振电路62和功分器63三个部分，外部分别与第一级混频器10和第四级混频器50连接；

DDS本振电路单元70包括DDS下变频本振电路71、DDS上变频本振电路73和DDS外部参考源72三个部分，外部分别与第二级混频器20和第三级混频器40连接；

控制单元80分别与PLL本振电路62、DDS下变频本振电路71和DDS上变频本振电路73连接。

2、功能块

1)第一级混频器10

第一级混频器10将待调整高频信号f下变频至中频频率f1。采用常规无源或有源混频器即可。

2)第二级混频器20

第二级混频器20将中频频率f1下变频到中频频率f2。由于本振信号频率不高，在20MHz～200MHz内，需要选用射频端口输入频率低于200MHz的常规无源或有源混频器。

3)滤波及其它功能单元30

滤波及其它功能单元30主要是对中频信号f2进行滤波，并对信号进行放大以补偿滤波带来的较大损耗。

实现中频滤波功能的器件采用常规中频声表面滤波器SAW filter即可，其中心频率、带宽、插入损耗及封装形式根据实际应用进行订制，一般来说其中心频率在70MHz～160MHz之间。

实现信号放大功能的器件采用是常见的宽频IC放大器即可。

4)第三级混频器40

第三级混频器40将中频频率f2上变频得到中频频率f1’。同样由于本振信号频率不高，在20MHz～200MHz内，需要选用射频端口输入频率低于200MHz的常规无源或有源混频器。

5)第四级混频器50

第四级混频器50将中频频率f1’上变频回到信号原频段得到频率微调后的高频信号f’。采用常规无源或有源混频器即可。

6)PLL本振电路单元60

PLL本振电路单元60包括前后依次连接的PLL外部参考源61、PLL本振电路62和功分器63；

PLL外部参考源61为PLL本振电路62提供参考信号，保证其正常工作，产生指定频率的信号，然后经功分器63将信号分为两路分别作为第一级混频器10和第四级混频器50的本振信号。

①PLL外部参考源61

PLL外部参考源61为PLL本振电路62提供参考信号，该信号经分频后被用于鉴频鉴相。采用常规的表贴温度补偿晶体振荡器TCXO即可，TCXO的常见频率有10MHz、12MHz和12.8MHz等。

②PLL本振电路62

PLL本振电路62实际上是一个模拟锁相环电路，用于产生指定频率的信号，经功分器63后作为第一级混频器10和第四级混频器50的本振信号。其实现可以用常规的压控振荡器VCO搭配不集成VCO的PLL锁相环芯片及相关外围电路，再加上合适的环路滤波器LPF实现；也可以使用常规的内部已集成VCO的PLL芯片及相关外围电路加上合适的环路滤波器LPF实现。

③功分器63

功分器63用于将PLL本振电路62输出的一路指定频率信号分为两路，分别提供给第一级混频器10和第四级混频器50作为本振信号。采用常规的表贴陶瓷片状多层混合耦合器即可。

7)DDS本振电路单元70

DDS本振电路单元70包括DDS下变频本振电路71、DDS上变频本振电路73和DDS外部参考源72。

DDS下变频本振电路71和DDS上变频本振电路73分别与DDS外部参考源72连接。

DDS参考源72为DDS下变频本振电路71和DDS上变频本振电路73提供参考信号，保证其正常工作，分别产生指定频率的信号并分别为第二级混频器20和第三级混频器40提供本振信号。

①DDS下变频本振电路71

DDS下变频本振电路71是一个数字锁相环电路，用于产生指定频率的信号，为第二级混频器20提供本振信号。采用常规的专用DDS芯片及相关外围电路实现即可；也可以使用常规的FPGA搭配高速DA芯片实现。

对于本振电路的输出信号频率的选取，首先注意至少应为信号带宽的1.5倍，并根据实际应用场景合理选取，以避免输出信号的谐波产物及与有用信号的混频产物落入有用频段内。

②DDS上变频本振电路73

DDS上变频本振电路73是一个数字锁相环电路，用于产生指定频率的信号，为第三级混频器40提供本振信号。采用常规的专用DDS芯片及相关外围电路实现即可；也可以使用常规的FPGA搭配高速DA芯片实现。

对于本振电路的输出信号频率的选取，应与DDS下变频本振电路71的输出信号频率相同。

③DDS外部参考源72

DDS外部参考源72同时为DDS下变频本振电路71和DDS上变频本振电路73提供参考信号。采用常规的插脚温度补偿晶体振荡器TCXO即可，TCXO的常见频率有20.48MHz、40.96MHz和60MHz等等，注意DDS外部参考源72的频率一般为DDS下变频本振电路71和DDS上变频本振电路73输出信号频率的3倍左右或3倍以上。

8)控制单元80

控制单元80分别与PLL本振电路62、DDS下变频本振电路71和DDS上变频本振电路73连接，分别控制这三个本振电路的输出信号频率，同时还监控本振电路的工作状态。

控制单元80可以采用常规的32位微处理器来实现，也可以使用常规的FPGA来实现。

控制单元80的工作流程如下：

①对PLL本振电路62、DDS下变频本振电路71和DDS上变频本振电路73进行初始化设置，使其各自输出指定频率信号；

②间隔一定时间，如100ms查询PLL本振电路62、DDS下变频本振电路71和DDS上变频本振电路73的工作状态；

③若工作状态正常，错误状态计数器清零，并回到步骤②；若出现失锁，错误状态计数器加1，若计数器不满某一预设值，如10次，则对失锁电路重新进行初始化设置后回到步骤②，若计数器已满某一预设值，如10次，则结束程序并告警。

Claims (1)

1.一种利用直接数字合成技术实现频率微调的方法，其特征在于：

①采用四级混频，其中包括两级下变频与两级上变频；

②第一级混频为下变频，第四级混频为上变频，共用一个PLL本振电路提供的高本振，本振信号的频率在200MHz～2000MHz内，其作用是将高频信号搬移到中频频段以便于后级频率微调，以及将微调后的中频信号搬移回原频段范围；

③第二级混频为下变频，第三级混频为上变频，各由一个DDS本振电路提供中频本振信号，两个DDS本振电路共用一个外部参考源，中频本振信号频率都在20MHz～200MHz内，两个本振信号的频率可以相同也可以不同，不同时频率之差为频率调整的幅度，最小可达0.1Hz；

具体由下列装置实现：

本装置包括现有的第一级混频器(10)、滤波及其它功能单元(30)、第四级混频器(50)、PLL本振电路单元(60)和控制单元(80)；

设置有第二级混频器(20)、第三级混频器(40)和DDS本振电路单元(70)；

第一级混频器(10)、第二级混频器(20)、滤波及其它功能单元(30)、第三级混频器(40)、第四级混频器(50)依次连接；

PLL本振电路单元(60)分别与第一级混频器(10)和第四级混频器(50)连接；

DDS本振电路单元(70)分别与第二级混频器(20)和第三级混频器(40)连接；

控制单元(80)分别与PLL本振电路单元(60)和DDS本振电路单元(70)连接；

所述的PLL本振电路单元(60)包括前后依次连接的PLL外部参考源(61)、PLL本振电路(62)和功分器(63)；

PLL外部参考源(61)为PLL本振电路(62)提供参考信号，保证其正常工作，产生指定频率的信号，然后经功分器(63)将信号分为两路分别作为第一级混频器(10)和第四级混频器(50)的本振信号；

所述的DDS本振电路单元(70)包括DDS下变频本振电路(71)、DDS上变频本振电路(73)和DDS外部参考源(72)；

DDS下变频本振电路(71)和DDS上变频本振电路(73)分别与DDS外部参考源(72)连接；

DDS外部参考源(72)为DDS下变频本振电路(71)和DDS上变频本振电路(73)提供参考信号，保证其正常工作，DDS下变频本振电路(71)和DDS上变频本振电路(73)分别产生指定频率的信号并分别对应为第二级混频器(20)和第三级混频器(40)提供本振信号；

所述的控制单元(80)或采用32位微处理器，或采用FPGA；

控制单元(80)分别与PLL本振电路(62)、DDS下变频本振电路(71)和DDS上变频本振电路(73)连接，分别控制这三个本振电路的输出信号频率，同时还监控这三个本振电路的工作状态；

所述的控制单元(80)的工作流程如下：

①对PLL本振电路(62)、DDS下变频本振电路(71)和DDS上变频本振电路(73)进行初始化设置，使其各自输出指定频率信号；

②间隔100ms查询PLL本振电路(62)、DDS下变频本振电路(71)和DDS上变频本振电路(73)的工作状态；

③若工作状态正常，错误状态计数器清零，并回到步骤②；若出现失锁，错误状态计数器加1，若计数器不满10次，则对失锁电路重新进行初始化设置后回到步骤②，若计数器已满10次，则结束程序并告警。

Images