CN101771086A - 薄膜晶体管及其制造方法和有机发光二极管显示装置 - Google Patents

薄膜晶体管及其制造方法和有机发光二极管显示装置 Download PDF

Info

Publication number
CN101771086A
CN101771086A CN200910258921.7A CN200910258921A CN101771086A CN 101771086 A CN101771086 A CN 101771086A CN 200910258921 A CN200910258921 A CN 200910258921A CN 101771086 A CN101771086 A CN 101771086A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
film transistor
amorphous silicon
metallic catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910258921.7A
Other languages
English (en)
Other versions
CN101771086B (zh
Inventor
朴炳建
李东炫
李吉远
梁泰勋
徐晋旭
李基龙
安志洙
马克西姆·利萨琴科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN101771086A publication Critical patent/CN101771086A/zh
Application granted granted Critical
Publication of CN101771086B publication Critical patent/CN101771086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种薄膜晶体管、制造所述薄膜晶体管的方法和包括所述薄膜晶体管的有机发光二极管(OLED)显示装置，所述薄膜晶体管包括：基板；在所述基板上形成的缓冲层；布置在所述缓冲层上的第一半导体层；布置在所述第一半导体层上的第二半导体层，所述第二半导体层大于所述第一半导体层；与所述第一半导体层和所述第二半导体层绝缘的栅极；使所述栅极与所述第一半导体层和所述第二半导体层绝缘的栅绝缘层；与所述栅极绝缘并与所述第二半导体层连接的源极和漏极；布置在所述源极和漏极上的绝缘层，以及与源极和漏极之一连接的有机发光二极管。

Description

薄膜晶体管及其制造方法和有机发光二极管显示装置
技术领域
本发明涉及薄膜晶体管、制造所述薄膜晶体管的方法和包括所述薄膜晶体管的有机发光二极管显示装置。
背景技术
通常，多晶硅可用于高场效应迁移率电路和高运行速度电路。多晶硅具有适用于CMOS电路结构的优点并广泛用于薄膜晶体管的半导体层。这种薄膜晶体管通常用作有源矩阵液晶显示器(AMLCD)中的有源装置并用作有机发光二极管(OLED)的开关装置或驱动装置。
使非晶硅结晶以形成多晶硅的方法包括固相结晶、准分子激光器结晶、金属诱导结晶和金属诱导横向结晶。固相结晶是在最高温度为约700℃下将非晶硅退火数小时的方法，这是包括薄膜晶体管的显示装置的玻璃基板的熔化温度。准分子激光器结晶通过用准分子激光器辐射非晶硅以将其局部在非常短的时间内加热至高温来实现结晶。金属诱导结晶通过使非晶硅层与金属接触、或者用金属掺杂来诱导非晶硅层相变成多晶硅层，金属例如为镍、钯、金或铝。金属诱导横向结晶包括诱导非晶硅层的连续结晶，同时金属和硅反应形成的硅化物横向扩展。
然而，固相结晶具有加工时间过长、以及基板因长时间的高温处理而容易翘曲的缺点。准分子激光器结晶具有需要昂贵的激光器并形成降低半导体层-栅绝缘层界面特性的结晶表面突起的缺点。
目前，用金属结晶非晶硅的方法正得到广泛研究，因为与固相结晶相比，它们具有能够在较低温度和较短时间内致使结晶的优点。采用金属的结晶方法包括金属诱导结晶法(MIC)、金属诱导横向结晶法(MILC)和超晶粒硅(SGS)结晶法。
决定薄膜晶体管的一个重要因素是漏电流。特别是在用金属催化剂结晶的半导体层中，金属催化剂可能会残留在沟道区，从而增大漏电流。因此，如果不控制残留在沟道区中的金属催化剂浓度，薄膜晶体管的漏电流增大，且其电学特性降低。
发明内容
本发明的各方面提供使用由金属催化剂结晶的半导体层的薄膜晶体管、制造所述晶体管的方法、包括所述晶体管的有机发光二极管(OLED)显示装置和制造OLED显示装置的方法。
根据本发明的一个方面，提供一种薄膜晶体管，包括：基板；布置在所述基板上的缓冲层；布置在所述缓冲层上的第一半导体层和第二半导体层；与所述第一半导体层和所述第二半导体层绝缘的栅极；使所述栅极与所述第一半导体层和所述第二半导体层绝缘的栅绝缘层；和与所述栅极绝缘并与所述第二半导体层连接的源极和漏极。所述第一半导体层布置在所述第二半导体层下方，且小于所述第二半导体层。
根据本发明的另一个方面，提供一种制造薄膜晶体管的方法，包括：在基板上形成缓冲层；在所述缓冲层上形成第一半导体层；在所述第一半导体层上形成第二半导体层，所述第二半导体层具有比所述第一半导体层大的表面积；在所述第二半导体层上形成栅绝缘层；在所述栅绝缘层上形成栅极；和在所述栅绝缘层上形成源极和漏极，所述源极和漏极与所述第二半导体层连接，其中所述第一半导体层和所述第二半导体层为通过所述第一半导体层中包含的金属催化剂结晶的多晶硅层。
根据本发明的又一个方面，提供一种制造薄膜晶体管的方法，包括：在基板上形成缓冲层；在所述缓冲层上形成栅极；在所述栅极和所述缓冲层上形成栅绝缘层；在所述栅绝缘层上形成第一半导体层，所述第一半导体层面向所述栅极；在所述第一半导体层上形成第二半导体层，所述第二半导体层具有比所述第一半导体层大的表面积；和在所述第二半导体层的相对侧形成源极和漏极，所述源极和漏极与所述第二半导体层连接，其中所述第一半导体层和所述第二半导体层是通过所述第一半导体层中包含的金属催化剂结晶的多晶硅层。
根据本发明的又一个方面，提供一种OLED显示装置，包括：基板；形成在所述基板上的缓冲层；布置在所述缓冲层上的第一半导体层；布置在所述第一半导体层上的第二半导体层；与所述第一半导体层和所述第二半导体层绝缘的栅极；使所述栅极与所述第一半导体层和所述第二半导体层绝缘的栅绝缘层；与所述栅极绝缘并与所述第二半导体层连接的源极和漏极；布置在所述源极和漏极上的绝缘层；以及布置在所述绝缘层上并与所述源极和漏极电连接的第一电极、有机膜层和第二电极。所述第一半导体层布置在所述第二半导体层下方，且小于所述第二半导体层。
本发明的其它方面和/或优点将在以下说明书中部分陈述，其部分内容从说明书中是显而易见的，或者可通过本发明实践而理解。
附图说明
本发明的这些和/或其它方面和优点由以下结合附图的示例性实施方式的说明中变得显而易见并更容易理解，其中：
图1A～1F示出了根据本发明的示例性实施方式制造多晶硅层的方法；
图1G是根据本发明的示例性实施方式的第一金属催化剂结晶区的显微图；
图1H是根据本发明的示例性实施方式的第二金属催化剂结晶区的显微图；
图2A～2C示出了根据本发明的示例性实施方式的顶栅薄膜晶体管；
图3A～3C示出了根据本发明的示例性实施方式的底栅薄膜晶体管；
图4示出了根据本发明的示例性实施方式的有机发光二极管(OLED)显示装置。
具体实施方式
现将详细介绍本发明的示例性实施方式，其实施例在附图中示出，其中相同的附图标记在全文中表示相同元件。为了解释本发明的各方面，以下参照附图说明示例性实施方式。当描述为第一部件与第二部件“连接”时，所述第一部分和第二部分可直接电连接(无插入元件)，或者可间接电连接(可存在插入元件)。在附图中，层和区的长度和厚度为了清楚而被放大。
在文中，当第一元件称作形成或布置在第二元件“之上”时，第一元件可直接布置在第二元件上，或者其间可布置一个或多个其它元件。当第一元件称作“直接形成或布置在第二元件之上”时，其间没有布置其它元件。
图1A和1E是表示根据本发明第一示例性实施方式的结晶过程的横截面图。参照图1A，缓冲层110形成在基板100上，所述基板100由诸如玻璃或塑料等材料制成。缓冲层110可用诸如氧化硅膜或氮化硅膜通过化学气相沉积法或物理气相沉积法形成为单层，或者可形成为这些膜的堆叠结构。缓冲层110在结晶过程中防止来自基板100的湿气或杂质扩散并控制传热速率。因此，缓冲层110促使非晶硅层结晶。
随后，用化学气相沉积法或物理气相沉积法在缓冲层110上形成第一非晶硅层120。当形成第一非晶硅层120时，或者在形成第一非晶硅层120之后，可进行脱氢工序以降低其中的氢浓度。
接下来，通过使用金属催化剂的诸如金属诱导结晶化(MIC)、金属诱导横向结晶法(MILC)或超晶粒硅(SGS)结晶法等结晶方法将第一非晶硅层120结晶成多晶硅层。在此，结晶的多晶硅层区是指第一金属催化剂结晶区。
以下，将说明本发明采用SGS结晶法的示例性实施方式。SGS结晶法是一种通过降低扩散入非晶硅层的金属催化剂浓度而能够将晶粒尺寸调节在几微米至几百微米内的方法。例如，扩散层可形成在非晶硅层上，金属催化剂层可形成在扩散层上，然后，金属催化剂可通过退火扩散。根据该工艺，可用另一种方法降低扩散到非晶硅层中的金属催化剂浓度，例如不形成扩散层而形成金属催化剂层来降低其浓度。
参照图1B，扩散层130形成在第一非晶硅层120上。扩散层130可通过退火工艺由能够使金属催化剂(在以后的工艺中形成)扩散的氮化硅膜形成。可将氧化硅和氮化硅的复合层用作扩散层130。扩散层130可通过诸如化学气相沉积法或物理气相沉积法等方法形成。扩散层130的厚度通常为
Figure G2009102589217D00051
如果扩散层130的厚度小于
Figure G2009102589217D00052
扩散层130不能充分抑制金属催化剂扩散，而如果扩散层130的厚度大于
Figure G2009102589217D00053
不足量的金属催化剂会扩散入非晶硅层120中。
随后，金属催化剂沉积在扩散层130上形成金属催化剂层140。金属催化剂可为选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd构成的组中的任何一种。金属催化剂层140具有1011～1015原子/平方厘米的面密度。当其面密度小于1011原子/平方厘米时，会形成不足量的籽晶(晶核)，且难以通过SGS结晶法使第一非晶硅层120结晶成多晶硅层。当其面密度大于1015原子/平方厘米时，形成的籽晶太多，形成晶粒过小的多晶硅层。此外，会残留太多的金属催化剂，且通过多晶硅层图案化形成的半导体层会具有较差的性能。
图1C是退火工艺的横截面图，所述退火在基板100上进行，以使金属催化剂扩散通过扩散层130，并使金属催化剂扩散至第一非晶硅层界面。参照图1C，其上形成缓冲层110、第一非晶硅层120、扩散层130和金属催化剂层140的基板100进行退火工艺150，以将金属催化剂层140中的一些金属催化剂扩散到第一非晶硅层120的表面。即，少量金属催化剂140b扩散入第一非晶硅层120，而大部分金属催化剂140a未到达非晶硅层120，或者不能穿过扩散层130。
因此，到达第一非晶硅层120表面的金属催化剂量由扩散层130的扩散调节能力决定，扩散调节能力与扩散层130的厚度密切相关。也就是说，扩散层130越厚，扩散量越小，且晶粒越大，而扩散层130越薄，扩散量越大，且晶粒越小。
这里，在约200～约900℃、特别是约350～500℃的温度下进行退火工艺150达几秒至几小时。用此方式进行退火工艺150能防止基板100因过度退火而翘曲。退火工艺150例如可使用熔炉工艺、快速热退火(RTA)工艺、UV工艺或激光工艺。
图1D是用扩散的金属催化剂140b使第一非晶硅层结晶成多晶硅层工艺的横截面图。参照图1D，由金属催化剂140b将第一非晶硅层120结晶成第一金属催化剂结晶区160A。也就是说，金属催化剂140b与非晶硅层的硅结合成金属硅化物，所述金属硅化物形成籽晶(晶核)以使非晶硅层结晶成多晶硅层，并形成第一金属催化剂结晶区160A。第一金属催化剂结晶区160A可称作第一SGS结晶区。
在图1D中，进行退火工艺150，而不用除去扩散层130和金属催化剂层140。然而，在将金属催化剂扩散入第一非晶硅层120表面以形成金属硅化物(晶核)之后，在进行退火工艺之前，可除去扩散层130和金属催化剂层140。
参照图1E，在将第一金属催化剂结晶区160A(第一SGS结晶区)图案化成岛形状之后，在基板100的整个表面上形成第二非晶硅层，以与对第一金属催化剂结晶区160A进行的相同方法进行退火工艺150，以形成第二金属催化剂结晶区170A。
第二非晶硅层通过退火工艺结晶以形成第二金属催化剂结晶区170A。由第一金属催化剂结晶区160A中残留的金属催化剂160a使第二金属催化剂结晶区170A结晶。第二金属催化剂结晶区170A中残留的金属催化剂160a的量比第一金属催化剂结晶区160A中残留的金属催化剂160a的量少。第二金属催化剂结晶区170A可称作第二SGS结晶区，它通过第一SGS结晶区的残留金属催化剂160a的扩散而结晶。
第二金属催化剂结晶区170A(第二SGS结晶区)的晶粒是第一金属催化剂结晶区160A(第一SGS结晶区)的晶粒的约3～4倍。同时，如果刻蚀第二金属催化剂结晶区170A的表面并进行观察，看不见籽晶，且其中的晶粒界面不清楚。这是因为尽管第一金属催化剂结晶区160a表面上存在籽晶，但第二金属催化剂结晶区的籽晶位于其底部，并形成向上生长的晶体，由此，表面上看不见籽晶。因此，相比第一金属催化剂结晶区，第二金属催化剂结晶区170A中包含更少的晶粒界面，这对电荷迁移率和优异的电学特性提供了较低势垒。
图1G是第一金属催化剂结晶区160A表面的显微图，图1H是第二金属催化剂结晶区170A表面的显微图。参照图1G和1H，如上所述，在晶粒内可看到籽晶，在图1G的第一金属催化剂结晶区表面上的晶粒界面很明显。然而，观察通过第一金属催化剂结晶区160A的残留金属催化剂结晶的第二金属催化剂结晶区170A，发现晶粒界面不清楚且未看到籽晶。因为籽晶形成在第二金属催化剂结晶区170A的底部，这是它与第一金属催化剂结晶区160A接触之处，且结晶从那里向上进行，如果刻蚀硅层若干次，可在第二金属催化剂结晶区170A的底部发现籽晶。同样，因为第二金属催化剂结晶区170A通过第一金属催化剂结晶区160A的残留金属催化剂而结晶，所以相比第一金属催化剂结晶区160A，第二金属催化剂结晶区170A中残留的金属催化剂量少。基于这些差异，能够区分第一金属催化剂结晶区160A和第二金属催化剂结晶区170A。
图2A～2C是根据本发明的第一示例性实施方式，用制造多晶硅层的方法制作顶栅薄膜晶体管的工艺横截面图。参照图2A，制备如图1所示的包括第一金属催化剂结晶区160A和第二金属催化剂结晶区170A的基板100。这里，在将第一金属催化剂结晶区160A图案化为岛形状以形成第一半导体层160之后，将第二金属催化剂结晶区170A结晶。
将第二金属催化剂结晶区170A图案化以形成第二半导体层170。第二半导体层170比第一半导体层160大(具有更大的表面积)。第一半导体层160可布置在第二半导体层170的沟道区下方。第一半导体层160可形成为等于或小于第二半导体层170的沟道区。当第一半导体层160小于第二半导体层170时，促使残留在第一半导体层160中的金属催化剂扩散入第二半导体层170。因此，与第一半导体层160具有与第二半导体层170相同的面积时相比，结晶更有效。
第二半导体层170面向第一半导体层160的表面不直接与金属催化剂接触，因而是清洁且均匀的。此外，由于来自第一半导体层160的金属催化剂扩散均匀进行，因而第二半导体层170的晶体性能优异，且金属催化剂仅向第二半导体层170移动，由此可降低由于金属污染导致的漏电流。这里，第一半导体层160可称作第一SGS结晶区，第二半导体层170可称作第二SGS结晶区。
参照图2B，栅绝缘层180形成在第二半导体层170和缓冲层110之上。栅绝缘层180可为氧化硅层、氮化硅层、或氧化硅/氮化硅双层。
金属层(未示出)形成在栅绝缘层180上，金属层可为铝(Al)或诸如铝-钕(Al-Nd)等铝合金的单层，或者为铬(Cr)或钼(Mo)合金顶上具有铝合金的多层。用光刻工艺刻蚀金属层形成栅极185。栅极185与第二半导体层170的沟道区对应。
然后，夹层绝缘层190形成在栅极185和栅绝缘层180之上。夹层绝缘层190可为氧化硅层、氮化硅层或它们的叠层。
参照图2C，刻蚀夹层绝缘层190和栅绝缘层180以形成使第二半导体层170的源区/漏区暴露的接触孔。源极/漏极200a和200b通过接触孔与源区/漏区连接。源极/漏极200a和200b可由选自由钼(Mo)、铬(Cr)、钨(W)、钼-钨(MoW)、铝(Al)、铝-钕(Al-Nd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼合金(Mo合金)、铝合金(Al合金)和铜合金(Cu合金)构成的组中的任何一种形成。这样，完成了包括半导体层170、栅极185和源极/漏极200a和200b的薄膜晶体管。
表1比较了根据本发明示例性实施方式的第二SGS结晶区形成半导体层与常规第一SGS结晶区的特性。
表1
阈值电压(Vth)   电子迁移率(cm2/Vs)   S因子(V/dec)   关闭电流(A/μm) 驱动电压范围
  示例性实施方式   -1.82   59.74   0.48   3.20×10-12   -2.18
  对比例   -2.52   51.44   0.58   6.02×10-12   -2.38
在示例性实施方式中，半导体层由第二SGS结晶区形成，如上所述，在用金属催化剂形成第一金属催化剂结晶层之后，然后通过用第一金属催化剂结晶区中的残留金属进行结晶的第二工艺形成第二金属催化剂层。在对比例中，用普通金属催化剂形成第一金属催化剂结晶区后，由第一SGS结晶区形成半导体层。
如表1所示，与对比例的半导体层相比，示例性实施方式的半导体层的阈值电压更低、电子迁移率更好，且S因子更小。同时，示例性实施方式的第二金属催化剂结晶区具有优异的关闭电流特性。
图3A～3C是根据本发明第二示例性实施方式，用制造多晶硅层的方法制作底栅薄膜晶体管工艺的横截面图。参照图3A，缓冲层310形成在基板300上。金属层(未示出)形成在缓冲层310上，且用光刻工艺通过刻蚀金属层形成栅极320。随后，栅绝缘层330形成在栅极320和缓冲层310上。
第一非晶硅层形成在栅绝缘层330上。用如图1A～1F的示例性实施方式中的金属催化剂使第一非晶硅层结晶，以形成第一金属催化剂结晶区340A(第一SGS结晶区)。
参照图3B，将第一金属催化剂结晶区340A图案化以形成与栅极320对应的第一半导体层340。第二非晶硅层形成在第一金属催化剂结晶区340上，然后根据与第一示例性实施方式相同的方法，通过来自第一金属催化剂结晶区的残留金属催化剂的扩散来结晶，以形成第二金属催化剂结晶区350A。
参照图3C，将第二金属催化剂结晶区350A图案化以形成第二半导体层350。第二半导体层350相比第一半导体层340具有更大的表面积。第一半导体层340布置在第二半导体层350的沟道区下方，且等于或小于第二半导体层350的沟道区尺寸。第一半导体层340可称作第一SGS结晶区，第二半导体层350可称作第二SGS结晶区。
参照图3D，将源/漏导电膜形成在基板300上并图案化，以形成与源极和漏极360和361。源极和漏极360和361可由选自由钼(Mo)、铬(Cr)、钨(W)、钼-钨(MoW)、铝(Al)、铝-钕(Al-Nd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼合金(Mo合金)、铝合金(Al合金)和铜合金(Cu合金)构成的组中的任何一种形成。这样，完成了包括第一半导体层340、第二半导体层350、栅极320和源极/漏极360和361的底栅薄膜晶体管。
图4是包括用本发明第一示例性实施方式形成的顶栅薄膜晶体管的有机发光二极管显示装置的横截面图。参照图4，绝缘层210形成在包括图2C所示薄膜晶体管的基板100的整个表面上。绝缘层210可以是无机膜或有机膜，无机膜由选自由氧化硅膜、氮化硅膜和SOG膜构成的组中的一种形成，有机膜由选自由聚酰亚胺、苯并环丁烯系列树脂和丙烯酸酯构成的组中的一种形成。同时，绝缘层210可为无机膜和有机膜的叠层。
刻蚀绝缘层210以形成使源极/漏极200a和200b中的一个暴露的通孔。第一电极220通过通孔与源极和漏极200a和200b中的一个连接。第一电极220可为阳极或阴极。当第一电极220为阳极时，它可由选自由ITO、IZO和ITZO构成的组中的透明导电膜形成。当第一电极220为阴极时，它可由Mg、Ca、Al、Ag、Ba或其合金形成。
像素界定层230形成在第一电极220上，像素界定层230具有使第一电极220表面暴露的开口。包括发光层的有机膜层240形成在暴露的第一电极220上。在有机膜层240上，可形成空穴注入层、空穴传输层、空穴抑制层、电子抑制层、电子注入层和/或电子传输层。接下来，在有机膜层240上形成第二电极250。这样，根据本发明示例性实施方式完成了有机发光二极管(OLED)显示装置。
因此，示例性薄膜晶体管的半导体层具有比通过常规SGS结晶工艺形成的半导体层更优异的性能，从而在显示器中使用时效率高。
本发明的各方面提供了包括用金属催化剂结晶的半导体层的薄膜晶体管、制造该晶体管的方法和包括该晶体管的有机发光二极管(OLED)显示装置。本发明的各方面还提供了一种与常规的用金属催化剂结晶的半导体层相比，具有更大晶粒和更少量残留金属催化剂的优异半导体层的形成方法。本发明的各方面还提供具有改善的阈值电压和关态电流特性(Ioffcharacteristics)的薄膜晶体管、制造该晶体管的方法和包括该晶体管的OLED显示装置。
尽管已示出并说明了本发明的一些示例性实施方式，但本领域技术人员应理解的是，可对这些示例性实施方式进行各种变更而不背离本发明的原则和精神，本发明的范围由权利要求书和它们的等效方案限定。

Claims (18)

1.一种薄膜晶体管，包括：
基板；
布置在所述基板上的缓冲层；
布置在所述基板上的第一半导体层；
直接布置在所述第一半导体层上的第二半导体层，所述第二半导体层具有比所述第一半导体层大的表面积；
布置在所述基板上的栅极；
布置在所述基板上、位于所述栅极和所述第一、第二半导体层之间的栅绝缘层；和
与所述第二半导体层连接的源极和漏极，所述源极和漏极与所述栅极绝缘。
2.如权利要求1所述的薄膜晶体管，其中所述第一半导体层和所述第二半导体层是利用金属催化剂形成的多晶硅层。
3.如权利要求1所述的薄膜晶体管，其中所述第一半导体层和所述第二半导体层通过超晶粒硅结晶法结晶。
4.如权利要求1所述的薄膜晶体管，其中所述第一半导体层直接布置在所述第二半导体层的沟道区上。
5.如权利要求1所述的薄膜晶体管，其中所述第二半导体层的晶粒大于所述第一半导体层的晶粒。
6.如权利要求1所述的薄膜晶体管，其中：
所述缓冲层直接布置在所述基板上；
所述第一半导体层直接布置在所述缓冲层上；
所述第二半导体层直接布置在所述第一半导体层和所述缓冲层上；
所述栅绝缘层直接布置在所述第二半导体层和所述缓冲层上；和
栅极直接布置在所述栅绝缘层上，面向所述第一和第二半导体层。
7.如权利要求1所述的薄膜晶体管，其中：
所述缓冲层直接布置在所述基板上；
所述栅极直接布置在所述缓冲层上；
所述栅绝缘层直接布置在所述栅极和所述缓冲层上；
所述第一半导体层直接布置在所述栅绝缘层上，面向所述栅极；
所述第二半导体层直接布置在所述第一半导体层和所述栅绝缘层上；和
所述源极和漏极直接布置在所述第二半导体层上。
8.一种制造薄膜晶体管的方法，包括：
在基板上形成缓冲层；
在所述缓冲层上形成第一半导体层；
在所述第一半导体层上形成第二半导体层，所述第二半导体层具有比所述第一半导体层大的表面积；
在所述第二半导体层上形成栅绝缘层；
在所述栅绝缘层上形成栅极；和
在所述栅绝缘层上形成源极和漏极，所述源极和漏极与所述第二半导体层连接，
其中所述第一半导体层和所述第二半导体层为通过所述第一半导体层中包含的金属催化剂结晶的多晶硅层。
9.如权利要求8所述的制造薄膜晶体管的方法，其中所述第一和第二半导体层的形成包括：
在所述缓冲层上形成第一非晶硅层；
在所述第一非晶硅层上形成金属催化剂层；
退火所述第一非晶硅层以形成第一金属催化剂结晶区；
除去所述金属催化剂层；
使所述第一金属催化剂结晶区图案化以形成第一半导体层；
在所述第一半导体层上形成第二非晶硅层；
退火所述第二非晶硅层以形成第二金属催化剂结晶区；和
使所述第二金属催化剂结晶区图案化以形成所述第二半导体层。
10.如权利要求9所述的制造薄膜晶体管的方法，其中在所述第一非晶硅层和所述金属催化剂层之间形成扩散层后，使所述第一非晶硅层结晶。
11.如权利要求9所述的制造薄膜晶体管的方法，其中退火在350℃～500℃的温度下进行。
12.如权利要求9所述的制造薄膜晶体管的方法，其中所述金属催化剂层由选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd构成的组中的一种形成。
13.一种制造薄膜晶体管的方法，包括：
在基板上形成缓冲层；
在所述缓冲层上形成栅极；
在所述栅极和所述缓冲层上形成栅绝缘层；
在所述栅绝缘层上形成第一半导体层，所述第一半导体层面向所述栅极；
在所述第一半导体层上形成第二半导体层，所述第二半导体层具有比所述第一半导体层大的表面积；和
在所述第二半导体层的相对侧形成源极和漏极，所述源极和漏极与所述第二半导体层连接，
其中所述第一半导体层和所述第二半导体层是通过所述第一半导体层中包含的金属催化剂结晶的多晶硅层。
14.如权利要求13所述的制造薄膜晶体管的方法，其中所述第一和第二半导体层的形成包括：
在所述栅绝缘层上形成第一非晶硅层；
在所述第一非晶硅层上形成金属催化剂层；
退火所述第一非晶硅层以形成第一金属催化剂结晶区；
除去所述金属催化剂层；
使所述第一金属催化剂结晶区图案化以形成第一半导体层；
在所述第一半导体层上形成第二非晶硅层；
退火所述第二非晶硅层以形成第二金属催化剂结晶区；和
使所述第二金属催化剂结晶区图案化以形成所述第二半导体层。
15.如权利要求14所述的制造薄膜晶体管的方法，进一步包括在退火所述第一非晶硅层之前，在所述第一非晶硅层和所述金属催化剂层之间形成扩散层。
16.如权利要求14所述的制造薄膜晶体管的方法，其中退火在350℃～500℃的温度下进行。
17.如权利要求14所述的制造薄膜晶体管的方法，其中所述金属催化剂层由选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd构成的组中的任何一种形成。
18.一种有机发光二极管显示装置，包括：
权利要求1～7中任何一项所述的薄膜晶体管；
布置在所述源极和漏极上的绝缘层；
布置在所述绝缘层上并与所述源极和漏极之一电连接的第一电极；
布置在所述第一电极上的有机膜层；和
布置在所述有机膜层上的第二电极。
CN200910258921.7A 2008-12-30 2009-12-30 薄膜晶体管及其制造方法和有机发光二极管显示装置 Active CN101771086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080137239A KR101049806B1 (ko) 2008-12-30 2008-12-30 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR10-2008-0137239 2008-12-30

Publications (2)

Publication Number Publication Date
CN101771086A true CN101771086A (zh) 2010-07-07
CN101771086B CN101771086B (zh) 2012-07-18

Family

ID=41820757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910258921.7A Active CN101771086B (zh) 2008-12-30 2009-12-30 薄膜晶体管及其制造方法和有机发光二极管显示装置

Country Status (5)

Country Link
US (1) US8278716B2 (zh)
EP (1) EP2204845A1 (zh)
JP (1) JP5274341B2 (zh)
KR (1) KR101049806B1 (zh)
CN (1) CN101771086B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154765A (ja) * 2013-02-12 2014-08-25 Nagoya Univ 半導体結晶、その製造方法、及び多層膜構造体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3160172B2 (ja) 1994-12-27 2001-04-23 シャープ株式会社 半導体素子の製造方法および表示装置用基板の製造方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JP3389022B2 (ja) * 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
JPH1050609A (ja) * 1997-03-31 1998-02-20 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP2001127301A (ja) * 1999-10-27 2001-05-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
KR100666564B1 (ko) 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100721555B1 (ko) 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611762B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100742382B1 (ko) 2006-06-28 2007-07-24 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864884B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Also Published As

Publication number Publication date
CN101771086B (zh) 2012-07-18
JP2010157674A (ja) 2010-07-15
JP5274341B2 (ja) 2013-08-28
EP2204845A1 (en) 2010-07-07
KR20100078860A (ko) 2010-07-08
US20100163856A1 (en) 2010-07-01
KR101049806B1 (ko) 2011-07-15
US8278716B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
CN101826548B (zh) 有机发光二极管显示装置及其制造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN101826556B (zh) 薄膜晶体管及其制造方法和有机发光二极管显示器装置
KR100848341B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
CN101771087B (zh) 薄膜晶体管、其制备方法及有机发光二极管显示设备
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
CN101556968B (zh) 薄膜晶体管和其制造方法以及有机发光二极管显示装置
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
KR101049808B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
CN101771086B (zh) 薄膜晶体管及其制造方法和有机发光二极管显示装置
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER NAME: SAMSUNG MOBILE DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.