CN101771083B - 一种深沟槽功率mos器件及其制造方法 - Google Patents

Abstract

一种深沟槽功率MOS器件及其制造方法，保护环采用接触孔结构，在接触孔刻蚀完以后，进行接触孔的第二导电类型杂质离子注入以及快速热退火，形成第二导电类型掺杂区，使保护环的接触孔位于第一导电类型外延层上方的第二导电类型掺杂区内，保护环的接触孔内填充有浮置的金属连线。在第一主面淀积一层氮化硅层，通过普遍刻蚀的方式在单胞阵列与截止环之间区域的上方的场氧化硅层两侧形成侧壁保护结构，侧壁保护结构和场氧化硅层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层。本发明可以有效分散主结处的电场强度，提高主结处的耐压能力，防止漏电问题。

Description

一种深沟槽功率MOS器件及其制造方法

技术领域

本发明涉及功率MOS器件，特别涉及用4块光刻版来实现的深沟槽功率MOS器件及其制造方法，主要应用在20V～40V的大功率MOS器件中。

背景技术

深沟槽功率MOS器件是在平面式功率MOS器件的基础上发展起来的。与平面式功率MOS器件相比，其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等优点；采用沟槽式结构，消除了平面式功率MOS器件存在的寄生JFET(结型场效应管)效应。目前深沟槽功率MOS器件已经发展成为中低压大功率MOS器件的主流。随着深沟槽大功率MOS器件工艺技术的日渐成熟，市场竞争日趋激烈，一颗芯片的制造成本和利润都已经是按照多少分钱人民币来计算。所以对于如何更进一步降低制造成本提高利润率已成为本领域技术人员最为关注的问题之一。提高集成度和减少光刻次数是最为有效的降低成本的方法。但是集成度的提高受限制于半导体制造企业的设备能力以及工艺能力而难于实现，或存在诸多负面问题。因此，减少光刻版数、优化工艺制造流程是本领域研究的方向。

现有的工艺过程中，制造一种深沟槽功率MOS器件，一般需要使用到5～7块光刻版。以6块版为例，通常按照如下工艺流程制造完成：

第一步，提供第一导电类型的具有两个相对主面的半导体外延层硅片；

第二步，于第一主面上形成第一氧化硅层，即场氧化硅层；

第三步，选择性的掩蔽和刻蚀第一氧化硅层，定义有源区和终端保护区；(光刻版1)

第四步，于第一主面上形成第二氧化硅层，选择性的掩蔽和刻蚀第二氧化硅层，剩下的区域作为深沟槽刻蚀的硬掩膜；(光刻版2)

第五步，利用硬掩膜层进行第一主面的深沟槽刻蚀，刻蚀完后把第二氧化硅层去除；

第六步，于第一主面及深沟槽壁生长形成第三氧化层，即栅氧化硅层；

第七步，于第三氧化硅层表面形成导电多晶硅层；

第八步，对导电多晶硅进行普遍刻蚀，形成在沟槽内的导电多晶硅；

第九步，于具有场氧化硅层阻挡的第一主面中进行第二导电类型杂质离子注入，并通过炉管推结形成单胞阵列和截止环两者各自的第二导电类型掺杂区；

第十步，利用掩蔽，进行第一导电类型杂质离子选择性注入，并通过退火工艺形成单胞阵列和截止环两者各自的第一导电类型掺杂区；(光刻版3)

第十一步，介质层淀积并选择性的掩蔽和刻蚀，形成单胞阵列的接触孔、保护环的接触孔和截止环接触孔。并在接触孔刻蚀完以后，进行接触孔的第二导电类型杂质离子注入以及RTA(快速热退火)，形成第二导电类型掺杂区；(光刻版4)

第十二步，于介质层表面形成金属层，并选择性的掩蔽和刻蚀金属层；(光刻版5)

第十三步，钝化层淀积，并选择性的掩蔽和刻蚀钝化层；(光刻版6，可选)

第十四步，背面减薄以及背面金属层淀积形成漏电极。

不计第十三步可选的制造过程，整个制造过程共涉及到5次光刻。一般而言，制造费用是和其昂贵的光刻机在整个制造工艺中被使用到的次数密切相关的。如果能在现有5次光刻的基础上减少1次光刻，而不增加其他太多步骤，就可以将制造成本降低10％～15％，这个数值对于半导体芯片行业将是一个很可观的利润增长点。

目前，国内在利用4块光刻版来实现深沟槽功率MOS器件及其制造方法上，大致有两种器件结构和制造方式，这两种方式在器件结构和性能上均存在一些问题：

公开号为CN101261992A的中国专利《一种功率沟槽式MOS场效应管及其制造方法》公开了一种4块光刻版的器件结构。所用到的4块光刻板分别是：场氧化层光刻板1，沟槽层光刻板2，接触孔层光刻板3，金属层光刻板4。如图1所示，其特征是：将单胞阵列A的最边缘单胞外围的P-阱6直接用作保护环C，利用第一块光刻版选择性的掩蔽和刻蚀第一氧化硅后剩下的场氧化硅层11作为自对准注入的阻挡层，来实现P-阱6的无光刻版注入，同时也是用它来实现N+源极7的无光刻版的注入。由于P-阱6和N+源极7都是采用相同的注入阻挡层，这样就必然会导致所有P-阱6注入区的上方都存在有N+源极7注入区。在硅表面P-阱6和N+源极7终止的地方，P-阱6和N+源极7将靠的很近，这将导致漏电问题。仿真结果也证实了该问题：在硅表面附近，也就是P-阱6和N+源极7相距最近的地方，当漏极15加一个很小的电压(大概5V)的时候就存在着严重的漏电问题。该漏电是因为N+源极7和P-阱6之间的耗尽层，以及P-阱6和N-外延层2之间的耗尽层靠的太近，一旦漏端15加正向电压，N+源极7和P-阱6之间的耗尽层将会扩大，这样就会导致这两个耗尽层相连通在一起，从而导致漏电，使该器件结构无法应用于实际生产。

公开号为CN101211981A的中国专利《一种深沟槽大功率MOS器件及其制造方法》公开了另一种4块光刻版的器件结构。所用到的4块光刻板分别是：沟槽层光刻板1，源区层光刻板2，接触孔层光刻板3，金属层光刻板4。如图2所示，其特征是：P-阱6存在于整个器件区域，保护环C和截止环D均采用浮置的沟槽型导电多晶硅结构，即不与任何具有确定电位的电极相连。其存在的问题是：该器件的保护环C，采用的是沟槽型导电多晶硅结构，两个沟槽3a及3b之间的P-阱6a为浮置状态，浮置的P-阱6a电位容易受到外界环境的影响。MOS器件在栅源端接地时，漏极15加正向偏置电压，MOS器件的电压主要由单胞阵列区域A最外缘的一个单胞结构的沟槽外侧的P-阱和保护环C靠近单胞阵列区域A的沟槽3a进行分担，而保护环区域C其他的沟槽以及P-阱能起到的分压能力很小，这样就会导致电场强度分布极不均匀，真正起到分压作用的范围很小，大部分保护环区域C分压结构面积得不到充分利用。而且当提高漏极正向偏置电压时，MOS器件容易在局部区域过早击穿，降低了器件的耐压能力。

发明的内容

针对现有利用4块光刻版来实现的深沟槽功率MOS器件及其制造方法的上述缺点，申请人进行了改进研究，提供另一种深沟槽大功率MOS器件及其制造方法，通过4块光刻版的工艺制造流程实现深沟槽功率MOS器件结构，其有较好的导通特征电阻、击穿耐压、寄生电容等性能。

本发明的技术方案如下：

一种深沟槽功率MOS器件，中心区是并联的单胞阵列，所述单胞阵列的外围设有终端保护结构，所述终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成；所述截止环采用沟槽结构，沟槽位于第二导电类型掺杂区，其深度伸入第二导电类型掺杂区下方的第一导电类型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部设有金属连线，沟槽外侧由第一导电类型掺杂区和第二导电类型掺杂区构成，其中，第一导电类型掺杂区位于第二导电类型掺杂区的上部，所述金属连线通过接触孔将沟槽内的导电多晶硅与沟槽外侧的第一导电类型掺杂区和第二导电类型掺杂层区连接成等电位；

所述保护环采用接触孔结构，保护环的接触孔与单胞的接触孔为同一制造层，其位于第一导电类型外延层上方的第二导电类型掺杂区内，保护环的接触孔内填充有浮置的金属连线；

所述截止环和单胞阵列的第二导电类型掺杂区为同一制造层；截止环和单胞阵列的第一导电类型掺杂区为同一制造层；场氧化硅层位于单胞阵列与截止环之间区域的上方，场氧化硅层是封闭的环状结构，其两侧有一层侧壁保护结构，该侧壁保护结构和场氧化硅层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层；

所述保护环的接触孔为倒梯形结构，其底部及侧壁周围被第二导电类型掺杂区包裹。

上述技术方案中，对于N型深沟槽功率MOS器件来说，所述第一导电类型指的是N型，第二导电类型指的是P型；而对于P型深沟槽功率MOS器件来说则相反，所述第一导电类型指的是P型，第二导电类型指的是N型。

一种深沟槽功率MOS器件的制造方法，包括下列工艺步骤：

第一步，提供第一导电类型的具有两个相对主面的半导体外延层硅片；

第二步，于第一主面上形成第一氧化硅层，即场氧化硅层；

第三步，选择性的掩蔽和刻蚀第一氧化硅层，定义有源区和终端保护区；

第四步，于第一主面上形成第二氧化硅层，选择性的掩蔽和刻蚀第二氧化硅层，剩下的区域作为深沟槽刻蚀的硬掩膜；

第五步，利用硬掩膜层进行第一主面的深沟槽刻蚀，刻蚀完后把第二氧化硅层去除；

第六步，于第一主面及深沟槽壁生长形成第三氧化层，即栅氧化硅层；

第七步，于第三氧化硅层表面形成导电多晶硅层；

第八步，对导电多晶硅进行普遍刻蚀，形成在沟槽内的导电多晶硅；

第九步，于具有场氧化硅层阻挡的第一主面中进行第二导电类型杂质离子注入，并通过炉管推结形成单胞阵列和截止环两者各自的第二导电类型掺杂区；

第十步，于第一主面淀积一层氮化硅层，因为是采用气相淀积的方式，这样在高台阶的场氧化硅层两侧生长的氮化硅层的厚度将约为其它平坦区域氮化硅层厚度的2倍，通过普遍刻蚀的方式就可以在高台阶的场氧化硅层的侧壁形成残余的氮化硅层，以此作为场氧化硅层的侧壁保护结构，并利用场氧化硅层及该侧壁保护结构作为阻挡层来实现第一主面中的第一导电类型杂质离子的自对准注入，再通过退火工艺形成第一导电类型掺杂区；

第十一步，介质层淀积并选择性的掩蔽和刻蚀，形成单胞阵列的接触孔、保护环的接触孔和截止环接触孔，并在接触孔刻蚀完以后，进行接触孔的第二导电类型杂质离子注入以及快速热退火，形成第二导电类型掺杂区；

第十二步，于介质层表面形成金属层，并选择性的掩蔽和刻蚀金属层；

第十三步，背面减薄以及背面金属层淀积形成漏电极。

在所述第十二步和第十三步之间还包括以下步骤：钝化层淀积，选择性的掩蔽和刻蚀钝化层。

所述第九步中，截止环和单胞阵列两者的第二导电类型掺杂区，在同一个第二导电类型掺杂过程中形成。

所述第十步中，截止环和单胞阵列两者的第一导电类型掺杂区，在同一个第一导电类型掺杂过程中形成。

所述第十一步中，保护环的第二导电类型掺杂区，在接触孔刻蚀后的第二导电类型掺杂过程中形成。

所述第十步中，所述的场氧化硅层在第二导电类型杂质离子注入前形成；场氧化层两侧的侧壁保护结构是在第二导电类型杂质离子注入之后，第一导电类型杂质离子注入之前形成，并和场氧化层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层。

上述技术方案中，对于N型深沟槽功率MOS器件的制造方法来说，所述第一导电类型指的是N型，第二导电类型指的是P型；而对于P型深沟槽功率MOS器件的制造方法来说则相反，所述第一导电类型指的是P型，第二导电类型指的是N型。

本发明的有益技术效果是：

1)在制造方法上，相比公开号为CN101261992A的中国专利，虽然都是采用了4块光刻版的制造工艺，不同的是本发明在N+源极注入之前，增加了一步氮化硅生长、普遍刻蚀的步骤(第十步)，目的是形成一层侧壁保护结构，从而缩小N+源极的注入区域，让其能包含在整个P-阱区内，使N+源极与P-阱边界处存在一定的距离。即利用场氧化硅层的高台阶，采用场氧化硅层侧壁保护结构来实现N+源极的自对准阻挡注入。这样就可以很好的提高主结处的耐压能力，防止N+源极和P-阱在主结处因为彼此相距太近，导致N+源极和P-阱之间的耗尽层以及P-阱和N-外延层之间的耗尽层相连通，造成漏电大，耐力低的问题。

2)从器件结构上看，相比公开号为CN101211981A的中国专利，不同的是本发明的保护环采用接触孔结构，利用接触孔下方的P+孔注入区，通过接触孔以及接触孔内的金属连线引出形成一等电位的浮置分压保护环结构，该结构能够有效均匀的分散主结处的电场强度，提高耐压能力。

附图说明

图1是CN101261992A公开的深沟槽功率MOS器件的截面图。

图2是CN101211981A公开的深沟槽功率MOS器件的截面图。

图3是本发明的深沟槽功率MOS器件的俯视图。

图4是本发明的深沟槽功率MOS器件的截面图，沿图3中X-X线剖开。

图5～11是本发明的深沟槽功率MOS器件在制造流程中各个工步的示意图。

以上附图中：A、单胞阵列区域；B：栅电极引线终端区域；C：保护环；D：截止环；1、N+衬底；2、N-外延层；3、3’、3a、3b、沟槽；4、绝缘栅氧化层；5、沟槽内导电多晶硅；6、6a、P-阱；7、N+源极；8、P+孔注入区；9、第一介质层；10、第二介质层；11、场氧化硅层；12、侧壁保护结构；13、13’、接触孔；14、14’、14”金属连线；15、漏端金属(漏电极)。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步说明。

图3、图4分别是本发明深沟槽大功率MOS器件俯视平面和剖面的示意图。如图3所示，本发明深沟槽大功率MOS器件的中心区域为单胞阵列区域A；如图4所示，单胞阵列区域A顶部由完整的金属连线层14覆盖，金属连线层14将各个单胞在水平方向和垂直方向并联，形成单胞阵列，作为源极；第一介质层9和第二介质层10下面是沟槽内的导电多晶硅5，连接成的一个整体，并在单胞阵列区域A的边缘通过条状的沟槽内导电多晶硅5引出(见图3)，和单胞阵列区域A外一圈的栅电极引线终端区域B相连接，形成栅电极。(注：图4中B区域下面的沟槽结构不连续，故并不是所有截面都存在B区域。)单胞阵列区域A的外围设有终端保护结构，本实施例的终端保护结构由位于内圈的一个保护环C和位于外圈的一个截止环D组成。

如图4所示，保护环C采用接触孔结构，接触孔13’为倒梯形结构，采用该倒梯形结构是为了增大P+孔注入区8的注入范围，同时也有利于金属引线14’的填充。在接触孔13’刻蚀以后(接触孔13’的吃硅刻蚀深度要大于N+源极7的结深)，再通过注入、退火形成一个将接触孔13’包裹住的P+孔注入区8，并通过金属引线14’引出，形成一个环形的浮置金属引线的保护环C结构。

如图4所示，截止环D采用沟槽结构，沟槽3’的宽度大于中心区单胞沟槽3的宽度，沟槽3’位于轻掺杂的N-外延层2，沟槽3’内侧壁生长有绝缘栅氧化层4，同时沟槽3’内淀积有导电多晶硅5，沟槽3’顶部通过接触孔13和金属连线14”相连，沟槽外侧为P-阱6以及上方的N+源极7，同时存在有接触孔13引出，金属连线14”将导电多晶硅5与沟槽外侧的P-阱6以及N+源极7连接成等电位，形成一个等电位的浮置金属引线的截止环D结构。

如图4所示，正常情况下，一般耐压击穿点就发生在主结E区域，主结E是电力线分布最为密集、电场强度最大的区域。在不用到源区光刻版的前提下，为了提高主结E的耐压，利用场氧化硅层的侧壁保护结构12，将N+源极7注入区域缩小，确保N+源极7在P-阱6注入区域以内，目的是为了防止N+源极7的耗尽层和主结(P-阱6边界的耗尽层)相串通，防止结漏电；同时，利用P+孔注入区8形成保护环结构C。当主结反偏电压的值逐渐增大到使主结E的耗尽层延伸到终端保护环下面，并和终端保护环的耗尽层相连通。保护环C内侧方向耗尽层自建电场和主结E外侧耗尽层自建电场方向相反，因此可以减弱主结E处的电场(即将电力线拉伸并使其平坦)。

上述实施例是以N型深沟槽功率MOS器件来加以描述的。本发明也可以用于P型深沟槽功率MOS器件，仅需要将其中的掺杂类型或导电类型由P型改为N型、N型改为P型即可。

下面对本发明的终端保护结构的原理进行说明：

保护环结构的作用机理是，当器件处于正向偏置电压下时(漏极加正向电压，源极和栅极接地)，将存在一个纵向的电场，电场强度最大点(即电力线最密集区)将存在于主结(单胞阵列中，由中心指向边缘的最外的一个单胞，其沟槽外侧指向保护环区方向的P阱与N-外延层所形成的PN结为主结)。除了漏极到源极之间的纵向电场外，同时还存在从芯片外围到中心单胞阵列区的横向电场。当主结反偏电压的值逐渐增大到使主结的耗尽层延伸到终端保护环下面，并和终端保护环的耗尽层相连通时，保护环内侧方向耗尽层自建电场和主结外侧耗尽层自建电场方向相反，因此可以将主结处的电力线拉伸使其平坦。这样经过主结区域电场强度会减弱，达到提高击穿电压的效果。

截止环结构的作用机理是，截止环采用沟槽结构，其沟槽宽度比单胞区域沟槽宽度大，沟槽内侧壁生长有绝缘栅氧化层薄层，同时沟槽内淀积有导电多晶硅。沟槽导电多晶硅是通过孔以及金属与P-阱区相连接形成等电位，漏极和源极电场形成的电力线都会汇集并截止在截止环沟槽的内侧(即截止环指向保护环方向的一侧)。

如图5～11所示，本发明制造上述深沟槽功率MOS器件的方法步骤如下：

第一步，提供在N+衬底1上生长有N-外延层2的硅片；(见图5)

第二步，于N-外延层2上生长一层场氧化硅层11，场氧化过程在炉管中进行，氧化温度1000度，时间3～5个小时，生长厚度约6000A(埃)的场氧化硅层。起到隔离以及后续注入工艺的阻挡层的作用。(见图5)

第三步，有源区光刻、刻蚀(光刻版1)。采用等离子刻蚀的方法，用光刻胶作为掩蔽遮挡层，将版图上设计好的有源区刻蚀出来。(见图5)

第四步，硬掩模生长、刻蚀(光刻版2)。生长一层5000A的二氧化硅硬掩膜层，然后涂胶，深沟槽光刻版曝光，硬掩膜层刻蚀，再经光刻胶去除，保留下来的硬掩膜层用来作为后续深沟槽刻蚀的硬掩模。(见图6)

第五步，深沟槽3刻蚀。深沟槽3刻蚀采用等离子刻蚀的方法，一般要求沟槽3尽量直(倾斜度＞88度)而且沟槽底部要平滑。深沟槽3刻蚀完后采用湿法腐蚀的方法去除掉硬掩模层。(见图6)

第六步，牺牲氧化层、绝缘栅氧化层4。牺牲氧化是为了去除最表面一层受脏污或者刻蚀损伤的硅，露出内部结构较为完好的硅，紧接着做栅氧化层，氧化层厚度在200A。(见图7)

第七步，多晶硅淀积。炉管中进行原位掺杂生长，在栅氧化层表面生长一层多晶硅层。(见图7)

第八步，多晶硅刻蚀。只保留在沟槽内导电多晶硅5，其他区域多晶硅全部刻蚀掉。(见图7)

第九步，于具有场氧化硅层11阻挡的第一主面中进行第二导电类型杂质离子注入，并通过炉管推结，形成单胞阵列以及截止环各自的第二导电类型掺杂区，即P-阱6区(见图8)。因此，截止环和单胞阵列两者的第二导电类型掺杂区，是在同一个第二导电类型掺杂过程中形成的。

第十步，于第一主面淀积一层氮化硅层，因为采用气相淀积的方式，故在高台阶的场氧化硅层两侧区域生长的氮化硅层的厚度将约为平坦区域氮化硅层厚度的2倍，这样通过普遍刻蚀后就可以在高台阶的场氧化硅层的侧壁形成残余的氮化硅层，以此作为场氧化硅层的侧壁保护结构，并利用场氧化硅层及该侧壁保护结构作为阻挡层来实现第一导电类型杂质离子的自对准注入，通过退火工艺形成第一导电类型掺杂区，即N+源极7区(见图9)。因此，截止环和单胞阵列两者的第一导电类型掺杂区，也是在同一个第一导电类型掺杂过程中形成的。且所述的场氧化硅层在第二导电类型杂质离子注入前形成；场氧化层两侧的侧壁保护结构是在第二导电类型杂质离子注入之后，第一导电类型杂质离子注入之前形成，并和场氧化层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层。

第十一步，第一介质层9和第二介质层10淀积并选择性的掩蔽和刻蚀接触孔13(光刻版3)。形成单胞阵列的接触孔13、保护环的接触孔13和截止环接触孔13。接触孔13刻蚀分为两部分：氧化硅刻蚀和吃硅刻蚀。因为单胞区域和保护环区域氧化层厚度存在有差异，故氧化层刻蚀工艺上需确保氧化层厚度最厚的地方也刻蚀干净；一般硅刻蚀深度要求在3500A～4500A。两步刻蚀工艺完成后，需进行接触孔13注入和RTA(快速热退火)，形成P+孔注入区8(见图10)。，因此，保护环的第二导电类型掺杂区，是在接触孔刻蚀后的第二导电类型掺杂过程中形成的。

第十二步，金属淀积、光刻、刻蚀(光刻版4)。采用金属钨塞溅射加上ALSICU(铝硅铜)溅射40000A，或者直接溅射ALSICU 40000A，作为金属连线以及电极的引出。

第十三步，钝化层淀积，并选择性的掩蔽和刻蚀钝化层。(光刻版5，可选)

第十四步，背面减薄以及背面金属层淀积形成漏电极15。(见图11)

上述制造工艺方法中，最为重要的有两个工艺环节：

第十步的场氧化硅层的侧壁保护结构的形成。第十一步完成以后，生长一层薄氧化垫层约150A，然后再生长一层LPSIN(低压氮化硅)1500A，然后进行SIN(氮化硅)回刻，回刻完以后就会在场氧硅层边界形成一层SIN的侧壁保护层，利用这个侧壁保护结构和场氧化硅层，可以实现源极相对于阱区的自对准阻挡注入，起到减小N+源极的注入区域宽度的作用，将N+源极区域包含在P-阱区域范围内，防止N+源极耗尽层与P-阱耗尽层因为距离太近而连通起来；

第十一步的接触孔掩蔽和刻蚀工艺，在单胞阵列区域刻蚀孔的同时在终端区域的场氧化硅层上也需要刻蚀接触孔以此做终端保护环结构，同时单胞阵列区域和终端区域的场氧化层区域存在明显的台阶问题，故在接触孔刻蚀氧化层工艺步骤的时候需要同时把高台阶的地方和低台阶的地方都刻蚀出来，这样刻蚀工艺时间会长，相对于单胞区过刻蚀量就会很大，存在等离子损伤的问题。不过后续的接触孔吃硅刻蚀(吃硅刻蚀深度要求大于源极的结深)可以去除这些损伤的区域从而消除了损伤问题。

同样，上述实施例是以N型深沟槽功率MOS器件的制造方法来加以描述的。本发明也可以用于P型深沟槽功率MOS器件的制造方法，仅需要将其中的掺杂类型或导电类型由P型改为N型、N型改为P型即可。

以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下，可以做出其他改进和变化。

Claims (8)

1.一种深沟槽功率MOS器件，中心区是并联的单胞阵列，所述单胞阵列的外围设有终端保护结构，所述终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成；所述截止环采用沟槽结构，沟槽位于第二导电类型掺杂区，其深度伸入第二导电类型掺杂区下方的第一导电类型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部设有金属连线，沟槽外侧由第一导电类型掺杂区和第二导电类型掺杂区构成，其中，第一导电类型掺杂区位于第二导电类型掺杂区的上部，所述金属连线通过接触孔将沟槽内的导电多晶硅与沟槽外侧的第一导电类型掺杂区和第二导电类型掺杂层区连接成等电位，其特征在于：

所述保护环采用接触孔结构，保护环的接触孔与单胞的接触孔为同一制造层，其位于第一导电类型外延层上方的第二导电类型掺杂区内，保护环的接触孔内填充有浮置的金属连线；

所述截止环和单胞阵列的第二导电类型掺杂区为同一制造层；截止环和单胞阵列的第一导电类型掺杂区为同一制造层；场氧化硅层位于单胞阵列与截止环之间区域的上方，场氧化硅层是封闭的环状结构，其两侧有一层侧壁保护结构，该侧壁保护结构和场氧化硅层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层；

对于N型深沟槽功率MOS器件，所述第一导电类型是N型，第二导电类型是P型；对于P型深沟槽功率MOS器件，所述第一导电类型是P型，第二导电类型是N型。

2.根据权利要求1所述深沟槽功率MOS器件，其特征在于：所述保护环的接触孔为倒梯形结构，其底部及侧壁周围被第二导电类型掺杂区包裹。

3.一种深沟槽功率MOS器件的制造方法，其特征在于包括下列工艺步骤：

第一步，提供第一导电类型的具有两个相对主面的半导体外延层硅片；

第二步，于第一主面上形成第一氧化硅层，即场氧化硅层；

第三步，选择性的掩蔽和刻蚀第一氧化硅层，定义有源区和终端保护区；

第四步，于第一主面上形成第二氧化硅层，选择性的掩蔽和刻蚀第二氧化硅层，剩下的区域作为深沟槽刻蚀的硬掩膜；

第五步，利用硬掩膜层进行第一主面的深沟槽刻蚀，刻蚀完后把第二氧化 硅层去除；

第六步，于第一主面及深沟槽壁生长形成第三氧化层，即栅氧化硅层；

第七步，于第三氧化硅层表面形成导电多晶硅层；

第八步，对导电多晶硅进行普遍刻蚀，形成在沟槽内的导电多晶硅；

第九步，于具有场氧化硅层阻挡的第一主面中进行第二导电类型杂质离子注入，并通过炉管推结形成单胞阵列和截止环两者各自的第二导电类型掺杂区；

第十步，于第一主面淀积一层氮化硅层，因为是采用气相淀积的方式，这样在高台阶的场氧化硅层两侧生长的氮化硅层的厚度将为其它平坦区域氮化硅层厚度的2倍，通过普遍刻蚀的方式就可以在高台阶的场氧化硅层的侧壁形成残余的氮化硅层，以此作为场氧化硅层的侧壁保护结构，并利用场氧化硅层及该侧壁保护结构作为阻挡层来实现第一主面中的第一导电类型杂质离子的自对准注入，再通过退火工艺形成第一导电类型掺杂区；

第十一步，介质层淀积并选择性的掩蔽和刻蚀，形成单胞阵列的接触孔、保护环的接触孔和截止环接触孔，并在接触孔刻蚀完以后，进行接触孔的第二导电类型杂质离子注入以及快速热退火，形成第二导电类型掺杂区；

第十二步，于介质层表面形成金属层，并选择性的掩蔽和刻蚀金属层；

第十三步，背面减薄以及背面金属层淀积形成漏电极；

对于N型深沟槽功率MOS器件的制造方法，所述第一导电类型是N型，第二导电类型是P型；对于P型深沟槽功率MOS器件的制造方法，所述第一导电类型是P型，第二导电类型是N型。

4.根据权利要求3所述深沟槽功率MOS器件的制造方法，其特征在于：在所述第十二步和第十三步之间还包括以下步骤：钝化层淀积，选择性的掩蔽和刻蚀钝化层。

5.根据权利要求3或4所述深沟槽功率MOS器件的制造方法，其特征在于：所述第九步中，截止环和单胞阵列两者的第二导电类型掺杂区，在同一个第二导电类型掺杂过程中形成。

6.根据权利要求3或4所述深沟槽功率MOS器件的制造方法，其特征在于：所述第十步中，截止环和单胞阵列两者的第一导电类型掺杂区，在同一个第一导电类型掺杂过程中形成。

7.根据权利要求3或4所述深沟槽功率MOS器件的制造方法，其特征在于：所述第十一步中，保护环的第二导电类型掺杂区，在接触孔刻蚀后的第二导电类型掺杂过程中形成。

8.根据权利要求3或4所述深沟槽功率MOS器件的制造方法，其特征在于：所述第十步中，所述的场氧化硅层在第二导电类型杂质离子注入前形成；场氧化层两侧的侧壁保护结构是在第二导电类型杂质离子注入之后，第一导电类型杂质离子注入之前形成，并和场氧化层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层。 

Images