CN101764158B - 体接触的混合表面绝缘体上半导体结构及其方法 - Google Patents

体接触的混合表面绝缘体上半导体结构及其方法 Download PDF

Info

Publication number
CN101764158B
CN101764158B CN200910222444.9A CN200910222444A CN101764158B CN 101764158 B CN101764158 B CN 101764158B CN 200910222444 A CN200910222444 A CN 200910222444A CN 101764158 B CN101764158 B CN 101764158B
Authority
CN
China
Prior art keywords
semiconductor
region
fin
dielectric
semiconductor fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910222444.9A
Other languages
English (en)
Other versions
CN101764158A (zh
Inventor
B·A·安德森
E·J·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101764158A publication Critical patent/CN101764158A/zh
Application granted granted Critical
Publication of CN101764158B publication Critical patent/CN101764158B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及体接触的混合表面绝缘体上半导体结构及其方法。将绝缘体上半导体(SOI)衬底的顶部半导体层的一部分构图为具有基本上垂直侧壁的半导体鳍片。在两个源极区域之间的半导体鳍片的顶面上暴露半导体鳍片的体区域的一部分，该两个源极区域具有与半导体鳍片的体区域相反的导电类型的掺杂。直接在两个源极区域上以及在两个源极区域之间的暴露的体区域的顶面上形成金属半导体合金部分。通过离子注入增加体区域的暴露的顶部的掺杂浓度以向体区域提供低电阻接触，或者形成具有高密度的晶体缺陷的复合区域。由此形成的混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)具有被电连接到源极区域的体区域。

Description

体接触的混合表面绝缘体上半导体结构及其方法
技术领域
本发明涉及半导体器件，更具体而言，涉及形成在绝缘体上半导体(SOI)衬底上的体接触的混合表面绝缘体上半导体(HSSOI)器件及其制造方法。
背景技术
混合表面绝缘体上半导体(HSSOI)器件是指采用绝缘体上半导体(SOI)衬底的顶部半导体层的侧壁而形成的半导体器件。HSSOI器件可以与平面半导体器件形成在同一SOI衬底上，所述平面半导体器件采用与顶部半导体层的顶面平行的半导体表面。
HSSOI器件的电特性显示典型的SOI器件的特征。具体而言，浮体效应限制了HSSOI器件的性能参数。最优化HSSOI器件的功率和性能优点的重要因素为对浮体电压的精确控制。
发明内容
本发明的实施例提供一种具有被电连接到源极的体的混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)，由此最小化或消除HSSOI MOSFET的浮体效应。
根据本发明的一个方面，将绝缘体上半导体(SOI)衬底的顶部半导体层的一部分构图为具有基本上垂直侧壁的半导体鳍片(fin)。半导体鳍片的体区域的一部分暴露在两个源极区域之间的半导体鳍片的顶面上，两个源极区域具有与半导体鳍片的体区域相反的导电类型的掺杂。直接在两个源极区域上和在两个源极区域之间的暴露的体区域的顶面上形成金属半导体合金部分。通过离子注入增加体区域的暴露的顶部的掺杂浓度，以向体区域提供低电阻接触。由此形成的混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)具有被电连接到源极区域的体区域。
根据本发明的另一方面，提供一种半导体结构，包括：半导体鳍片，其具有第一侧壁、第二侧壁、以及基本上水平的顶面，并直接位于绝缘体层上，其中所述第一和第二侧壁基本上彼此平行并基本上沿垂直方向；体区域，其位于所述半导体鳍片内并具有第一导电类型的掺杂，且垂直地邻接所述绝缘体层；第一源极区域，其位于所述半导体鳍片的第一端内并直接在所述第一侧壁上，且具有第二导电类型的掺杂，其中所述第二导电类型与所述第一导电类型相反；第二源极区域，其位于所述半导体鳍片的所述第一端内并直接在所述第二侧壁上，且具有所述第二导电类型的掺杂；以及金属半导体合金部分，其邻接所述第一源极区域、所述第二源极区域、以及所述半导体鳍片的具有所述第一导电类型的掺杂并位于所述第一源极区域与所述第二源极区域之间的部分的顶面。
所述半导体结构可以为金属氧化物半导体场效应晶体管(MOSFET)，其具有直接位于所述第一侧壁之下的第一沟道和直接位于所述第二侧壁之下的第二沟道，其中电流在所述第一沟道和所述第二沟道中分别沿所述第一侧壁和所述第二侧壁在水平方向上流动。
根据本发明的另一方面，提供一种形成半导体结构的方法，其包括以下步骤：形成半导体鳍片，所述半导体鳍片具有第一侧壁、第二侧壁、以及基本上水平的顶面，并直接位于绝缘体层上，且具有第一导电类型的掺杂，其中所述第一和第二侧壁基本上彼此平行并基本上沿垂直方向；直接在所述半导体鳍片的第一端内的所述第一侧壁上形成具有第二导电类型的掺杂的第一源极区域，其中所述第二导电类型与所述第一导电类型相反；直接在所述半导体鳍片的所述第一端内的所述第二侧壁上形成具有所述第二导电类型的掺杂的第二源极区域；以及直接在所述第一源极区域、所述第二源极区域、以及所述半导体鳍片的具有所述第一导电类型的掺杂并位于所述第一源极区域与所述第二源极区域之间的部分的顶面上形成金属半导体合金部分。
本发明的实施例提供了一种混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)，其具有可以选择性地泄漏到源极的体，由此最优化HSSOI MOSFET的浮体效应。
根据本发明的一个方面，将绝缘体上半导体(SOI)衬底的顶部半导体层的一部分构图为具有基本上垂直的侧壁的半导体鳍片。在两个源极区域之间的半导体鳍片的顶面上暴露半导体鳍片的体区域的一部分，该两个源极区域具有与半导体鳍片的体区域相反的导电类型的掺杂。通过数种方式中的至少一种形成产生/复合区域。在一个实施例中，通过使暴露的体区域非晶化而形成具有高晶体缺陷密度的区域。直接在两个源极区域上和在两个源极区域之间的复合区域上形成金属半导体合金部分。复合区域有助于通过增加电子和空穴的复合率来去除体区域中的电荷，由此减轻或消除浮体效应。可替代地，在暴露的体区域之上的金属半导体界面提供产生/复合中心。由此形成的混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)具有这样的体区域，该体区域优先地具有增加的向源极的电泄漏。这允许增加的体掺杂，同时相对于源极而维持体上的低正向电压。
根据本发明的另一方面，提供了一种半导体结构，其包括：半导体鳍片，具有第一侧壁、第二侧壁、以及基本上水平的顶面，并直接位于衬底的绝缘体层上，其中所述第一和第二侧壁基本上彼此平行并基本上沿垂直方向；体区域，位于所述半导体鳍片内并具有第一导电类型的掺杂，且垂直地邻接所述绝缘体层；包含复合中心的半导体区域，直接位于所述基本上水平的顶面之下并包括具有所述第一导电类型的掺杂的非晶化的半导体材料；以及金属半导体合金部分，其邻接所述包含复合中心的半导体区域和位于所述半导体鳍片内并具有第二导电类型的掺杂的至少一个源极区域，其中所述第二导电类型与所述第一导电类型相反。
所述半导体结构还可包括另一金属半导体合金部分，其邻接在所述第一侧壁、所述第二侧壁以及所述端壁处的所述漏极区域。
所述第一源极区域可以不邻接所述第二源极区域，并可以通过所述体区域而与所述第二源极区域分隔。可替代地，所述第一源极区域和所述第二源极区域具有整体且完整(unitary)的结构。
根据本发明的另一方面，提供了一种形成半导体结构的方法，包括以下步骤：形成半导体鳍片，所述半导体鳍片具有第一侧壁、第二侧壁、以及基本上水平的顶面，并直接位于绝缘体层上，且具有第一导电类型的掺杂，其中所述第一和第二侧壁基本上彼此平行并基本上沿垂直方向；直接在所述基本上水平的顶面之下形成包含复合中心的半导体区域，所述包含复合中心的半导体区域包括非晶化的半导体材料并具有所述第一导电类型的掺杂；以及直接在所述包含复合中心的半导体区域和至少一个源极区域上形成金属半导体合金部分，所述至少一个源极区域形成在所述半导体鳍片内并具有第二导电类型的掺杂，其中所述第二导电类型与所述第一导电类型相反。
附图说明
对于这里的所有附图，应用下列协定。具有相同标号的附图对应于同一实施例的相同的制造阶段。具有后缀“A”的附图为自顶向下视图。具有后缀“B”的附图是沿平面B-B’的水平截面图。具有后缀“C”、“D”、“E”或“F”的附图分别为具有相同数字标号和后缀“A”的对应附图的沿平面C-C’、D-D’、E-E’、或F-F’的垂直截面图。
图1A-7F为根据本发明的第一实施例的第一示例性混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)结构的顺序视图。
图8A-8F为根据本发明的第一实施例的第一示例性HSSOI MOSFET结构的变型的各种视图。
图9A-13F为根据本发明的第二实施例的第二示例性混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)结构的顺序视图。
图14A-14F为根据本发明的第二实施例的第二示例性HSSOIMOSFET结构的变型的各种视图。
图15A-16F为根据本发明的第三实施例的第三示例性混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)结构的顺序视图。
图17A-17F为根据本发明的第三实施例的第三示例性HSSOIMOSFET结构的变型的各种视图。
图18A-18F为根据本发明的第四实施例的第四示例性HSSOIMOSFET结构的各种视图。
图19A-19F为根据本发明的第五实施例的第五示例性HSSOIMOSFET结构的各种视图。
图20A-20F为根据本发明的第六实施例的第六示例性HSSOIMOSFET结构的各种视图。
具体实施方式
如上所述，本发明的实施例涉及形成在绝缘体上半导体(SOI)衬底上的体接触的混合表面绝缘体上半导体(HSSOI)器件及其制造方法，并参考附图进行了描述。在所有附图中，相同的参考标号或字母用于表示相似或等价的部件。附图不必按比例绘制。
参考图1A-1F，第一示例性半导体结构包括处理处理衬底(handlesubstrate)6、绝缘体层10、半导体鳍片(fin)18、以及介电鳍片盖帽部分30。通过构图绝缘体上半导体(SOI)衬底的顶部半导体层，形成处理衬底6、绝缘体层10以及半导体鳍片18的叠层。例如，采用包括处理衬底6、绝缘体层10以及顶部半导体层的SOI。在该情况下，绝缘体层10为SOI衬底的垂直地邻接处理衬底和顶部半导体层的掩埋绝缘体层。
处理衬底6包括半导体材料、绝缘体材料或金属材料。例如，处理衬底包括诸如硅的单晶半导体材料。绝缘体层10包括诸如氧化硅或氮化硅的介电材料，或者被掺杂或被损伤为基本上电绝缘的半导体层。顶部半导体层包括半导体材料。优选地，顶半导体材料包括单晶半导体材料，该单晶半导体材料在整个顶部半导体层内具有原子之间的外延对准。半导体材料可以选自但不局限于：硅、锗、硅锗合金、硅碳合金、硅锗碳合金、砷化镓、砷化铟、磷化铟、III-V化合物半导体材料、II-VI化合物半导体材料、有机半导体材料以及其它化合物半导体材料。例如，半导体材料包括单晶硅。顶部半导体层的厚度范围为1nm到2000nm，或可能地10nm到200nm，典型地约30nm到约120nm，但在这里还可涵盖更小或更大的厚度。
可以使用第一导电类型的电掺杂剂来掺杂顶部半导体层内的半导体材料。在第一导电类型为p型的情况下，电掺杂剂为诸如B、Ga和In的p型掺杂剂中的至少一种。在第一导电类型为n型的情况下，电掺杂剂为诸如P、As和Sb的n型掺杂剂中的至少一种。典型地，电掺杂剂的浓度的范围为1.0×1013原子/cm3到1.0×1020原子/cm3，或可能地，1.0×1014原子/cm3到1.0×1019原子/cm3，但在这里还可涵盖更小或更大的浓度。
顶部半导体层具有在与顶部半导体层的最上表面的表面法线的方向垂直的平面内的内建应力。附加地或可替代地，顶部半导体层具有沿着顶部半导体层的最上表面的表面法线的方向的内建应力。在包含体部分和SOI部分的混合衬底的SOI部分中实施本发明的实施例。这里显然还涵盖这样的变型。
半导体层的顶面可以在<100>取向的硅平面上，并且侧壁在<110>硅平面上，其中电流沿<110>方向。可替代地，顶面可以为<110>平面，其中电流沿<110>方向并且侧壁在<100>型方向上。
在顶部半导体层的顶面上形成介电鳍片盖帽层。介电鳍片盖帽层包括诸如介电氧化物、介电氮化物或介电氧氮化物的介电材料。例如，介电鳍片盖帽层包括氮化硅或氧化硅。介电鳍片盖帽层的厚度范围可以为0.5nm到1000nm，或可能地，5nm到100nm，以及典型地，约15nm到约50nm，但在这里还可涵盖更小或更大的厚度。介电鳍片盖帽层可包括单一的同质介电层，或包括具有不同成分的至少两个介电材料层的垂直叠层。
光刻(lithographically)构图介电鳍片盖帽层和顶部半导体层的叠层以形成横向隔离的结构，该横向隔离的结构包括半导体鳍片18和介电鳍片盖帽部分30的垂直叠层。具体而言，顶部半导体层的剩余部分构成了半导体鳍片18，而介电鳍片盖帽层的剩余部分构成了介电鳍片盖帽部分30。
半导体鳍片18具有一对彼此平行的基本沿垂直方向的侧壁。在此将这对基本沿垂直方向的侧壁中的一者称为“第一侧壁”，并且在此将这对基本沿垂直方向的侧壁中的另一者称为“第二侧壁”。半导体鳍片18具有另一对基本沿垂直方向的侧壁，其中在此将它们称为第一端壁和第二端壁。第一和第二端壁中的每一者都邻接第一侧壁和第二侧壁。半导体鳍片18的第一侧壁、第二侧壁、第一端壁以及第二端壁与介质鳍片盖帽部分30的侧壁基本上沿垂直方向相符。在具有后缀“B”的所有附图中，第一侧壁位于被表示为二维图的半导体鳍片18的底侧上，而第二侧壁位于被表示为二维图的半导体鳍片18的顶侧上。在具有后缀“C”的所有附图中，第一端壁位于被表示为二维图的半导体鳍片18的左侧上，而第二端壁位于被表示为二维图的半导体鳍片18的右侧上。
参考图2A-2F，在半导体鳍片18和介电鳍片盖帽部分30的叠层上形成栅极电介质40和栅极导体50。虽然在图2A-2F和这里的之后所有附图中为了简明而略去了底部半导体层6，但是在这以后的所有附图中仍认为存在直接位于绝缘体层10之下的底部半导体层6。
栅极电介质40包括直接位于半导体鳍片18的第一侧壁上的第一栅极电介质和直接位于半导体鳍片18的第二侧壁上的第二栅极电介质。栅极电介质40包括基于半导体的介电材料，例如，氧化硅、氮化硅、氧氮化硅、和/或其叠层。通过对半导体鳍片18的暴露的部分的热转化和/或通过化学气相淀积(CVD)，形成基于半导体的介电材料。可替换地，栅极电介质40包括高k介电材料，例如，HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、其合金、及其硅化物。通过包括例如化学气相淀积(CVD)、原子层淀积(ALD)、分子束外延(MBE)、脉冲激光淀积(PLD)、液体源雾化化学淀积(LSMCD)、物理气相淀积(PVD)等等的本领域中公知的方法，形成高k介电材料。栅极电介质40的厚度范围为0.1nm到60nm，或者在常规介电材料的情况下可能为1nm到3nm，在高k介电材料的情况下可能为2nm到6nm，并可具有1nm到10nm或更小的量级的有效氧化物厚度。
栅极导体50包括导电材料，例如，掺杂的半导体材料、导电金属氮化物、金属材料或其组合。示例性的掺杂的半导体材料包括掺杂的多晶硅、掺杂的含硅半导体合金等等。示例性的导电金属氮化物包括但不限于TaN、TiN、TiAlN、其他的导电难熔金属氮化物、或其合金。在介电鳍片盖帽部分30的顶面之上测量的栅极导体50的厚度范围为2nm到4000nm，或可能地20nm到400nm，以及典型地约40nm到约200nm，但在这里还明显涵盖更小或更大的厚度。栅极导体50的厚度大于介电鳍片盖帽部分30的厚度。
通过在半导体鳍片18的暴露的表面上形成栅极介电层、直接在栅极介电层上形成栅极导体层并光刻构图栅极导体层和栅极介电层的叠层，形成栅极电介质40和栅极导体50。例如，如果通过热或等离子体转变半导体鳍片18的半导体材料而形成栅极介电层，那么栅极介电层仅仅形成在半导体鳍片18的表面上而不是在介电鳍片盖帽部分30的表面上；或者，例如，如果通过淀积介电材料而形成栅极介电层，那么栅极介电层形成在半导体鳍片18的表面上以及介电鳍片盖帽部分30的顶面和侧壁表面上。
光刻构图栅极介电层和栅极导体的叠层，以便作为栅极介电层的剩余部分的栅极电介质40和作为栅极导体层的剩余部分的栅极导体50跨骑在半导体鳍片18的第一端与半导体鳍片18的第二端之间的半导体鳍片18的中间部分。由此，在位于介电鳍片盖帽部分30的一侧上的半导体鳍片18的第一端中暴露半导体鳍片18的第一侧壁的一部分、第二侧壁的一部分以及第一端壁；在位于介电鳍片盖帽部分30的另一侧上的半导体鳍片18的第二端中暴露半导体鳍片18的第一侧壁的另一部分、第二侧壁的另一部分以及第二端壁。
栅极电介质40和栅极导体50沿半导体鳍片18的第一和第二侧壁的平面内的水平方向的宽度为将在第一示例性半导体结构中形成的混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)的栅极长度。
可选地，在该步骤进行晕圈(halo)离子注入和/或源极和漏极延伸(extension)离子注入，以形成晕圈区域(未示出)和/或源极和漏极延伸区域(未示出)。通过淀积保形(conformal)介电层和各向异性蚀刻，在栅极导体50的侧壁上形成栅极隔离物(spacer)55。位于栅极导体50的侧壁上的保形介电层的剩余部分构成栅极隔离物55。栅极隔离物55横向围绕栅极导体50。栅极隔离物55邻接介电鳍片盖帽部分30的顶面。栅极隔离物55提供了栅极导体50的边缘与将要随后形成的源极和漏极区域的边缘的偏移。
根据在栅极隔离物55之上的栅极导体50的侧壁的暴露部分的高度与半导体鳍片18和介电鳍片盖帽部分30的总高度的比率，在半导体鳍片18的第一和第二侧壁以及第一和第二端壁的基部处可以形成或不形成残留介电隔离物(未示出)。具体而言，如果在栅极隔离物55之上的栅极导体50的侧壁的暴露部分的高度大于半导体鳍片18和介电鳍片盖帽部分30的总高度，则在半导体鳍片18的基部处不形成残留介电隔离物。如果在栅极隔离物55之上的栅极导体50的侧壁的暴露部分的高度小于半导体鳍片18和介电鳍片盖帽部分30的总高度，则在半导体鳍片18的基部处形成与栅极隔离物55整体地形成的残留介电隔离物。残留介电隔离物和栅极隔离物55邻接绝缘体层10的顶面。
参考图3A-3F，进行源极和漏极离子注入以将第二导电类型的掺杂剂注入到半导体鳍片18的在第一端中的第一侧壁的一部分、在第一端中的第二侧壁的一部分、在第二端中的第一侧壁的一部分、在第二端中的第二侧壁的一部分、以及第二端壁。第二导电类型与第一导电类型相反。例如，如果第一导电类型为p型，那么第二导电类型为n型，反之亦然。采用成倾斜(angled)离子注入，以将第二导电类型的掺杂剂注入通过半导体鳍片18的第一和第二侧壁以及第二端壁。在图3A和3C中示意性地示出了倾斜离子注入的方向。栅极导体50和介电鳍片盖帽部分30用作离子注入的掩蔽结构。
将第二导电类型的掺杂剂的注入深度选择为小于半导体鳍片18的宽度的一半。半导体鳍片18的宽度为半导体鳍片18的第一侧壁和第二侧壁之间的距离。直接在第一端处的第一侧壁的一部分之下和直接在第一端处的第二侧壁的一部分之下形成第一和第二源极区域62。通过半导体鳍片18的具有第一导电类型的掺杂且没有被注入第二导电类型的掺杂剂的一部分，使第一与第二源极区域62分隔。由此，第一源极区域不邻接第二源极区域。半导体鳍片18的具有第一导电类型的掺杂的部分在这里称为体区域20，其用作本发明实施例中的HSSOI MOSFET的体区域。第一和第二源极区域62中的每一个都具有与栅极导体50的边缘基本上沿垂直方向一致的边缘。此外，第一和第二源极区域62中的每一个都分别邻接第一和第二栅极电介质40的周边部分。可以通过栅极隔离物55的厚度和/或通过倾斜离子注入的倾斜角来调整第一和第二源极区域62与第一和第二栅极电介质40之间的重叠。
漏极区域64从第一栅极电介质的边缘跨过(across)在第二端上的第一侧壁的一部分延伸到第二端壁，跨过第二端壁，并跨过在半导体鳍片18的第二端上的第二侧壁延伸到第二栅极电介质的边缘。漏极区域64具有整体且完整的结构，即，被连接到一起而没有明显的物理界面，是单一的连续的块(contiguous piece)。漏极区域64包括邻接第一侧壁的一部分、邻接第二端壁的第二部分、以及邻接第二侧壁的第三部分。漏极区域64与体区域20之间的界面从介电鳍片盖帽部分30的底面延伸到绝缘体层10的顶面。在漏极区域64与体区域20之间的整个界面基本上沿垂直方向。漏极区域64用作本发明实施例中的HSSOI MOSFET的漏极。漏极区域64具有与栅极导体50的边缘基本上沿垂直方向一致的边缘。此外，漏极区域64邻接第一和第二栅极电介质40中的每一个的周边部分。可以通过采用栅极隔离物和/或通过调整倾斜离子注入的倾斜角来调整漏极区域64与第一和/或第二栅极电介质40之间的重叠。介电鳍片盖帽部分30的底面垂直地邻接漏极区域64和体区域20。
典型地，第一和第二源极区域62和漏极区域64被重掺杂，以在第一和第二源极区域62和漏极区域64的每一个中提供低电阻。例如，第一和第二源极区域62和漏极区域64的掺杂剂浓度的范围为1.0×1018/cm3到1.0×1022/cm3，或可能地，1.0×1019/cm3到1.0×1021/cm3，但在这里还涵盖用于第一和第二源极区域62和漏极区域64的更小或更大的掺杂剂浓度。
参考图4A-4F，在半导体鳍片18和介电鳍片盖帽部分30之上施加光致抗蚀剂67，并进行光刻构图，以掩蔽半导体鳍片18的第二端，而暴露半导体鳍片18的第一端。光致抗蚀剂67的边缘覆盖栅极导体50。可替换地，光致抗蚀剂的边缘覆盖栅极隔离物55并完全覆盖栅极导体50。介电鳍片盖帽部分30的位于半导体鳍片18的第一端之上的子部分被暴露。采用各向异性蚀刻去除介电鳍片盖帽部分30的未被栅极导体50或光致抗蚀剂67覆盖的子部分。在光致抗蚀剂67的边缘覆盖栅极导体50的情况下，栅极导体50和光致抗蚀剂67一起用作各向异性蚀刻的蚀刻掩模。在光致抗蚀剂67的边缘覆盖栅极隔离物55并完全覆盖栅极导体50的情况下，采用光致抗蚀剂67作为各向异性蚀刻的蚀刻掩模。介电鳍片盖帽部分30的剩余部分的边缘与半导体鳍片18的第一端之上的栅极隔离物55的外部边缘基本上沿垂直方向一致。
优选地，各向异性蚀刻对半导体体鳍片18的半导体材料具有选择性。各向异性蚀刻对绝缘体层10可以具有或不具有选择性。一旦半导体鳍片18的第一端的顶面被暴露，去除光致抗蚀剂67。然而，这里还涵盖这样的实施例，其中延缓对光致抗蚀剂67的去除，直到注入第一导电类型的掺杂剂或直到注入复合中心产生元素(recombination-center-generatingelement)的离子。
参考图5A-5F，将第一导电类型的掺杂剂注入到半导体鳍片18的第一端的暴露的顶面。在离子注入之前的半导体鳍片18的第一端的顶面包括第一和第二源极区域62的顶面以及横向邻接第一和第二源极区域62的体区域20的顶面。用第一导电类型的掺杂剂注入体区域20的邻接半导体鳍片18的第一端的顶面并横向邻接第一和第二源极区域62的部分，以形成作为改性的(modified)半导体区域72的第一导电类型的掺杂的区域。在改性的半导体区域72为第一导电类型的掺杂区域的情况下，该改性的半导体区域72的厚度范围为1nm到1000nm，或可选地10nm到100nm，以及典型地，约30nm到约60nm，但这里还涵盖更小或更大的厚度。
离子注入的剂量被设定为使第一导电类型的注入的掺杂剂不改变第一和第二源极区域62的顶部分的掺杂类型。换言之，在改性的半导体区域72中的第一导电类型的掺杂剂的掺杂剂浓度为小于在第一和第二源极区域62中的第二导电类型的掺杂剂的掺杂剂浓度。例如，改性的半导体区域72的掺杂剂浓度的范围为1.0×1015/cm3到5.0×1021/cm3，或可能地，为1.0×1016/cm3到5.0×1020/cm3，以及典型地为约1.0×1018/cm3到约1.0×1020/cm3，但这里还涵盖改性的半导体区域72的更小或更大的掺杂剂浓度。由于引入到改性的半导体区域72中的第一导电类型的附加的掺杂剂，改性的半导体区域72具有大于半导体鳍片18中的体区域20的掺杂剂浓度。
在一种情况下，为了直接在半导体鳍片18的第一端的顶面之下形成改性的半导体区域72，可以没有任何倾斜角地(即，在与半导体鳍片18的顶面垂直的方向上)进行第一导电类型的掺杂剂的离子注入。改性的半导体区域72从半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，延伸到与改性的半导体区域72的深度处于同一高度的第一端壁中的水平线。在该情况下，改性的半导体区域72不邻接绝缘体层10，并且第一端壁包括体区域20的暴露的基本上垂直的表面。
栅极导体50、栅极隔离物55以及介电鳍片盖帽部分30在注入期间阻挡(block)第一导电类型的掺杂剂以防止将第一导电类型的掺杂剂引入到半导体鳍片18中。在该步骤中存在光致抗蚀剂67的情况下，还采用光致抗蚀剂作为注入掩模。如果在离子注入期间存在光致抗蚀剂67，则随后将其去除。
在另一情况下，通过倾斜离子注入将第一导电类型的掺杂剂注入到第一端壁中。将离子注入的倾斜角设置为使第一导电类型的掺杂剂注入通过第一端壁，而防止将第一导电类型的掺杂剂注入到第二端壁。在该情况下，改性的半导体区域72从在半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，跨过第一端壁，延伸到绝缘体层10的顶面。
在又一情况下，将复合中心产生元素的离子注入到半导体鳍片18的第一端的顶面中，以形成改性的半导体区域72。在离子注入之前，半导体鳍片18的第一端的顶面包括第一和第二源极区域62的顶面以及横向邻接第一和第二源极区域62的体区域20的顶面。用复合中心产生元素注入体区域20的邻接半导体鳍片18的第一端的顶面并横向邻接第一和第二源极区域62的部分，以形成包含复合中心的半导体区域，即，改性的半导体区域72。
复合中心产生元素包括，例如，氮、氧、碳、锗、氩、氪、氙、金、铂及其组合。注入到改性的半导体区域72中的复合中心产生元素不是属于元素周期表中的3A族或5A族的电掺杂剂。因为复合中心产生元素不是电性的，因此没有附加的自由空穴或自由电子被添加到改性的半导体区域72。
改性的半导体区域72的厚度范围为1nm到1000nm，或可能地，10nm到100nm，以及典型地约30nm到约60nm，但这里还涵盖更小和更大的厚度。改性的半导体区域72的厚度小于半导体鳍片18的厚度。复合中心产生元素的浓度范围为1.0×1011/cm3到1.0×1022/cm3，或可能地，1.0×1012/cm3到1.0×1021/cm3，但这里还涵盖更小或更大的浓度。确定复合中心产生元素的剂量，以在改性的半导体区域72的厚度内获得浓度范围。
复合中心产生元素在改性的半导体区域72中引入对晶体结构的损伤，例如点缺陷和位错。由于存在注入的复合中心产生元素，改性的半导体区域72即使在激活退火之后也保持高晶体缺陷密度，其中所述激活退火激活第一和第二源极区域62和漏极区域64中的电掺杂剂。高缺陷密度用作复合中心，在该复合中心处，在体区域20中累积的空穴或电子被收集并通过复合而被消除。
在一种情况下，改性的半导体区域72具有与体区域20相同的第一导电类型的掺杂剂的浓度。没有附加的电掺杂剂(即，提供自由电子和自由空穴的诸如3A族元素和5A族元素的掺杂剂)被添加到改性的半导体区域72中。改性的半导体区域72不包括第二导电类型的掺杂剂。
在另一情况下，通过离子注入将第一导电类型的掺杂剂注入到改性的半导体区域72中。如此设定离子注入的剂量，以便第一导电类型的注入掺杂剂不改变第一和第二源极区域62的顶部分的掺杂的类型。换言之，在改性的半导体区域72中的第一导电类型的掺杂剂的掺杂剂浓度小于在第一和第二源极区域62中的第二导电类型的掺杂剂的掺杂剂浓度。例如，改性的半导体区域72中的第一导电类型的掺杂剂的浓度范围为1.0×1015/cm3到5.0×1021/cm3，或可能地，1.0×1016/cm3到5.0×1020/cm3，以及典型地约1.0×1018/cm3到约1.0×1020/cm3，但这里还涵盖改性的半导体区域72的更小或更大的掺杂剂浓度。由于引入到改性的半导体区域72中的第一导电类型的附加的掺杂剂，改性的半导体区域72具有大于半导体鳍片18中的体区域20的掺杂剂浓度。
在一种配置中，为了直接在半导体鳍片18的第一端的顶面之下形成改性的半导体区域72，可以没有任何倾斜角地(即，在与半导体鳍片18的顶面垂直的方向)进行复合中心产生元素的离子注入。改性的半导体区域72从半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，延伸到与改性的半导体区域72的深度处于同一高度的第一端壁中的水平线。在该情况下，改性的半导体区域72不邻接绝缘体层10，并且第一端壁包括体区域20的暴露的基本上垂直的表面。
栅极导体50、栅极隔离物55以及介电鳍片盖帽部分30在注入期间阻挡复合中心产生元素，以防止将复合中心产生元素的离子引入到半导体鳍片18中。在该步骤中存在光致抗蚀剂67的情况下，还采用光致抗蚀剂作为注入掩模。如果在离子注入期间存在光致抗蚀剂67，则随后将其去除。
在另一配置中，通过倾斜离子注入将复合中心产生元素注入到第一端壁中。将离子注入的倾斜角设置为使复合中心产生元素的离子注入通过第一端壁，而防止将复合中心产生元素的离子注入到第二端壁中。在该情况下，改性的半导体区域72从在半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，跨过第一端壁，延伸到绝缘体层10的顶面。
参考图6A-6F，在半导体鳍片18的暴露的半导体表面上形成金属半导体合金部分。例如，通过在暴露的半导体表面上淀积金属层和使金属层与其之下的半导体材料反应，来形成金属半导体合金部分。
直接在第一和第二源极区域62的外部表面、改性的半导体区域72以及在第一端壁上的体区域20的任何暴露的表面(如果存在)上，形成源极侧金属半导体合金部分82。由此，源极侧金属半导体合金部分82邻接并被电短路到第一和第二源极区域62、改性的半导体区域72、以及可选地，在第一端壁上的体区域20。源极侧金属半导体合金部分82还邻接介电鳍片盖帽部分30的侧壁表面。如果不形成残留介电隔离物，源极侧金属半导体合金部分82邻接绝缘体层10的顶面。如果存在残留介电隔离物，源极侧金属半导体合金部分82邻接残留介电隔离物。源极侧金属半导体合金部分82具有整体且完整的结构。
直接在漏极区域64的外部表面上形成漏极侧金属半导体合金部分84。漏极侧金属半导体合金部分84邻接漏极区域64，不邻接体区域20。漏极侧金属半导体合金部分84还邻接介电鳍片盖帽部分30的侧壁表面。如果不形成残留介电隔离物，漏极侧金属半导体合金部分84邻接绝缘体层10的顶面。如果存在残留介电隔离物，漏极侧金属半导体合金部分84邻接残留介电隔离物。漏极侧金属半导体合金部分84具有整体且完整的结构。
源极侧金属半导体合金部分82和漏极侧金属半导体合金部分84包括半导体鳍片18的半导体材料与金属层的合金。在半导体鳍片18包括硅的情况下，源极侧金属半导体合金部分82和漏极侧金属半导体合金部分84包括金属硅化物。在半导体鳍片18包括硅锗合金的情况下，源极侧金属半导体合金部分82和漏极侧金属半导体合金部分84包括金属锗硅化物(germano-silicide)。如果栅极导体50包括半导体材料、直接在栅极导体50上形成栅极侧金属半导体合金部分(未示出)。
参考图7A-7F，在半导体鳍片18之上并直接在源极侧金属半导体合金部分82、漏极侧金属半导体合金部分84、介电鳍片盖帽部分30、栅极隔离物55、以及栅极导体50或直接形成在栅极导体50上的栅极侧金属半导体合金部分(未示出)的至少一者上，形成中段制程(MOL)介电层90。MOL介电层90包括氧化硅、氮化硅、化学气相淀积(CVD)低k介电材料、旋涂(spin-on)低k介电材料、或其叠层。MOL介电层90可包含可移动离子扩散阻挡层，其防止来自后段制程(BEOL)介电层的诸如钠和钾的可移动离子的扩散。此外，MOL介电层90可包含应力衬里，其在下伏的结构上施加拉伸或压缩应力，以调整直接位于第一和第二栅极电介质40之下的HSSOI MOSFET的沟道中的电荷载流子迁移率。
在MOL介电层90中形成接触过孔并用金属进行填充，以形成各种金属接触。例如，可形成垂直地邻接源极侧金属半导体合金部分82的源极接触过孔92和横向地邻接漏极侧金属半导体合金部分84的至少一个漏极侧接触过孔94。因为没有直接在半导体鳍片18的顶面上形成漏极侧金属半导体合金部分84，至少一个漏极侧接触过孔94横向地邻接漏极侧金属半导体合金部分84。通过形成至少一个跨骑漏极区域64与漏极侧金属半导体合金部分84之间的基本上垂直的界面的至少一个漏极侧过孔来实现这一点。
可以将HSSOI MOSFET取向为利用选自第一和第二侧壁的所有可能取向的晶体取向。具体而言，将第一和第二侧壁的表面取向选择为使直接位于第一和第二栅极电介质40之下的沟道中的HSSOI MOSFET的电荷载流子迁移率最大化。通过改性的半导体区域72，HSSOI MOSFET的体区域20被电连接到源极侧金属半导体合金部分82。
参考图8A-8F，第一示例性半导体结构的一种变型源自通过在对应于图3A-3F的处理步骤中将第二导电类型的掺杂剂注入到第一端壁而得到的第一示例性半导体结构。采用倾斜离子注入将第二导电类型的掺杂剂注入到第一端壁中，由此连接第一和第二源极区域62。形成整体且完整结构的一体的源极区域62’，其从第一栅极电介质的边缘，跨过第一端上的第一侧壁到第一端壁的部分，跨过第一端壁，跨过半导体鳍片18的第一端上的第二侧壁，延伸到第二栅极电介质的边缘。一体的源极区域62’包括图7A-7F的第一和第二源极区域62。
参考图9A-9F，根据本发明的第二实施例的第二示例性半导体结构源自图2A-2F的第一示例性半导体结构。在半导体鳍片18和介电鳍片盖帽部分30之上施加光致抗蚀剂57，并对其进行光刻构图，以掩蔽半导体鳍片18的第一端，而暴露半导体鳍片18的第二端。光致抗蚀剂57的边缘覆盖栅极导体50。可替换地，光致抗蚀剂的边缘覆盖栅极隔离物55并完全覆盖栅极导体50。介电鳍片盖帽部分30的位于半导体鳍片18的第二端之上的子部分被暴露。采用各向异性蚀刻，去除介电鳍片盖帽部分30的未被栅极导体50或光致抗蚀剂57覆盖的子部分。在光致抗蚀剂57的边缘覆盖栅极导体50的情况下，栅极导体50和光致抗蚀剂57一起用作各向异性蚀刻的蚀刻掩模。在光致抗蚀剂57的边缘覆盖栅极隔离物55并完全覆盖栅极导体50的情况下，采用光致抗蚀剂57作为各向异性蚀刻的蚀刻掩模。介电鳍片盖帽部分30的剩余部分的边缘与在半导体鳍片18的第二端之上的栅极隔离物55的外部边缘基本上沿垂直方向一致。
优选地，各向异性蚀刻对半导体体鳍片18的半导体材料具有选择性。各向异性蚀刻对绝缘体层10可以具有或不具有选择性。一旦半导体鳍片18的第二端的顶面被暴露，去除光致抗蚀剂57。
参考图10A-10F，进行源极和漏极离子注入，以将第二导电类型的掺杂剂注入到半导体鳍片18的第一端中的第一侧壁的一部分、第一端中的第二侧壁的一部分、第二端中的第一侧壁的一部分、第二端中的第二侧壁的一部分以及第二端壁。如上所述，第二导电类型与第一导电类型相反。采用倾斜离子注入将第二导电类型的掺杂剂注入通过半导体鳍片18的第一和第二侧壁和第二端壁。在图10A和10C中示意性地倾斜离子注入的方向。栅极导体50和介电鳍片盖帽部分30用作离子注入的掩蔽结构。
第二导电类型的掺杂剂的注入深度被选择为小于半导体鳍片18的宽度的一半，更典型地，到稍微远离鳍片侧壁的位置。以与第一实施例相同的方式，直接在第一端处的第一侧壁的一部分之下和直接在第一端处的第二侧壁的一部分之下形成第一和第二源极区域62。
漏极区域66在横向方向上从第一栅极电介质的边缘，跨过在第二端上的第一侧壁到第二端壁的部分，跨过第二端壁，跨过在半导体鳍片18的第二端上的第二侧壁，延伸到第二栅极电介质的边缘。漏极区域还从在第二端上的第一侧壁，直到半导体鳍片18的第二端的顶面，跨过半导体鳍片18的第二端的顶面，延伸到半导体鳍片18的第二端上的第二侧壁。由此，半导体鳍片的第二端的所有暴露的表面为漏极区域66的表面。漏极区域66具有整体且完整的结构，即，被连接到一起而没有明显的物理界面，是单一的连续的块。
漏极区域66包括邻接第一侧壁的一部分、邻接第二端壁的第二部分、邻接第二侧壁的第三部分、以及邻接半导体鳍片18的第二端的顶面的第四部分。在漏极区域66与体区域20之间的界面包括在漏极区域66的第四部分与体区域20之间的基本上水平的表面以及在漏极区域20的第一、第二、第三部分与体区域20之间的基本上垂直的表面。由此，体区域20的一部分在漏极区域66之下。漏极区域66用作本发明实施例中的HSSOIMOSFET的漏极。漏极区域66具有与栅极导体50的边缘基本上沿垂直方向一致的边缘。此外，漏极区域66邻接第一和第二栅极电介质40中的每一个的周边部分。可以通过栅极隔离物55的厚度和/或倾斜离子注入的倾斜角来调整漏极区域66与第一和/或第二栅极电介质40之间的重叠。介电鳍片盖帽部分30的底面垂直地邻接漏极区域66和体区域20。
典型地，第一和第二源极区域62和漏极区域66被重掺杂，以在第一和第二源极区域62和漏极区域66的每一个中提供低电阻。例如，第一和第二源极区域62和漏极区域66的掺杂剂的浓度范围为1.0×1018/cm3到1.0×1022/cm3，或可能地，1.0×1019/cm3到1.0×1021/cm3，但在这里还涵盖用于第一和第二源极区域62和漏极区域66的更小或更大的掺杂剂浓度。
参考图11A-11F，通过蚀刻去除介电鳍片盖帽部分30的位于半导体鳍片18的第一端之上且未被栅极导体50或栅极隔离物55所覆盖的暴露的子部分，其中蚀刻可以为各向异性离子蚀刻或各向同性蚀刻。采用栅极导体50和栅极隔离物55一起作为蚀刻掩模。优选地，蚀刻对半导体鳍片18的材料具有选择性。不是必须地，但优选地，蚀刻对绝缘体层10的材料具有选择性。在蚀刻之后，半导体鳍片18的第一端的顶面被暴露。
将第一导电类型的掺杂剂注入到半导体鳍片18的第一端和第二端的暴露的顶面。在离子注入之前的半导体鳍片18的第一端的顶面包括第一和第二源极区域62的顶面和横向邻接第一和第二源极区域62的体区域20的顶面。在离子注入之前的半导体鳍片18的第二端的顶面是漏极区域66的顶面。
用第一导电类型的掺杂剂注入体区域20的邻接半导体鳍片18的第一端的顶面且横向邻接第一和第二源极区域62的部分，以形成改性的半导体区域72。改性的半导体区域72的厚度范围为1nm到1000nm，或可能地10nm到100nm，以及典型地，约30nm到约60nm，但这里还涵盖更小或更大的厚度。
离子注入的剂量被设定为使第一导电类型的注入的掺杂剂不改变第一和第二源极区域62的顶部分的掺杂类型。同样，第一导电类型的注入的掺杂剂不改变漏极区域66的注入的顶部分的掺杂类型。在改性的半导体区域72中的第一导电类型的掺杂剂的掺杂剂浓度小于在第一和第二源极区域62和漏极区域66中的第二导电类型的掺杂剂的掺杂剂浓度。例如，改性的半导体区域72的掺杂剂浓度的范围为1.0×1015/cm3到5.0×1021/cm3，或可能地，1.0×1016/cm3到5.0×1020/cm3，以及典型地约1.0×1018/cm3到约1.0×1020/cm3，但这里还涵盖改性的半导体区域72的更小或更大的掺杂剂浓度。由于引入到改性的半导体区域72中的第一导电类型的附加的掺杂剂，改性的半导体区域72具有大于半导体鳍片18中的体区域20的掺杂剂浓度。
在一种情况下，为了直接在半导体鳍片18的第一端的顶面之下形成改性的半导体区域72，可以没有任何倾斜角地(即，在与半导体鳍片18的顶面垂直的方向上)进行第一导电类型的掺杂剂的离子注入。改性的半导体区域72从半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，延伸到与改性的半导体区域72的深度处于同一高度的第一端壁中的水平线。在该情况下，改性的半导体区域72不邻接绝缘体层10，并且第一端壁包括体区域20的暴露的基本上垂直的表面。
栅极导体50、栅极隔离物55以及介电鳍片盖帽部分30在注入期间阻挡第一导电类型的掺杂剂，以防止将第一导电类型的掺杂剂引入到半导体鳍片18中。
在另一情况下，通过倾斜离子注入将第一导电类型的掺杂剂注入到第一端壁中。将离子注入的倾斜角设置为使第一导电类型的掺杂剂注入通过第一端壁，而防止将第一导电类型的掺杂剂注入到第二端壁中。在该情况下，改性的半导体区域72从在半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，跨过第一端壁，延伸到绝缘体层10的顶面。
在又一情况下，以与第一实施例相同的方式，将复合中心产生元素的离子注入到半导体鳍片18的第一端和第二端的暴露的顶面中。在离子注入之前，半导体鳍片18的第一端的顶面包括第一和第二源极区域62的顶面和横向邻接第一和第二源极区域62的体区域20的顶面。在离子注入之前，半导体鳍片18的第二端的顶面为漏极区域66的顶面。
用复合中心产生元素的离子注入体区域20的邻接半导体鳍片18的第一端的顶面且横向地邻接第一和第二源极区域62的部分，以形成改性的半导体区域72。改性的半导体区域72的厚度范围为1nm到1000nm，或可能地，10nm到100nm，以及典型地约30nm到约60nm，但这里还涵盖更小和更大的厚度。复合中心产生元素的原子浓度与第一实施例的相同。
改性的半导体区域72可具有与体区域20相同的第一导电类型的掺杂剂的原子浓度，或具有比体区域20更高的第一导电类型的掺杂剂的原子浓度。在将第一导电类型的任何附加的掺杂剂引入到改性的半导体区域72中的情况下，采用与第一实施例相同的方法。
在一种情况下，为了直接在半导体鳍片18的第一端的顶面之下形成改性的半导体区域72，可以没有任何倾斜角地(即，在与半导体鳍片18的顶面垂直的方向上)进行复合中心产生元素的离子注入。改性的半导体区域72从半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，延伸到与改性的半导体区域72的深度处于同一高度的第一端壁中的水平线。在该情况下，改性的半导体区域72不邻接绝缘体层10，并且第一端壁包括体区域20的暴露的基本上垂直的表面。
栅极导体50、栅极隔离物55以及介电鳍片盖帽部分30在注入期间阻挡复合中心产生元素，以防止将复合中心产生元素引入到半导体鳍片18中。
在另一情况下，通过倾斜离子注入将复合中心产生元素的离子注入到第一端壁中。将离子注入的倾斜角设置为使复合中心产生元素的离子注入通过第一端壁，而防止将复合中心产生元素的离子注入到第二端壁中。在该情况下，改性的半导体区域72从在半导体鳍片18的顶面上的介电鳍片盖帽部分30的边缘，跨过半导体鳍片18的第一端部分的顶面，跨过第一端壁，延伸到绝缘体层10的顶面。
参考图12A-12F，以与第一实施例相同的方式在半导体鳍片18的暴露的半导体表面上形成金属半导体合金部分。直接在第一和第二源极区域62的外部表面、改性的半导体区域72、以及在第一端壁上的体区域20的任何暴露的表面(如果存在)上形成源极侧金属半导体合金部分82。如果不形成残留介电隔离物，源极侧金属半导体合金部分82邻接绝缘体层10的顶面。如果存在残留介电隔离物，源极侧金属半导体合金部分82邻接残留介电隔离物。源极侧金属半导体合金部分82具有整体且完整的结构
直接在漏极区域66的外部表面上形成漏极侧金属半导体合金部分86。具体而言，直接在半导体鳍片18的第一侧壁的第二端、第二侧壁的第二端、第二端壁、以及第二端的顶面上形成漏极侧金属半导体合金部分。由此，漏极侧金属半导体合金部分86的子部分覆盖漏极区域66和体区域20的一部分。漏极侧金属半导体合金部分86邻接漏极区域66，而不邻接体区域20。漏极侧金属半导体合金部分86还邻接介电鳍片盖帽部分30的侧壁表面，其中该侧壁表面与栅极隔离物55的边缘基本上沿垂直方向一致。如果不形成残留介电隔离物，漏极侧金属半导体合金部分86邻接绝缘体层10的顶面。如果存在残留介电隔离物，漏极侧金属半导体合金部分86邻接残留介电隔离物。漏极侧金属半导体合金部分86具有整体且完整的结构。
与第一实施例相同，源极侧金属半导体合金部分82和漏极侧金属半导体合金部分86包括半导体鳍片18的半导体材料与金属层的合金。
参考图13A-13F，与第一实施例相同，在半导体鳍片18之上形成中段制程(MOL)介电层90。在MOL介电层90中形成接触过孔并用金属进行填充，以形成各种金属接触。例如，形成垂直地邻接源极侧金属半导体合金部分82的源极接触过孔92和垂直地邻接漏极侧金属半导体合金部分86的漏极侧接触过孔94。因为直接在半导体鳍片18的顶面上形成漏极侧金属半导体合金部分86，漏极侧接触过孔垂直地邻接漏极侧金属半导体合金部分86。
与第一实施例相同，可以将HSSOI MOSFET取向为利用选自第一和第二侧壁的所有可能取向的晶体取向。通过改性的半导体区域72，HSSOIMOSFET的体区域20被电连接到源极侧金属半导体合金部分82。
参考图14A-14F，第二示例性半导体结构的一种变型源自通过在对应于图11A-11F的处理步骤中将第二导电类型的掺杂剂注入到第一端壁而得到的第二示例性半导体结构。采用倾斜离子注入将第二导电类型的掺杂剂注入到第一端壁中，由此连接第一和第二源极区域62。形成整体且完整结构的一体的源极区域62’，其从第一栅极电介质的边缘，跨过第一端上的第一侧壁到第一端壁的部分，跨过第一端壁，跨过半导体鳍片18的第一端上的第二侧壁，延伸到第二栅极电介质的边缘。一体的源极区域62’包括图13A-13F的第一和第二源极区域62。
参考图15A-15F，根据本发明的第三实施例的第三示例性半导体结构源自图10A-10F的第二示例性半导体结构。与第二实施例相同，采用倾斜离子注入将第二导电类型的掺杂剂注入通过半导体鳍片18的第一和第二侧壁以及第二端壁。然而，在源极和漏极离子注入期间，调整注入到半导体鳍片18的第二端中的第二导电类型的掺杂剂的能量和剂量，以便半导体鳍片18的整个第二端具有第二导电类型的掺杂。换言之，半导体鳍片18的整个第二端变为漏极区域68。漏极区域68具有整体且完整的结构，即，被连接到一起而没有明显的物理界面，是单一的连续的块。
在漏极区域68与体区域20之间的整个界面是基本上垂直的。在漏极区域68与体区域20之间的界面从介电鳍片盖帽部分30的底面延伸到绝缘体层10的顶面。漏极区域68不覆盖体区域20，且垂直地邻接绝缘体层10。在图15A和15C中示意性示出了倾斜离子注入的方向。栅极导体50和介电鳍片盖帽部分30用作离子注入的掩蔽结构。第三实施例的第一和第二源极区域62可以与第二实施例的第一和第二源极区域62相同。
漏极区域68用作本发明的实施例中的HSSOI MOSFET的漏极。漏极区域68具有与栅极导体50的边缘基本上沿垂直方向一致的边缘。此外，漏极区域68邻接第一和第二栅极电介质40中的每一个的周边部分。可以通过栅极隔离物55的厚度和/或通过倾斜离子注入的倾斜角来调整漏极区域68与第一和/或第二栅极电介质40之间的重叠。介电鳍片盖帽部分30的底面垂直地邻接漏极区域68和体区域20。
典型地，第一和第二源极区域62和漏极区域68被重掺杂，以在第一和第二源极区域62以及漏极区域68的每一个中提供低电阻。例如，第一和第二源极区域62以及漏极区域68的掺杂剂浓度的范围为1.0×1018/cm3到1.0×1022/cm3，或可能地，1.0×1019/cm3到1.0×1021/cm3，但在这里还涵盖用于第一和第二源极区域62和漏极区域68的更小或更大的掺杂剂浓度。
参考图16A-16F，与第二实施例相同，进行对应于图11A-13F的处理步骤。与在第一和第二实施例中相同，可以将HSSOI MOSFET取向为利用选自第一和第二侧壁的所有可能取向的晶体取向。通过改性的半导体区域72，HSSOI MOSFET的体区域20被电连接到源极侧金属半导体合金部分82。
参考图17A-17F，第三示例性半导体结构的一种变型源自通过在对应于图11A-11F的处理步骤中将第二导电类型的掺杂剂注入到第一端壁中而得到的第三示例性半导体结构。采用倾斜离子注入将第二导电类型的掺杂剂注入到第一端壁中，由此连接第一和第二源极区域62。形成整体且完整结构的一体的源极区域62’，其从第一栅极电介质的边缘，跨过第一端上的第一侧壁到第一端壁的部分，跨过第一端壁，跨过半导体鳍片18的第一端上的第二侧壁，延伸到第二栅极电介质的边缘。一体的源极区域62’包括图16A-16F的第一和第二源极区域62。
参考图18A-18F，根据本发明的第四实施例的第四示例性半导体结构源自通过省略在对应于图5A-5F的处理步骤中的改性的半导体区域72的形成而得到的第一示例性半导体结构。由此，源极侧金属半导体合金部分82邻接第一和第二源极区域62以及体区域20的位于第一和第二源极区域62之间的部分。与之前的实施例相同，可以将HSSOI MOSFET取向为利用选自第一和第二侧壁的所有可能取向的晶体取向。HSSOI MOSFET的体区域20被直接电连接到源极侧金属半导体合金部分82。
参考图19A-19F，根据本发明的第五实施例的第五示例性半导体结构源自通过省略在对应于图11A-11F的处理步骤中的改性的半导体区域72的形成而得到的第二示例性半导体结构。由此，源极侧金属半导体合金部分82邻接第一和第二源极区域62以及体区域20的位于第一和第二源极区域62之间的部分。与之前的实施例相同，可以将HSSOI MOSFET取向为利用选自第一和第二侧壁的所有可能取向的晶体取向。HSSOI MOSFET的体区域20被直接电连接到源极侧金属半导体合金部分82。
参考图20A-20F，根据本发明的第六实施例的第六示例性半导体结构源自通过省略在对应于图11A-11F的处理步骤中的改性的半导体区域72的形成而得到的第三示例性半导体结构。由此，源极侧金属半导体合金部分82邻接第一和第二源极区域62以及体区域20的位于第一和第二源极区域62之间的部分。与之前的实施例相同，可以将HSSOI MOSFET取向为利用选自第一和第二侧壁的所有可能取向的晶体取向。HSSOI MOSFET的体区域20被直接电连接到源极侧金属半导体合金部分82。
虽然关于特定的实施例描述了本发明，但根据上述描述，很明显，多种替代、修改和变型对于本领域的技术人员而言是显而易见的。因此，本发明旨在涵盖落入本发明和下列权利要求的范围和精神内的所有这样的替代、修改和变型。

Claims (26)

1.一种金属氧化物半导体场效应晶体管，包括：
半导体鳍片，其具有第一侧壁、第二侧壁、以及基本上水平的顶面，并直接位于在衬底上的绝缘体层上，其中所述第一和第二侧壁基本上彼此平行并基本上沿垂直方向；
体区域，其位于所述半导体鳍片内并具有第一导电类型的掺杂，且垂直地邻接所述绝缘体层；
第一源极区域，其位于所述半导体鳍片的第一端内并直接在所述第一侧壁上，且具有第二导电类型的掺杂，其中所述第二导电类型与所述第一导电类型相反；
第二源极区域，其位于所述半导体鳍片的所述第一端内并直接在所述第二侧壁上，且具有所述第二导电类型的掺杂；以及
金属半导体合金部分，其直接在所述第一源极区域、所述第二源极区域的外部表面上、以及所述半导体鳍片的具有所述第一导电类型的掺杂并位于所述第一源极区域与所述第二源极区域之间的部分的顶面上。
2.根据权利要求1的金属氧化物半导体场效应晶体管，还包括漏极区域，所述漏极区域位于所述半导体鳍片的第二端内并具有所述第二导电类型的掺杂，其中所述漏极区域通过所述体区域而与所述第一和第二源极区域分隔，并且其中所述第二端位于所述半导体鳍片的所述第一端的相反侧。
3.根据权利要求2的金属氧化物半导体场效应晶体管，其中所述漏极区域直接位于所述第一侧壁上且直接位于所述第二侧壁上。
4.根据权利要求3的金属氧化物半导体场效应晶体管，其中所述漏极区域是连续的并包括直接位于所述半导体鳍片的端壁上的部分，其中所述端壁基本上垂直于所述第一侧壁和所述第二侧壁并与所述第一侧壁和所述第二侧壁直接相接。
5.根据权利要求3的金属氧化物半导体场效应晶体管，还包括：
第一栅极电介质，其邻接所述第一侧壁的中间部分；
第二栅极电介质，其邻接所述第二侧壁的中间部分；以及
栅极导体，其邻接所述第一栅极电介质和所述第二栅极电介质。
6.根据权利要求5的金属氧化物半导体场效应晶体管，其中所述第一栅极电介质不邻接所述第二栅极电介质。
7.根据权利要求3的金属氧化物半导体场效应晶体管，其中所述第一源极区域的边缘和所述第二源极区域的边缘基本上对准所述栅极导体的边缘，并且其中所述漏极区域的边缘基本上对准所述栅极导体的另一边缘。
8.根据权利要求3的金属氧化物半导体场效应晶体管，还包括介电鳍片盖帽部分，其垂直地邻接所述体区域和所述漏极区域。
9.根据权利要求8的金属氧化物半导体场效应晶体管，其中所述介电鳍片盖帽部分覆盖整个所述漏极区域，并且其中所述介电鳍片盖帽部分的边缘基本上对准所述栅极导体。
10.根据权利要求3的金属氧化物半导体场效应晶体管，还包括：
介电鳍片盖帽部分，其垂直地邻接所述体区域；以及
栅极导体，其垂直地邻接所述介电鳍片盖帽部分，其中所述栅极导体的侧壁与所述介电鳍片盖帽部分的侧壁基本上沿垂直方向一致。
11.根据权利要求10的金属氧化物半导体场效应晶体管，其中所述漏极区域是连续的并包括这样的部分，该部分直接位于所述半导体鳍片的顶面上并从所述半导体鳍片的端壁延伸到所述介电鳍片盖帽部分的边缘。
12.根据权利要求11的金属氧化物半导体场效应晶体管，其中所述体区域的一部分在所述漏极区域的一部分之下。
13.根据权利要求11的金属氧化物半导体场效应晶体管，其中所述体区域与所述漏极区域之间的边界从所述半导体部分的顶面延伸到所述绝缘体层，其中整个所述边界与所述栅极导体的边缘基本上沿垂直方向一致。
14.根据权利要求1的金属氧化物半导体场效应晶体管，其中所述半导体鳍片的具有所述第一导电类型的掺杂的所述部分是所述体区域的一部分。
15.根据权利要求1的金属氧化物半导体场效应晶体管，其中所述半导体鳍片的所述部分是其掺杂剂浓度大于所述体区域的掺杂剂浓度的第一导电类型掺杂的区域。
16.根据权利要求15的金属氧化物半导体场效应晶体管，其中所述第一源极区域和所述第二源极区域的掺杂剂浓度大于所述第一导电类型掺杂的区域的所述掺杂剂浓度。
17.根据权利要求1的金属氧化物半导体场效应晶体管，其中整个所述半导体鳍片是单晶。
18.一种形成金属氧化物半导体场效应晶体管的方法，包括以下步骤：
形成半导体鳍片，所述半导体鳍片具有第一侧壁、第二侧壁、以及基本上水平的顶面，并直接位于绝缘体层上，且具有第一导电类型的掺杂，其中所述第一和第二侧壁基本上彼此平行并基本上沿垂直方向；
直接在所述半导体鳍片的第一端内的所述第一侧壁上形成具有第二导电类型的掺杂的第一源极区域，其中所述第二导电类型与所述第一导电类型相反；
直接在所述半导体鳍片的所述第一端内的所述第二侧壁上形成具有所述第二导电类型的掺杂的第二源极区域；以及
直接在所述第一源极区域、所述第二源极区域的外部表面上、以及所述半导体鳍片的具有所述第一导电类型的掺杂并位于所述第一源极区域与所述第二源极区域之间的部分的顶面上形成金属半导体合金部分。
19.根据权利要求18的方法，还包括在所述半导体鳍片的第二端内形成具有所述第二导电类型的掺杂的漏极区域，其中所述漏极区域不邻接所述第一和第二源极区域，并且其中所述第二端位于所述第一端的相反侧。
20.根据权利要求19的方法，还包括以下步骤：
提供包括所述绝缘体层和顶部半导体层的绝缘体上半导体层；
在所述顶部半导体层上形成介电鳍片盖帽层；以及
构图所述介电鳍片盖帽层和所述顶部半导体层，其中所述介电鳍片盖帽层的剩余部分构成介电鳍片盖帽部分，其中所述顶部半导体层的剩余部分构成所述半导体鳍片，并且其中所述第一侧壁和所述第二侧壁与所述介电鳍片盖帽部分的侧壁基本上沿垂直方向一致。
21.根据权利要求20的方法，其中通过注入所述第二导电类型的离子而形成所述第一源极区域、所述第二源极区域、以及所述漏极区域。
22.根据权利要求20的方法，其中所述漏极区域是连续的并包括直接位于所述半导体鳍片的端壁上的部分，其中所述端壁基本上垂直于所述第一侧壁和所述第二侧壁并与所述第一侧壁和所述第二侧壁直接相接。
23.根据权利要求20的方法，还包括以下步骤：
直接在所述第一侧壁的中间部分上形成第一栅极电介质；
直接在所述第二侧壁的中间部分上形成第二栅极电介质；以及
直接在所述第一栅极电介质、所述第二栅极电介质、以及所述介电鳍片盖帽部分上形成栅极导体。
24.根据权利要求20的方法，其中所述介电鳍片盖帽部分覆盖整个所述漏极区域，并且其中所述介电鳍片盖帽部分的边缘基本上对准所述栅极导体。
25.根据权利要求20的方法，还包括将所述第一导电类型的掺杂剂注入通过位于所述第一源极区域与所述第二源极区域之间的所述半导体鳍片的所述基本上水平的顶面的一部分。
26.一种形成金属氧化物半导体场效应晶体管的方法，包括以下步骤：
形成半导体鳍片，所述半导体鳍片具有第一侧壁、第二侧壁、以及基本上水平的顶面，并直接位于绝缘体层上，且具有第一导电类型的掺杂，其中所述第一和第二侧壁基本上彼此平行并基本上沿垂直方向；
直接在所述基本上水平的顶面之下形成包含复合中心的半导体区域，所述包含复合中心的半导体区域包括非晶化的半导体材料并具有所述第一导电类型的掺杂；以及
直接在所述包含复合中心的半导体区域和至少一个源极区域上形成金属半导体合金部分，所述至少一个源极区域形成在所述半导体鳍片内并具有第二导电类型的掺杂，其中所述第二导电类型与所述第一导电类型相反。
CN200910222444.9A 2008-12-23 2009-11-13 体接触的混合表面绝缘体上半导体结构及其方法 Expired - Fee Related CN101764158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/342,373 US8227867B2 (en) 2008-12-23 2008-12-23 Body contacted hybrid surface semiconductor-on-insulator devices
US12/342,373 2008-12-23

Publications (2)

Publication Number Publication Date
CN101764158A CN101764158A (zh) 2010-06-30
CN101764158B true CN101764158B (zh) 2012-05-23

Family

ID=42264781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910222444.9A Expired - Fee Related CN101764158B (zh) 2008-12-23 2009-11-13 体接触的混合表面绝缘体上半导体结构及其方法

Country Status (5)

Country Link
US (3) US8227867B2 (zh)
JP (1) JP5528085B2 (zh)
KR (1) KR20100073979A (zh)
CN (1) CN101764158B (zh)
TW (1) TWI512975B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032759A1 (en) * 2008-08-11 2010-02-11 International Business Machines Corporation self-aligned soi schottky body tie employing sidewall silicidation
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8174055B2 (en) * 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
CN101931008B (zh) * 2010-07-13 2015-04-08 中国科学院上海微系统与信息技术研究所 一种具有体接触结构的pd soi器件
US8698245B2 (en) * 2010-12-14 2014-04-15 International Business Machines Corporation Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure
US9385050B2 (en) * 2011-01-06 2016-07-05 Globalfoundries Inc. Structure and method to fabricate resistor on finFET processes
JP2014531770A (ja) 2011-09-30 2014-11-27 インテル・コーポレーション トランジスタゲート用のキャップ誘電体構造
US9580776B2 (en) 2011-09-30 2017-02-28 Intel Corporation Tungsten gates for non-planar transistors
EP3923347B1 (en) 2011-09-30 2024-04-03 Sony Group Corporation Tungsten gates for non-planar transistors
DE112011105702T5 (de) 2011-10-01 2014-07-17 Intel Corporation Source-/Drain-Kontakte für nicht planare Transistoren
US9087915B2 (en) * 2011-12-06 2015-07-21 Intel Corporation Interlayer dielectric for non-planar transistors
US9219056B2 (en) 2012-03-27 2015-12-22 International Business Machines Corporation Passive devices for FinFET integrated circuit technologies
US9024355B2 (en) * 2012-05-30 2015-05-05 International Business Machines Corporation Embedded planar source/drain stressors for a finFET including a plurality of fins
KR20140040543A (ko) 2012-09-26 2014-04-03 삼성전자주식회사 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치
US9425296B2 (en) * 2013-09-09 2016-08-23 Qualcomm Incorporated Vertical tunnel field effect transistor
US9564443B2 (en) * 2014-01-20 2017-02-07 International Business Machines Corporation Dynamic random access memory cell with self-aligned strap
US9214557B2 (en) * 2014-02-06 2015-12-15 Globalfoundries Singapore Pte. Ltd. Device with isolation buffer
US20150255555A1 (en) * 2014-03-05 2015-09-10 Globalfoundries Inc. Methods of forming a non-planar ultra-thin body device
US10366988B2 (en) * 2015-08-14 2019-07-30 International Business Machines Corporation Selective contact etch for unmerged epitaxial source/drain regions
US10461164B2 (en) * 2017-05-22 2019-10-29 Qualcomm Incorporated Compound semiconductor field effect transistor with self-aligned gate
KR102449608B1 (ko) * 2017-12-21 2022-10-04 삼성전자주식회사 반도체 소자의 제조 방법
US11393934B2 (en) * 2017-12-27 2022-07-19 Intel Corporation FinFET based capacitors and resistors and related apparatuses, systems, and methods
JP7464554B2 (ja) * 2021-03-12 2024-04-09 株式会社東芝 高周波トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250945A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007311498A (ja) * 2006-05-17 2007-11-29 Denso Corp 半導体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965213A (en) * 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5821575A (en) * 1996-05-20 1998-10-13 Digital Equipment Corporation Compact self-aligned body contact silicon-on-insulator transistor
US6300182B1 (en) * 2000-12-11 2001-10-09 Advanced Micro Devices, Inc. Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage
JP2002261292A (ja) * 2000-12-26 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
US6534373B1 (en) * 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. MOS transistor with reduced floating body effect
US6466489B1 (en) * 2001-05-18 2002-10-15 International Business Machines Corporation Use of source/drain asymmetry MOSFET devices in dynamic and analog circuits
US6774437B2 (en) * 2002-01-07 2004-08-10 International Business Machines Corporation Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
US7388259B2 (en) * 2002-11-25 2008-06-17 International Business Machines Corporation Strained finFET CMOS device structures
AU2002368388A1 (en) 2002-11-25 2004-06-18 International Business Machines Corporation Strained finfet cmos device structures
US6768156B1 (en) * 2003-02-10 2004-07-27 Micron Technology, Inc. Non-volatile random access memory cells associated with thin film constructions
US7105894B2 (en) * 2003-02-27 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts to semiconductor fin devices
US6800885B1 (en) * 2003-03-12 2004-10-05 Advance Micro Devices, Inc. Asymmetrical double gate or all-around gate MOSFET devices and methods for making same
US6967143B2 (en) * 2003-04-30 2005-11-22 Freescale Semiconductor, Inc. Semiconductor fabrication process with asymmetrical conductive spacers
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US7141480B2 (en) * 2004-03-26 2006-11-28 Texas Instruments Incorporated Tri-gate low power device and method for manufacturing the same
JP2006013303A (ja) * 2004-06-29 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US7098507B2 (en) * 2004-06-30 2006-08-29 Intel Corporation Floating-body dynamic random access memory and method of fabrication in tri-gate technology
JP5012023B2 (ja) * 2004-07-14 2012-08-29 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US7244640B2 (en) * 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same
US7241649B2 (en) * 2004-10-29 2007-07-10 International Business Machines Corporation FinFET body contact structure
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7217978B2 (en) * 2005-01-19 2007-05-15 International Business Machines Corporation SRAM memories and microprocessors having logic portions implemented in high-performance silicon substrates and SRAM array portions having field effect transistors with linked bodies and method for making same
JP5105721B2 (ja) * 2005-08-02 2012-12-26 インターナショナル・ビジネス・マシーンズ・コーポレーション ＦｉｎＦＥＴのシリコンフィンをエッチングするために用いられる最終ハードマスクを構築するための３つのマスクによる方法
US7655511B2 (en) * 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
US7517764B2 (en) * 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
US20080150026A1 (en) * 2006-12-26 2008-06-26 International Business Machines Corporation Metal-oxide-semiconductor field effect transistor with an asymmetric silicide
US7550773B2 (en) 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250945A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007311498A (ja) * 2006-05-17 2007-11-29 Denso Corp 半導体装置

Also Published As

Publication number Publication date
TW201036161A (en) 2010-10-01
US9023694B2 (en) 2015-05-05
US20120208328A1 (en) 2012-08-16
US8962398B2 (en) 2015-02-24
US20130171780A1 (en) 2013-07-04
US8227867B2 (en) 2012-07-24
KR20100073979A (ko) 2010-07-01
JP2010153860A (ja) 2010-07-08
CN101764158A (zh) 2010-06-30
JP5528085B2 (ja) 2014-06-25
US20100155842A1 (en) 2010-06-24
TWI512975B (zh) 2015-12-11

Similar Documents

Publication Publication Date Title
CN101764158B (zh) 体接触的混合表面绝缘体上半导体结构及其方法
US8299453B2 (en) CMOS transistors with silicon germanium channel and dual embedded stressors
US9337102B2 (en) Method for manufacturing semiconductor device including doping epitaxial source drain extension regions
US8624315B2 (en) Field effect transistor having an asymmetric gate electrode
JP5745076B2 (ja) ＳｉＧｅチャネルを有するｐＦＥＴ接合プロフィールのための方法および構造体
US20170352762A1 (en) Methods for reducing contact resistance in semiconductor manufacturing process
US10374090B2 (en) Replacement body FinFET for improved junction profile with gate self-aligned junctions
US9385212B2 (en) Method for manufacturing semiconductor device
CN105489652A (zh) 半导体器件及其制造方法
WO2011038598A1 (zh) 半导体器件及其制造方法
US8598009B2 (en) Self-aligned embedded SiGe structure and method of manufacturing the same
CN1624930A (zh) 场效应晶体管、集成电路及制造方法
CN103578991B (zh) 半导体器件制造方法
US20150295070A1 (en) Finfet and method for manufacturing the same
US11094798B2 (en) Vertical FET with symmetric junctions
WO2013159416A1 (zh) 一种半导体结构及其制造方法
US9431485B2 (en) Formation of finFET junction
CN108447824A (zh) 一种半导体器件及其制造方法
US11316015B2 (en) Silicon germanium FinFET with low gate induced drain leakage current
US9577062B2 (en) Dual metal gate electrode for reducing threshold voltage
WO2015054915A1 (zh) 一种非对称超薄soimos晶体管结构及其制造方法
CN104037224A (zh) 设计的用于n型MOSFET的源极/漏极区

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170106

Address after: American New York

Patentee after: Globalfoundries second U.S. Semiconductor Co.,Ltd.

Address before: American New York

Patentee before: International Business Machines Corp.

Effective date of registration: 20170106

Address after: Grand Cayman, Cayman Islands

Patentee after: INTERNATIONAL BUSINESS MACHINES Corp.

Address before: American New York

Patentee before: Globalfoundries second U.S. Semiconductor Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180328

Address after: Ontario, Canada

Patentee after: International Business Machines Corp.

Address before: Grand Cayman, Cayman Islands

Patentee before: INTERNATIONAL BUSINESS MACHINES Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20211113