CN101740639A - 多晶硅电阻及其制作方法 - Google Patents
多晶硅电阻及其制作方法 Download PDFInfo
- Publication number
- CN101740639A CN101740639A CN200810043985A CN200810043985A CN101740639A CN 101740639 A CN101740639 A CN 101740639A CN 200810043985 A CN200810043985 A CN 200810043985A CN 200810043985 A CN200810043985 A CN 200810043985A CN 101740639 A CN101740639 A CN 101740639A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- polycrystalline silicon
- doping
- ground floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种多晶硅电阻，包括双层多晶硅，两层多晶硅上下分布，两层多晶硅之间设有绝缘层；两层多晶硅之间通过接触孔与第一层金属线相连。所述绝缘层是氧化硅、氮化硅或氧化硅与氮化硅的结合。本发明利用双层多晶硅将一个平面的多晶硅电阻变成上下双层的立体结构，上下两层多晶硅之间利用一层绝缘层进行隔离，并且上下两层的多晶硅通过接触孔与第一层金属线相连，这样大约能够缩减50％的芯片占用面积，大大节省了成本，在制作大的多晶硅电阻时，这样的结构更具优势。本发明还公开了该多晶硅电阻的制作方法。
Description
技术领域
本发明涉及一种半导体结构，具体涉及一种多晶硅电阻，本发明还涉及该多晶硅电阻的制作方法。
背景技术
根据R＝(p/t)(L/W)＝R□(L/W)，如果要制作大的多晶硅电阻，必须将多晶硅电阻设计成如图1所示的长的条形结构，多晶硅电阻上有接触孔1。也就是说，多晶硅应满足Layout的设计规则，宽度为L的多晶硅，每两条多晶硅之间必须空出一定的距离S，因此该结构所占面积较大，不利于控制芯片设计的成本。
发明内容
本发明所要解决的技术问题是提供一种多晶硅电阻，它可以节省芯片的占用面积，控制芯片设计的成本。
为解决上述技术问题，本发明多晶硅电阻的技术解决方案为：
包括双层多晶硅，两层多晶硅上下分布，两层多晶硅之间设有绝缘层；两层多晶硅之间通过接触孔与第一层金属线相连。
所述绝缘层是氧化硅、氮化硅或氧化硅与氮化硅的结合。
本发明还提供了一种该多晶硅电阻的制作方法，其技术方案为：通过以下步骤形成多晶硅电阻：
第一步，非掺杂第一层多晶硅淀积；
第二步，中间绝缘层淀积；
第三步，非掺杂第二层多晶硅淀积；
第四步，作光刻和刻蚀，将光刻胶开出来的区域的非掺杂第二层多晶硅以及其下面的绝缘层刻蚀掉；
第五步，去除光刻胶并进行高浓度离子注入掺杂多晶硅；所注入的离子为磷或硼。
第六步，光刻和刻蚀掺杂第一层多晶硅形成CMOS电路的栅极；
第七步，完成后续CMOS工艺，制作接触孔和第一层金属线，将上下两层的掺杂多晶硅互连。
本发明可以达到的技术效果是：
本发明利用双层多晶硅将一个平面的多晶硅电阻变成上下双层的立体结构，上下两层多晶硅之间利用一层绝缘层进行隔离，并且上下两层的多晶硅通过接触孔与第一层金属线相连，这样大约能够缩减50％的芯片占用面积，大大节省了成本，在制作大的多晶硅电阻时，这样的结构更具优势。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有技术多晶硅电阻的结构示意图；
图2是本发明多晶硅电阻的结构示意图；
图3是第一层非掺杂多晶硅淀积的示意图；
图4是中间绝缘层淀积的示意图；
图5是第二层非掺杂多晶硅淀积的示意图；
图6是光刻和刻蚀的示意图；
图7是去除光刻胶并离子注入的示意图；
图8是的光刻和刻蚀第一层多晶硅形成CMOS电路栅极的示意图；
图9是后续CMOS工艺的示意图。
图中，L-多晶硅的宽度，S-多晶硅的间距，1-接触孔CT，2-STI浅沟槽绝缘层，3-P型衬底，4-光刻胶PR，5-介质层PMD，10-掺杂第一层多晶硅，11-非掺杂第一层多晶硅，20-掺杂第二层多晶硅，21-非掺杂第二层多晶硅，30-第一层金属线，40-绝缘层。
具体实施方式
如图2、图9所示，本发明多晶硅电阻，包括双层多晶硅，即第一层多晶硅10和第二层多晶硅20，两层多晶硅10、20上下分布，两层多晶硅10、20之间设有绝缘层40；两层多晶硅10、20之间通过接触孔1与第一层金属线30相连。图9为图2中A-A的剖面图。
绝缘层40可以是氧化硅、氮化硅或者它们的结合。绝缘层40的作用是将上下两层多晶硅10、20进行隔离。
本发明多晶硅电阻的制造工艺方法，通过以下步骤形成多晶硅电阻：
1、如图3所示，在P型衬底3上，采用LOCOS局部氧化或者STI浅沟槽绝缘层2隔离，作非掺杂第一层多晶硅11淀积；
2、如图4所示，在非掺杂第一层多晶硅11上作中间绝缘层40淀积；绝缘层40的材料可以是氧化硅、氮化硅或者它们的结合；
3、如图5所示，在绝缘层40上作非掺杂第二层多晶硅21淀积；
4、如图6所示，作光刻和刻蚀，将光刻胶4开出来的区域的非掺杂第二层多晶硅21以及其下面的绝缘层40刻蚀掉；
5、如图7所示，去除光刻胶4并进行高浓度离子注入掺杂多晶硅，使非掺杂第二层多晶硅21及未被覆盖的非掺杂第一层多晶硅11成为掺杂第二层多晶硅20和掺杂第一层多晶硅10；所注入的离子可以是磷或硼；
6、如图8所示，光刻和刻蚀掺杂第一层多晶硅10，形成CMOS电路的栅极(Gate)；
7、如图9所示，完成后续CMOS工艺，作介质层PMD(金属前介质层)5淀积；制作接触孔1和第一层金属线30，将上下两层的掺杂第一层多晶硅10、掺杂第二层多晶硅20互连。
Claims (4)
1.一种多晶硅电阻，其特征在于：包括双层多晶硅，所述两层多晶硅上下分布，两层多晶硅之间设有绝缘层；两层多晶硅之间通过接触孔与第一层金属线相连。
2.根据权利要求1所述的多晶硅电阻，其特征在于：所述绝缘层是氧化硅、氮化硅或氧化硅与氮化硅的结合。
3.一种根据权利要求1所述的多晶硅电阻的制作方法，其特征在于：通过以下步骤形成多晶硅电阻：
第一步，非掺杂第一层多晶硅淀积；
第二步，中间绝缘层淀积；
第三步，非掺杂第二层多晶硅淀积；
第四步，作光刻和刻蚀，将光刻胶开出来的区域的非掺杂第二层多晶硅以及其下面的绝缘层刻蚀掉；
第五步，去除光刻胶并进行高浓度离子注入掺杂多晶硅；
第六步，光刻和刻蚀掺杂第一层多晶硅形成CMOS电路的栅极；
第七步，完成后续CMOS工艺，制作接触孔和第一层金属线，将上下两层的掺杂多晶硅互连。
4.根据权利要求3所述的多晶硅电阻的制作方法，其特征在于：所述第五步所注入的离子为磷或硼。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100439850A CN101740639B (zh) | 2008-11-24 | 2008-11-24 | 多晶硅电阻的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100439850A CN101740639B (zh) | 2008-11-24 | 2008-11-24 | 多晶硅电阻的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101740639A true CN101740639A (zh) | 2010-06-16 |
| CN101740639B CN101740639B (zh) | 2012-02-29 |
Family
ID=42463790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100439850A Active CN101740639B (zh) | 2008-11-24 | 2008-11-24 | 多晶硅电阻的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101740639B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214702A (zh) * | 2011-05-23 | 2011-10-12 | 上海宏力半导体制造有限公司 | 半导体电容器结构及其形成方法 |
| CN102214560A (zh) * | 2011-05-27 | 2011-10-12 | 上海宏力半导体制造有限公司 | 电阻器结构及其制造方法 |
| CN103400847A (zh) * | 2013-08-14 | 2013-11-20 | 中国电子科技集团公司第四十四研究所 | 制作ccd二次或二次以上多晶硅的工艺 |
| CN104795310A (zh) * | 2014-01-17 | 2015-07-22 | 北大方正集团有限公司 | 多晶电阻的制造方法和多晶电阻 |
| CN107919346A (zh) * | 2016-10-10 | 2018-04-17 | 北大方正集团有限公司 | 多晶硅电阻的制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450467B2 (ja) * | 1993-12-27 | 2003-09-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| CN1049765C (zh) * | 1997-04-08 | 2000-02-23 | 世界先进积体电路股份有限公司 | 在集成电路上互连的接触及其制造方法 |
| CN1051879C (zh) * | 1997-12-08 | 2000-04-26 | 中国科学院上海冶金研究所 | 双层多晶硅cmos数模混合集成电路及其制造方法 |
| JP4865152B2 (ja) * | 2001-06-19 | 2012-02-01 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| CN1309044C (zh) * | 2003-05-19 | 2007-04-04 | 上海先进半导体制造有限公司 | 有DP阱的BiMOS数模混合集成电路及其制造方法 |
-
2008
- 2008-11-24 CN CN2008100439850A patent/CN101740639B/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214702A (zh) * | 2011-05-23 | 2011-10-12 | 上海宏力半导体制造有限公司 | 半导体电容器结构及其形成方法 |
| CN102214702B (zh) * | 2011-05-23 | 2016-02-17 | 上海华虹宏力半导体制造有限公司 | 半导体电容器结构及其形成方法 |
| CN102214560A (zh) * | 2011-05-27 | 2011-10-12 | 上海宏力半导体制造有限公司 | 电阻器结构及其制造方法 |
| CN102214560B (zh) * | 2011-05-27 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | 电阻器结构及其制造方法 |
| CN103400847A (zh) * | 2013-08-14 | 2013-11-20 | 中国电子科技集团公司第四十四研究所 | 制作ccd二次或二次以上多晶硅的工艺 |
| CN103400847B (zh) * | 2013-08-14 | 2015-08-05 | 中国电子科技集团公司第四十四研究所 | 制作ccd二次或二次以上多晶硅的工艺 |
| CN104795310A (zh) * | 2014-01-17 | 2015-07-22 | 北大方正集团有限公司 | 多晶电阻的制造方法和多晶电阻 |
| CN104795310B (zh) * | 2014-01-17 | 2017-11-07 | 北大方正集团有限公司 | 多晶电阻的制造方法和多晶电阻 |
| CN107919346A (zh) * | 2016-10-10 | 2018-04-17 | 北大方正集团有限公司 | 多晶硅电阻的制作方法 |
| CN107919346B (zh) * | 2016-10-10 | 2019-12-31 | 北大方正集团有限公司 | 多晶硅电阻的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101740639B (zh) | 2012-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102820280B (zh) | 用于集成电路的非分层式金属层 | |
| US8941157B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100861615B1 (ko) | 반도체장치 및 그 제조방법과 설계방법 | |
| KR100791339B1 (ko) | 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법 | |
| US20130234242A1 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| CN1877858B (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| CN109585527B (zh) | 集成电路器件 | |
| CN101740639B (zh) | 多晶硅电阻的制作方法 | |
| CN106033741A (zh) | 金属内连线结构及其制作方法 | |
| US7416986B2 (en) | Test structure and method for detecting via contact shorting in shallow trench isolation regions | |
| CN102569248A (zh) | 具有掩埋栅的半导体器件及其制造方法 | |
| CN106356299A (zh) | 具有自我对准间隙壁的半导体结构及其制作方法 | |
| CN106941091A (zh) | 内连线结构、内连线布局结构及其制作方法 | |
| KR101035393B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| TWI478341B (zh) | 功率電晶體元件及其製作方法 | |
| CN101197369A (zh) | 横向mos晶体管及其制造方法 | |
| CN104037229A (zh) | 半导体装置以及用于制造该半导体装置的方法 | |
| US8772838B2 (en) | Semiconductor layout structure | |
| CN102214560A (zh) | 电阻器结构及其制造方法 | |
| CN108109913B (zh) | 双极晶体管的制作方法 | |
| JP4765016B2 (ja) | 半導体装置の製造方法 | |
| CN103531525B (zh) | 金属互连结构的制作方法 | |
| CN102751243A (zh) | 半导体装置及其制造方法 | |
| CN104425628A (zh) | 半导体功率元件及其半导体结构 | |
| CN102938365A (zh) | 多晶硅电阻器结构及其制造方法、多晶硅电阻器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |