CN102214560B - 电阻器结构及其制造方法 - Google Patents
电阻器结构及其制造方法 Download PDFInfo
- Publication number
- CN102214560B CN102214560B CN201110142064.1A CN201110142064A CN102214560B CN 102214560 B CN102214560 B CN 102214560B CN 201110142064 A CN201110142064 A CN 201110142064A CN 102214560 B CN102214560 B CN 102214560B
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- layer
- resistor
- polysilicon
- resistor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种电阻器结构及其制造方法。根据本发明的电阻器结构制造方法，所述电阻器结构包括触点电阻和主电阻，所述电阻器结构制造方法包括：浅沟槽隔离区形成步骤，用于形成浅沟槽隔离区；第一多晶硅层形成步骤，用于在浅沟槽隔离区上布置第一多晶硅层；介质层形成步骤，用于在第一多晶硅层上布置介质层；第二多晶硅层形成步骤，用于在其上布置了介质层的第一多晶硅层上布置第二多晶硅层；注入步骤，用于以第二多晶硅层为掩膜进行离子注入，以形成第一多晶硅层上的触点电阻，其中第一多晶硅层的中间部分构成了所述主电阻。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种电阻器结构及其制造方法。
背景技术
在注入存储器之类的半导体器件的制造过程中，很多情况下，会需要制造电阻器结构。
通常在制造工艺过程中，硅化物阻止层(salicide block layer，SAB)采用来保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的硅化物(salicide)。然而，硅化物阻止层的引入增大了工艺的复杂性，并且增大了制造成本。
因此，希望能够提出一种能够简化电阻器结构制造过程的技术方案。
发明内容
由于上述情况而做出本发明，并且本发明的一个目的是提供一种电阻器结构及相应的电阻器结构制造方法，其能够简化电阻器结构制造过程。
根据本发明的第一方面，提供了一种电阻器结构制造方法，所述电阻器结构包括触点电阻和主电阻，所述电阻器结构制造方法包括：浅沟槽隔离区形成步骤，用于形成浅沟槽隔离区；第一多晶硅层形成步骤，用于在浅沟槽隔离区上布置第一多晶硅层；介质层形成步骤，用于在第一多晶硅层上布置介质层；第二多晶硅层形成步骤，用于在其上布置了介质层的第一多晶硅层上布置第二多晶硅层；注入步骤，用于以第二多晶硅层为掩膜进行离子注入，以形成第一多晶硅层上的触点电阻，其中第一多晶硅层的中间部分构成了所述主电阻。
优选地，在所述电阻器结构制造方法中，所述电阻器结构制造方法还包括在浅沟槽隔离区形成步骤之前执行的阱形成步骤，用于在衬底中形成阱；并且其中所述浅沟槽隔离区形成步骤在阱中形成浅沟槽隔离区。
优选地，在所述电阻器结构制造方法中，所述第一多晶硅层的侧壁完全被所述第二多晶硅层覆盖。
优选地，在所述电阻器结构制造方法中，所述阱是高压P阱。
优选地，在所述电阻器结构制造方法中，所述电阻器结构制造方法被用于存储器制造，并且所述第一多晶硅层是存储器多晶硅层，所述第二多晶硅层是栅极层。
根据本发明的第二方面，提供了一种电阻器结构，其特征在于包括：布置在浅沟槽隔离区上的第一多晶硅层、布置在第一多晶硅层上的介质层、以及在其上布置了介质层的第一多晶硅层上布置的第二多晶硅层；其中在所述第一多晶硅层中形成的触点电阻和主电阻构成了电阻器，并且所述触点电阻是通过以第二多晶硅层为掩膜进行离子注入而形成的，从而在触点位置，第二多晶硅层具有打开的窗口以使第一多晶硅层该位置可以被离子注入从而减少接触电阻。
优选地，在所述电阻器结构中，所述第一多晶硅层的侧壁完全被所述第二多晶硅层覆盖以消除电阻器结构中的多晶硅纵梁。
优选地，在所述电阻器结构中，所述电阻器结构被用于存储器中。
优选地，在所述电阻器结构中，所述第一多晶硅层是存储器多晶硅层，所述第二多晶硅层是栅极层，第一/第二多晶硅层之间的介质层是栅极高压氧化层。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是根据本发明实施例的电阻器结构制造方法的流程图。
图2是根据本发明实施例的电阻器结构的剖视图。
图3是根据本发明实施例的电阻器结构的俯视图。
图4是根据本发明实施例的电阻器结构的剖视图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
现在参见图1至图3，其中图1是根据本发明实施例的电阻器结构制造方法的流程图，图2是根据本发明实施例的电阻器结构的剖视图，图3是根据本发明实施例的电阻器结构的俯视图。
如图所示，本发明实施例的电阻器结构制造方法包括：
阱形成步骤S1，用于在衬底中形成阱；在本实施例中，阱具体地是P阱HVPW。图中的参考标号HVPW指的是高压P阱。但是，本领域技术人员可以理解的是，其它类型的阱或者没有阱也是可行的。
浅沟槽隔离区形成步骤S2，用于在高压P阱HVPW中形成浅沟槽隔离区STI。
第一多晶硅层形成步骤S3，用于在浅沟槽隔离区STI上布置第一多晶硅层；在本实施例中，第一多晶硅层为多晶硅层MPOL。
介质层形成步骤S4，用于在第一多晶硅层(多晶硅层MPOL)上布置介质层(附图中未具体标识)；具体地说，介质层用于对第一多晶硅层(多晶硅层MPOL)和即将形成的第二多晶硅层(栅极层Gate)进行隔离。在本实施例中，该介质层是栅极高压氧化层。
第二多晶硅层形成步骤S4，用于在其上布置了介质层的第一多晶硅层(多晶硅层MPOL)上布置第二多晶硅层；在本实施例中，第二多晶硅层为栅极层Gate。并且，在一个优选实施例中，所述第一多晶硅层MPOL的侧壁完全被所述第二多晶硅层栅极层Gate所覆盖。其目的是能够消除电阻器结构中的多晶硅纵梁。
注入步骤S6，用于以第二多晶硅层(栅极层Gate)为掩膜进行离子注入，以形成第一多晶硅层上的触点电阻CT。图2中的参考标号N+和向下的箭头示意性地表示出为了形成触点电阻CT而进行注入。也就是说，所述触点电阻CT是通过以第二多晶硅层为掩膜进行离子注入而形成的，从而在触点位置，第二多晶硅层需要有打开的窗口以使第一多晶硅层该位置可以被离子注入从而减少接触电阻
第一多晶硅层栅极层MPOL的中间部分构成了作为电阻器的一部分的主电阻。其中，浅沟槽隔离区STI的区域需要覆盖电阻器的全部，包括主电阻部分和触点电阻部分。
需要说明的是，本领域技术人员可以理解的是，根据本发明实施例的电阻器结构在某些具体示例中可能不是直接布置在高压P阱中，而是布置在其它结构。
并且，如图3的俯视图所示，根据本发明实施例的电阻器结构可包括用于对多晶硅层MPOL的触点电阻CT进行定位的多晶硅层开窗口W。更具体地说，例如，该多晶硅层开窗口W可以在第二多晶硅层栅极层Gate的光刻/刻蚀过程中形成。
图4是根据图1所示的电阻器结构制造方法制成的本发明实施例的电阻器结构的剖视图，并且图4是沿着图3的线A-A截取的视图。电阻器实际由多晶硅层MPOL两端的触点CT电阻和多晶硅层MPOL中间部分的主电阻组成。电阻器上面的栅极层Gate仅仅起到保护下面的多晶硅层MPOL主电阻部分不形成金属硅化物的作用。
在一个具体的存储器结构示例中，附图中的多晶硅层MPOL可以指的是存储器多晶硅。但是，本领域技术人员可以理解的是，只要所涉及的半导体结构或者工艺包括两层多晶硅层以及相关电介质层，则可应用本发明。
另外，该电阻结构下面的阱或者p-sub(p衬底)也可以通过触点电阻CT引出，从而控制第一多晶硅层/沟槽隔离区STI/阱或者p-sub之间的寄生电容。
本发明至少能够实现下述技术效果及优势：
首先，通常在制造工艺过程中，硅化物阻止层(salicide block layer，SAB)作为一个额外的掩膜被用于保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的硅化物(salicide)；因此，在现有技术中需要采用一个额外的掩膜层，即硅化物阻止层。但是，在本发明中，由于本发明实施例的电阻器上面的栅极层Gate起到了保护下面的多晶硅层MPOL不形成金属硅化物的作用。在本发明实施例中，制造过程中现有的栅极层已经起到了与硅化物阻止层相同的功能(因为栅极层与SAB都能用来保护其下方的结构使之不形成金属硅化物)；所以，本发明实施例有利地通过利用栅极层Gate作为非硅化物结构的掩膜，避免了硅化物阻止层的使用。使得工艺变得简单，并且降低了工艺成本，缩短了制造周期。
并且因为MPOL的侧壁完全被上面的栅极层Gate(该栅极层Gate包括栅极氧化物，附图中并未具体示出栅极层Gate的具体结构)覆盖，所以在栅极多晶硅的刻蚀过程中不会形成多晶硅纵梁(poly stringer)。
此外，本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (4)
1.一种电阻器结构制造方法，所述电阻器结构包括触点电阻和主电阻，其特征在于所述电阻器结构制造方法包括：
浅沟槽隔离区形成步骤，用于形成浅沟槽隔离区；
第一多晶硅层形成步骤，用于在浅沟槽隔离区上布置第一多晶硅层；
介质层形成步骤，用于在第一多晶硅层上布置介质层；
第二多晶硅层形成步骤，用于在其上布置了介质层的第一多晶硅层上布置第二多晶硅层，所述第二多晶硅层为栅极层；
注入步骤，用于以第二多晶硅层为掩膜进行离子注入，以形成第一多晶硅层中的触点电阻，其中第一多晶硅层的两个触点电阻中间部分构成了所述主电阻，所述电阻器形成在第一多晶硅层中，且被所述栅极层覆盖。
2.根据权利要求1所述的电阻器结构制造方法，其特征在于，所述第一多晶硅层的侧壁完全被所述第二多晶硅层覆盖。
3.一种电阻器结构，其特征在于包括：布置在浅沟槽隔离区上的第一多晶硅层、布置在第一多晶硅层上的介质层、以及在其上布置了介质层的第一多晶硅层上布置的第二多晶硅层，所述第二多晶硅层为栅极层；其中在所述第一多晶硅层中形成的触点电阻和主电阻构成了电阻器，并且所述触点电阻是通过以第二多晶硅层为掩膜进行离子注入而形成的，从而在触点位置，第二多晶硅层具有打开的窗口以使第一多晶硅层该位置可以被离子注入从而减少接触电阻，所述电阻器形成在第一多晶硅层中，且被所述栅极层覆盖。
4.根据权利要求3所述的电阻器结构，其特征在于，所述第一多晶硅层的侧壁完全被所述第二多晶硅层覆盖以消除电阻器结构中的多晶硅纵梁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110142064.1A CN102214560B (zh) | 2011-05-27 | 2011-05-27 | 电阻器结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110142064.1A CN102214560B (zh) | 2011-05-27 | 2011-05-27 | 电阻器结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102214560A CN102214560A (zh) | 2011-10-12 |
| CN102214560B true CN102214560B (zh) | 2017-03-29 |
Family
ID=44745822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110142064.1A Active CN102214560B (zh) | 2011-05-27 | 2011-05-27 | 电阻器结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102214560B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610495A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 半导体电阻器制造方法、半导体电阻器以及电子设备 |
| CN102969228B (zh) * | 2012-11-30 | 2017-09-19 | 上海华虹宏力半导体制造有限公司 | 多晶硅电阻器结构及其制造方法 |
| CN103021953B (zh) * | 2012-12-21 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 半导体集成器件形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143253A (zh) * | 1994-09-13 | 1997-02-19 | 现代电子产业株式会社 | 制作非易失性存储器的方法 |
| CN101740639A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | 多晶硅电阻及其制作方法 |
-
2011
- 2011-05-27 CN CN201110142064.1A patent/CN102214560B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143253A (zh) * | 1994-09-13 | 1997-02-19 | 现代电子产业株式会社 | 制作非易失性存储器的方法 |
| CN101740639A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | 多晶硅电阻及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102214560A (zh) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102057340B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7745294B2 (en) | Methods of manufacturing trench isolated drain extended MOS (demos) transistors and integrated circuits therefrom | |
| CN105745748B (zh) | 使用低压工艺制造的高压器件 | |
| TWI484567B (zh) | 半導體結構與其製造方法 | |
| CN103681848B (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| CN1877858B (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| CN101150146A (zh) | 半导体器件及其制造方法 | |
| KR101531880B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102214560B (zh) | 电阻器结构及其制造方法 | |
| EP1655746A3 (en) | Integrated spiral inductor including a shielding layer | |
| CN107452789B (zh) | 用于器件制造的改进布局 | |
| CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
| CN110323138B (zh) | 一种ldmos器件的制造方法 | |
| US8648416B1 (en) | LDMOS sense transistor structure for current sensing at high voltage | |
| CN107393869A (zh) | P沟道demos装置 | |
| CN110729194A (zh) | 一种横向双扩散晶体管及其漂移区的制造方法 | |
| CN107346786A (zh) | Ggnmos 晶体管、多指 ggnmos 器件及电路 | |
| CN101171671B (zh) | 集成电路及其制造方法 | |
| CN110676321A (zh) | 沟槽mosfet及其制造方法 | |
| CN110676320A (zh) | 沟槽mosfet及其制造方法 | |
| CN103311241A (zh) | 一种双多晶电容和mos管的集成结构及其制造方法 | |
| CN102214696B (zh) | 功率mos器件及功率mos器件制造方法 | |
| US20160141357A1 (en) | Semiconductor device and method | |
| TWI484631B (zh) | 雙擴散金屬氧化物半導體元件及其製造方法 | |
| CN112652665A (zh) | 具有完全金属硅化层栅极的器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140425 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140425 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |