CN103400847B - 制作ccd二次或二次以上多晶硅的工艺 - Google Patents
制作ccd二次或二次以上多晶硅的工艺 Download PDFInfo
- Publication number
- CN103400847B CN103400847B CN201310352108.2A CN201310352108A CN103400847B CN 103400847 B CN103400847 B CN 103400847B CN 201310352108 A CN201310352108 A CN 201310352108A CN 103400847 B CN103400847 B CN 103400847B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- time
- silicon nitride
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种制作CCD二次或二次以上多晶硅的工艺,通过在前一次刻蚀操作中形成的过刻蚀区,来为后续的层间氮化硅层提供空间;本发明的有益技术效果是:在不改变多晶硅淀积工艺的前提下,可有效降低各次多晶硅层之间的层间介质厚度,保证不同位置处的层间介质厚度的均一性,提高器件品质。
Description
技术领域
本发明涉及一种CCD制作技术,尤其涉及一种制作CCD二次或二次以上多晶硅的工艺。
背景技术
CCD多晶硅结构是CCD发挥功能的关键,因此,加工多晶硅的工艺是CCD图像传感器制造中的重要工艺之一;在多次多晶硅结构中,各次多晶硅之间的层间介质(绝缘介质)质量又是决定器件性能和品质的重要因素之一,层间介质的质量好坏将直接影响CCD的成品率、工作可靠性和稳定性。
由常规的多晶硅淀积工艺获得的多晶硅薄膜(即本文所指多晶硅层),其表面凹凸不平,导致多晶硅制作过程中生长出的热氧化层(也叫多晶硅氧化膜或多晶硅热氧化层)的绝缘性能较差;单就解决热氧化层绝缘性差的方面考虑,现有技术中,本领域技术人员的一般思路是:通过优化硅薄膜淀积工艺来改善多晶硅层与层间介质之间的界面平滑度来提高层间介质的绝缘性能,如专利号为CN87102505的专利文献所公开的技术,即是基于前述思路的一种典型方案,该技术的核心是在多晶硅层间淀积一层氮化硅薄膜;发明人对前述专利技术进行深入分析后发现,如果直接采用该技术来制作CCD图像传感器,会导致各次多晶硅层之下的层间介质厚度存在差异性,尤其是在现有技术已经演进出四次多晶硅工艺的CCD图像传感器的情况下,随着多晶硅层次数的增加,各次多晶硅层之下的层间介质厚度的非均匀性十分严重,将严重影响CCD的性能,因此无法将该专利技术直接借鉴到CCD图像传感器的制作工艺中来。
虽然现有的CCD制作技术已比较成熟,但现有的CCD制作技术只能用于制作多晶硅栅线宽较大的CCD器件,其原因是:各个多晶硅层之间的工作电压及工作电压之间的差值都相对较大,因此要求层间介质的击穿电压也相对较高,故现有的常规CCD工艺理论一般都要求在多晶硅层表面再制作出一多晶硅热氧化层(多晶硅热氧化层厚度一般为250~300nm),由厚的多晶硅热氧化层来形成层间介质,以提高层间介质的击穿电压;但在对多晶硅层进行热氧化处理时,会对多晶硅层的有效线宽造成损失(对于多次多晶硅结构而言,第一次多晶硅层的有效线宽损失最大),而对于小线宽多晶硅栅的CCD器件而言(其线宽一般在0.5~1.0μm范围内),由形成多晶硅热氧化层的热氧化处理而带来的有效线宽损失占总线宽的比例巨大,甚至有可能使多晶硅层的有效线宽全部损失掉,并且,现有技术也还没有较好的方案来解决层间介质厚度均一性的问题;
另外,各次多晶硅层交叠位置处的层间介质厚度对CCD高频工作时的信号电荷转移效率存在较大影响,尤其是小线宽多晶硅栅类CCD器件,交叠位置处的层间介质厚度如果较大,将导致信号电荷转移效率严重偏低,而现有技术在制作过程中基本上都会导致层间介质厚度单向增加。
发明内容
针对背景技术中的问题,本发明提出了一种制作CCD二次或二次以上多晶硅的工艺,具体方案为:制作第一次多晶硅时,按如下步骤进行:
1)在衬底层表面淀积二氧化硅层;
2)在二氧化硅层表面淀积氮化硅层;
3)在氮化硅层表面淀积第一次多晶硅层,并对第一次多晶硅层进行掺杂处理;
4)对第一次多晶硅层进行刻蚀,第一次多晶硅层被刻蚀后形成多个第一次多晶硅条;刻蚀操作采用过刻蚀方式进行,过刻蚀量小于氮化硅层厚度,从而在氮化硅层表面形成过刻蚀区;
5)淀积层间氮化硅层;层间氮化硅层将第一次多晶硅条和过刻蚀区全部覆盖;层间氮化硅层的淀积厚度与步骤4)中的过刻蚀量相同;
6)对层间氮化硅层进行热氧化处理,以修复层间氮化硅层上的针孔缺陷;
7)在层间氮化硅层表面淀积第二次多晶硅层,并对第二次多晶硅层进行掺杂处理;
8)对第二次多晶硅层进行刻蚀,第二次多晶硅层被刻蚀后形成多个第二次多晶硅条;刻蚀操作采用过刻蚀方式进行,过刻蚀量与步骤4)中的过刻蚀量相同;二次多晶硅制作完成;
若无制作三次多晶硅的需求,则继续后续的CCD制作工艺;若需要制作三次多晶硅时,在步骤8)的处理完成后,继续如下步骤:
9)采用与步骤5)、6)、7)、8)相同的操作,在器件上制作出三次多晶硅;若无制作四次多晶硅的需求,则继续后续的CCD制作工艺;若需要制作四次多晶硅时,在步骤9)的处理完成后,继续如下步骤:
10)采用与步骤5)、6)、7)、8)相同的操作,在器件上制作出四次多晶硅,然后继续后续的CCD制作工艺。
前述方案的基本原理是:发明人对现有的CCD工艺和小线宽多晶硅栅类CCD器件的结构特性进行了深入的研究后发现,仅由氮化硅层来形成层间介质完全可以满足小线宽多晶硅栅类CCD器件的击穿电压需求,因此没有必要在多晶硅层上制作多晶硅热氧化层,从而有效降低层间介质的厚度,并且避免了多晶硅层的线宽损失;同时,本发明通过前一次刻蚀操作来形成过刻蚀区,从而解决因淀积层间氮化硅层而导致的栅介质厚度单向增加的问题;同时,在淀积层间氮化硅层时,使层间氮化硅层的厚度与过刻蚀量相同,从而使栅介质厚度保持均一;虽然制作过程中为了消除针孔缺陷需要对层间氮化硅层进行热氧化处理,但由于多晶硅被层间氮化硅层包裹在内,故多晶硅不会在热氧化过程中被氧化,也即不会对多晶硅的有效线宽造成损失。另外,本发明的方案不需要对多晶硅淀积工艺作出调整,仅依赖现有成熟的各种工艺手段即可实现。
优选地,所述刻蚀采用干法刻蚀进行。
优选地,所述氮化硅层厚度70~90nm,所述过刻蚀量为10~20nm。
优选地,第一次多晶硅层厚度为450~550nm;第二次多晶硅层厚度为400~450nm;第三次多晶硅层厚度为350~400nm;第四次多晶硅层厚度为300~350nm。
前面阐述了本发明为什么适合于小线宽多晶硅栅类CCD器件的制作,但并不意味着本发明仅适合于小线宽多晶硅栅类CCD器件的制作,从降低层间介质厚度以及提高层间介质厚度均一性的角度来看,本发明也适合于多晶硅栅线宽较大的CCD器件的制作。对于要求较高的多晶硅层间击穿电压的CCD器件,为了提高层间介质的电绝缘性,需要采用复合结构的层间介质,具体方案为:步骤5)中,在淀积层间氮化硅层之前,对第一次多晶硅条进行热氧化处理,使第一次多晶硅条表面形成多晶硅热氧化层。
本发明的有益技术效果是:在不改变多晶硅淀积工艺的前提下,可有效降低各次多晶硅层之间的层间介质厚度,保证不同位置处的层间介质厚度的均一性,提高器件品质。
附图说明
图1、经步骤3)处理后的器件结构示意图;
图2、经步骤4)处理后的器件结构示意图(图中标记5所指示的虚线区域即为过刻蚀区);
图3、经步骤5)处理后的器件结构示意图;
图4、经步骤8)处理后的器件结构示意图;
图中各个标记所示的结构分别为:衬底层1、二氧化硅层2、氮化硅层3、第一次多晶硅层4、第一次多晶硅条4-1、过刻蚀区5、层间氮化硅层7、第二次多晶硅条8。
具体实施方式
一种制作CCD二次或二次以上多晶硅的工艺,其方案为:制作第一次多晶硅时,按如下步骤进行:
1)在衬底层1表面淀积二氧化硅层2;
2)在二氧化硅层2表面淀积氮化硅层3;
3)在氮化硅层3表面淀积第一次多晶硅层4,并对第一次多晶硅层4进行掺杂处理;
4)对第一次多晶硅层4进行刻蚀,第一次多晶硅层4被刻蚀后形成多个第一次多晶硅条4-1;刻蚀操作采用过刻蚀方式进行,过刻蚀量小于氮化硅层3厚度,从而在氮化硅层(3)表面形成过刻蚀区5;
5)淀积层间氮化硅层7;层间氮化硅层7将第一次多晶硅条4-1和过刻蚀区5全部覆盖;层间氮化硅层7的淀积厚度与步骤4)中的过刻蚀量相同;
6)对层间氮化硅层7进行热氧化处理,以修复层间氮化硅层7上的针孔缺陷;
7)在层间氮化硅层7表面淀积第二次多晶硅层,并对第二次多晶硅层进行掺杂处理;
8)对第二次多晶硅层进行刻蚀,第二次多晶硅层被刻蚀后形成多个第二次多晶硅条8;刻蚀操作采用过刻蚀方式进行,过刻蚀量与步骤4)中的过刻蚀量相同;二次多晶硅制作完成;
若无制作三次多晶硅的需求,则继续后续的CCD制作工艺;若需要制作三次多晶硅时,在步骤8)的处理完成后,继续如下步骤:
9)采用与步骤5)、6)、7)、8)相同的操作,在器件上制作出三次多晶硅;若无制作四次多晶硅的需求,则继续后续的CCD制作工艺;若需要制作四次多晶硅时,在步骤9)的处理完成后,继续如下步骤:
10)采用与步骤5)、6)、7)、8)相同的操作,在器件上制作出四次多晶硅,然后继续后续的CCD制作工艺。
进一步地,所述刻蚀采用干法刻蚀进行。
进一步地,所述氮化硅层3厚度70~90nm,所述过刻蚀量为10~20nm。
进一步地,第一次多晶硅层4厚度为450~550nm;第二次多晶硅层8厚度为400~450nm;第三次多晶硅层厚度为350~400nm;第四次多晶硅层厚度为300~350nm。
进一步地,步骤5)中,在淀积层间氮化硅层7之前,对第一次多晶硅条4-1进行热氧化处理,使第一次多晶硅条4-1表面形成多晶硅热氧化层。
为了便于本领域技术人员实施,本发明还公开了如下的具体实施方式:
采用化学气相淀积法(CVD)或将硅衬底(即衬底层1)在扩散炉中氧化,使硅衬底形成厚度为60nm的二氧化硅层2;然后在700~800℃条件下,采用低压化学气相淀积法(LPCVD)在二氧化硅层2表面形成厚度为80nm的氮化硅层3;在600~700℃条件下,以硅烷作为气源,采用低压化学气相淀积法在氮化硅层3表面淀积厚度为500nm的第一次多晶硅层4,然后在扩散炉中对第一次多晶硅层4进行磷扩散掺杂,此时,器件的结构如图1所示。
采用干法刻蚀对第一次多晶硅层4进行刻蚀,刻蚀过程中增加20nm的过刻蚀量,经过刻蚀后,第一次多晶硅层4被刻蚀为多个第一次多晶硅条4-1(也叫多晶硅图形或第一次多晶硅图形),同时氮化硅层3上未被第一次多晶硅条4-1覆盖的区域处即形成深度为20nm的过刻蚀区5;主刻蚀(即对第一次多晶硅层4的刻蚀)的工艺参数为:氯气(Cl2)流量60~80sccm、溴化氢(HBr)流量20~50sccm、功率300~500W、压力40~70mTorr;过刻蚀(即在第一次多晶硅层4刻蚀完后,继续对氮化硅层3进行的刻蚀)的工艺参数为:氯气(Cl2)流量30~50sccm、溴化氢(HBr)流量60~100sccm、氧气(O2)流量10~30sccm、功率100~200W、压力20~40mTorr;此时,器件的结构如图2所示。
采用等离子体增强化学气相淀积法(PECVD)淀积20nm厚的氮化硅(也即层间氮化硅层7),工艺参数为:气体压力1.0~1.5Torr,温度350~450℃,功率600~1000W,硅烷(SiH4)流量100~150sccm,氨气(NH3)流量2000~4000sccm;也可以采用低压化学气相淀积法淀积20nm厚的氮化硅,工艺参数为:气体压力100~200mTorr,温度700~800℃,二氯硅烷(SiCl2H2)流量20~40sccm,氨气(NH3)流量80~160sccm;接着,在温度850~950℃条件下氧化30分钟,消除氮化硅上的针孔缺陷;典型氧化工艺参数为:氮气(N2)流量18L/min,氧气(O2)流量8~10L/min,氢气(H2)流量12~15 L/min,二氯乙烯(DCE)流量300~400 mL/min;此时,器件的结构如图3所示。
在600~700℃温度下,以硅烷作为气源,采用LPCVD淀积厚度为450nm的第二次多晶硅层,然后在扩散炉中对第二次多晶硅层进行磷扩散掺杂;接着,采用干法刻蚀对第二次多晶硅层进行刻蚀,形成多个第二次多晶硅条8(也叫多晶硅图形或第二次多晶硅图形),刻蚀过程中同样设置有20nm的过刻蚀量,主刻蚀和过刻蚀时的工艺参数同前;此时的器件结构图如图4所示;
至此,若该CCD器件仅采用二次多晶硅工艺,则CCD上的多晶硅栅已制作完成,可继续进行后续常规的CCD制作工艺;但若该CCD器件需采用三次或四次多晶硅工艺,则须按前述方法继续在器件上加工出第三次多晶硅条和/或第四次多晶硅条后,才进行后续常规的CCD制作工艺。
本发明方案特别适合于小线宽多晶硅栅CCD器件,当将本发明用于制作多晶硅层间击穿电压较高的多晶硅栅CCD器件时,还需在刻蚀之后、淀积层间氮化硅层7之前,对多晶硅条进行热氧化处理以形成多晶硅热氧化层,同理,在制作三次或四次多晶硅时,也需在相应的刻蚀之后、淀积层间氮化硅层7之前,对多晶硅条进行热氧化处理。
Claims (5)
1.一种制作CCD二次或二次以上多晶硅的工艺,其特征在于:制作第一次多晶硅时,按如下步骤进行:
1)在衬底层(1)表面淀积二氧化硅层(2);
2)在二氧化硅层(2)表面淀积氮化硅层(3);
3)在氮化硅层(3)表面淀积第一次多晶硅层(4),并对第一次多晶硅层(4)进行掺杂处理;
4)对第一次多晶硅层(4)进行刻蚀,第一次多晶硅层(4)被刻蚀后形成多个第一次多晶硅条(4-1);刻蚀操作采用过刻蚀方式进行,过刻蚀量小于氮化硅层(3)厚度,从而在氮化硅层(3)表面形成过刻蚀区(5);
5)淀积层间氮化硅层(7);层间氮化硅层(7)将第一次多晶硅条(4-1)和过刻蚀区(5)全部覆盖;层间氮化硅层(7)的淀积厚度与步骤4)中的过刻蚀量相同;
6)对层间氮化硅层(7)进行热氧化处理,以修复层间氮化硅层(7)上的针孔缺陷;
7)在层间氮化硅层(7)表面淀积第二次多晶硅层,并对第二次多晶硅层进行掺杂处理;
8)对第二次多晶硅层进行刻蚀,第二次多晶硅层被刻蚀后形成多个第二次多晶硅条(8);刻蚀操作采用过刻蚀方式进行,过刻蚀量与步骤4)中的过刻蚀量相同;二次多晶硅制作完成;
若无制作三次多晶硅的需求,则继续后续的CCD制作工艺;若需要制作三次多晶硅时,在步骤8)的处理完成后,继续如下步骤:
9)采用与步骤5)、6)、7)、8)相同的操作,在器件上制作出三次多晶硅;若无制作四次多晶硅的需求,则继续后续的CCD制作工艺;若需要制作四次多晶硅时,在步骤9)的处理完成后,继续如下步骤:
10)采用与步骤5)、6)、7)、8)相同的操作,在器件上制作出四次多晶硅,然后继续后续的CCD制作工艺。
2.根据权利要求1所述的制作CCD二次或二次以上多晶硅的工艺,其特征在于:所述刻蚀采用干法刻蚀进行。
3.根据权利要求1所述的制作CCD二次或二次以上多晶硅的工艺,其特征在于:所述氮化硅层(3)厚度70~90nm,所述过刻蚀量为10~20nm。
4.根据权利要求1所述的制作CCD二次或二次以上多晶硅的工艺,其特征在于:第一次多晶硅层(4)厚度为450~550nm;第二次多晶硅层(8)厚度为400~450nm;第三次多晶硅层厚度为350~400nm;第四次多晶硅层厚度为300~350nm。
5.根据权利要求1所述的制作CCD二次或二次以上多晶硅的工艺,其特征在于:步骤5)中,在淀积层间氮化硅层(7)之前,对第一次多晶硅条(4-1)进行热氧化处理,使第一次多晶硅条(4-1)表面形成多晶硅热氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310352108.2A CN103400847B (zh) | 2013-08-14 | 2013-08-14 | 制作ccd二次或二次以上多晶硅的工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310352108.2A CN103400847B (zh) | 2013-08-14 | 2013-08-14 | 制作ccd二次或二次以上多晶硅的工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103400847A CN103400847A (zh) | 2013-11-20 |
CN103400847B true CN103400847B (zh) | 2015-08-05 |
Family
ID=49564440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310352108.2A Active CN103400847B (zh) | 2013-08-14 | 2013-08-14 | 制作ccd二次或二次以上多晶硅的工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103400847B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104270587A (zh) * | 2014-10-23 | 2015-01-07 | 中国电子科技集团公司第四十四研究所 | 两相驱动ccd双通道快速读出结构 |
CN104766873A (zh) * | 2015-04-14 | 2015-07-08 | 中国电子科技集团公司第四十四研究所 | 内线转移ccd结构及其制作方法 |
CN109256441B (zh) * | 2018-09-20 | 2021-01-05 | 北方电子研究院安徽有限公司 | 一种emccd器件多层多晶硅栅结构制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1574369A (zh) * | 2003-05-20 | 2005-02-02 | 松下电器产业株式会社 | 固体摄像器件及其制造方法 |
CN101740639A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | 多晶硅电阻及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6194327A (ja) * | 1984-10-16 | 1986-05-13 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP3036747B2 (ja) * | 1988-09-21 | 2000-04-24 | 日本電気株式会社 | 固体撮像素子の製造方法 |
-
2013
- 2013-08-14 CN CN201310352108.2A patent/CN103400847B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1574369A (zh) * | 2003-05-20 | 2005-02-02 | 松下电器产业株式会社 | 固体摄像器件及其制造方法 |
CN101740639A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | 多晶硅电阻及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103400847A (zh) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI355684B (en) | Doped intride film, doped oxide film and other dop | |
CN103400847B (zh) | 制作ccd二次或二次以上多晶硅的工艺 | |
CN103094366A (zh) | 一种太阳电池钝化减反射膜及其制备工艺方法 | |
MY163052A (en) | Process For The Production Of Solar Cells Comprising A Selective Emitter | |
CN109148643B (zh) | 一种解决ald方式的perc电池在电注入或光注入后效率降低的方法 | |
CN101593686A (zh) | 金属栅极形成方法 | |
JP4183688B2 (ja) | 光電変換装置の製造方法および光電変換装置 | |
CN101197307A (zh) | 浅沟槽隔离区氧化物沉积方法 | |
CN100576451C (zh) | 栅极侧壁层的形成方法 | |
CN104637992B (zh) | 具有改善的蚀刻角度的栅极绝缘层及其形成方法 | |
CN104659150A (zh) | 一种晶体硅太阳电池多层减反射膜的制备方法 | |
CN104498908A (zh) | 一种用于制备组件晶硅太阳能电池pecvd镀膜工艺 | |
CN103413864B (zh) | 一种适用于改善类单晶太阳电池外观色差问题的制绒工艺 | |
CN103531657A (zh) | 一种多晶/类单晶硅太阳能电池选择性发射极结构的制备方法 | |
CN100561672C (zh) | 栅极侧壁层的形成方法 | |
CN102592992A (zh) | 一种高掺杂磷硅玻璃薄膜的制备方法 | |
CN117457777A (zh) | 一种太阳能电池及其制备方法与应用 | |
CN101577221B (zh) | 多晶硅薄膜及多晶硅栅极的形成方法 | |
CN102005373A (zh) | 栅极及功率场效应管的制造方法 | |
CN101645408B (zh) | 焊盘及其形成方法 | |
CN107564800B (zh) | 一种氮化硅层的制备方法 | |
CN105633175A (zh) | 一种可以降低抗pid电池外观不良率的工艺 | |
CN104425243B (zh) | 一种肖特基二极管的制造工艺方法 | |
WO2022179037A1 (zh) | 半导体结构的制作方法 | |
CN105185838B (zh) | 薄膜晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |