CN101740357B - 在半导体器件中形成微图案的方法 - Google Patents

在半导体器件中形成微图案的方法 Download PDF

Info

Publication number
CN101740357B
CN101740357B CN2009102088317A CN200910208831A CN101740357B CN 101740357 B CN101740357 B CN 101740357B CN 2009102088317 A CN2009102088317 A CN 2009102088317A CN 200910208831 A CN200910208831 A CN 200910208831A CN 101740357 B CN101740357 B CN 101740357B
Authority
CN
China
Prior art keywords
layer
etching
hard mask
sacrifice layer
sept
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102088317A
Other languages
English (en)
Other versions
CN101740357A (zh
Inventor
金原圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101740357A publication Critical patent/CN101740357A/zh
Application granted granted Critical
Publication of CN101740357B publication Critical patent/CN101740357B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种在半导体器件中形成微图案的方法，包括：在蚀刻目标层上形成硬掩模层和牺牲层；在所述牺牲层中形成具有孔形状的多个开口；在所述开口的内侧壁上形成间隔物，以在所述开口内形成第一孔图案；使用所述间隔物来蚀刻在所述开口的侧壁外部的所述牺牲层，使得部分保留第一区域中的所述牺牲层并移除第二区域中的所述牺牲层，以形成第二孔图案，其中所述第一区域小于所述第二区域；以及使用所述余留牺牲层及所述间隔物(包括所述第一和第二孔图案)，蚀刻所述硬掩模层。

Description

在半导体器件中形成微图案的方法
相关申请
本发明要求2008年11月13日所提出的韩国专利申请10-2008-0112676的优先权，在此以引用方式将其全部内容并入本文。
技术领域
本发明涉及半导体技术，更特别地，涉及在半导体器件中形成微图案的方法，其中形成的微型孔图案的尺寸比允许的分辨率更小。
背景技术
随着半导体器件变得高度集成及高效率，半导体工业正在快速发展。这样的快速发展进而增加了对半导体器件的大规模集成及效率的需求。
半导体器件的制造包括重复实施沉积工艺、离子注入工艺、光工艺、蚀刻工艺及清洗工艺，以在半导体衬底上及某些材料层上形成期望的电路图案。因此，当对每一工艺提供充分水平的技术时，可以实现大规模集成及效率。
蚀刻工艺是在形成具有相对满意蚀刻轮廓的亚微米电路图案时所需的基本工艺技术中的一种。
最近，已引入双图案化技术，以形成尺寸小于所允许的分辨率的亚微米图案。
双图案化技术包括实施光刻工艺以形成尺寸为期望间距的两倍的图案，以及实施另一光刻工艺以在现存图案之间另外形成图案，由此形成具有期望间距的图案。
然而，因为光刻工艺实施两次，所以临界尺寸(CD)均匀性由在光刻工艺期间所使用的掩模之间的套刻精度决定。
因此，已引入自对准双图案化技术，以克服双图案化技术的上述限制。
自对准双图案化技术包括：图案化硬掩模层以形成尺寸为期望间距的两倍的硬掩模图案；在硬掩模图案的侧壁上形成间隔物；移除硬掩模图案；以及使用间隔物作为掩模来蚀刻下层以形成具有期望间距的图案。
自对准双图案化技术能增加CD均匀性，因为所涉及的工艺使用一次光刻工艺。然而，目前的技术水平允许自对准双图案化技术广泛地应用于线图案，但是通常没有应用于孔图案。
发明内容
本发明的示例性实施方案涉及提供在半导体器件中形成微图案的方法，该方法可形成低于极限分辨率的微型孔图案。
依据本发明的一方面，提供一种在半导体器件中形成微图案的方法，该方法包括：在蚀刻目标层上形成硬掩模层和牺牲层；在牺牲层中形成具有孔形状的多个开口；在开口的内侧壁上形成间隔物以在开口内形成第一孔图案；使用间隔物蚀刻在开口的侧壁外部的牺牲层，使得部分保留第一区域中的牺牲层和移除第二区域中的牺牲层，以形成第二孔图案，其中第一区域小于第二区域；和使用余留牺牲层和间隔物(包括第一和第二孔图案)来蚀刻硬掩模层。
附图说明
图1A至7C描述依据本发明的一个实施方案在半导体器件中形成微图案的方法的平面图及剖面图。
具体实施方式
本发明的其它目的及优点可通过下面叙述来了解并可参考本发明的实施方案而变得显而易见。
本发明实施方案涉及在半导体器件中形成微图案的方法，该方法可使用自对准双图案化技术形成具有小于允许的分辨率的间距的微型孔图案。
此外，该方法包括实施一次光刻技术。因此，可以减少在使用典型双图案化技术时因曝光掩模的失准(misalignment)而常产生的不期望的临界尺寸(CD)。并且，因为减少曝光工艺的实施次数，所以可以降低成本。
将参考所附图以详细描述本发明的实施方案，以便本领域技术人员能轻易实现实施本发明。而且，关于附图，层及区域所图示的厚度是示例性的而不是精确的。当提及第一层是在第二层上或在衬底上时，它可能表示第一层直接形成于第二层或衬底上，或者它亦可表示第三层可以存在于第一层与衬底之间。再者，本发明的所有各种实施方案的相同或相似附图标记表示在不同附图中的相同或相似元件。
图1A至7C图示在半导体器件中形成微图案的方法的平面图及剖面图。图1A、2A、3A、4A、5A、6A及7A表示半导体器件的平面图，图1B、2B、3B、4B、5B、6B及7B分别表示图1A、2A、3A、4A、5A、6A及7A所示的半导体器件沿着线I-I′的剖面图，图1C、2C、3C、4C、5C、6C及7C分别表示图1A、2A、3A、4A、5A、6A及7A所示的半导体器件沿着线II-II′的剖面图。
参考图1A至1C，在蚀刻目标层10上形成第一硬掩模层11、第二硬掩模层12及牺牲层13。
形成第一硬掩模层11用以减少对蚀刻目标层10的影响，其中该影响可能由在第二硬掩模层12中所要形成的后续的孔图案(显示于图7A、7B及7C中)的倾斜(具有斜度)所产生。第一硬掩模层11可以包括碳层、多晶硅层及基于氧化物的层中的一种。
第二硬掩模层12包括相对于第一硬掩模层11、牺牲层13及后续的间隔层15(显示于图3A、3B及3C中)具有蚀刻选择性的材料。例如，如果第一硬掩模层11包括基于氧化物的层，第二硬掩模层12形成为包括多晶硅层和基于氮化物的层中的一种，如果第一硬掩模层11包括多晶硅层，则第二硬掩模层12系形成包括基于氧化物的层。
牺牲层13可以包括碳层。
在牺牲层13上形成光刻胶层。实施曝光和显影工艺来图案化光刻胶层，以形成具有沟槽型开口的光刻胶图案PR。在形成光刻胶图案PR之前，可以额外地形成底部抗反射涂层14。
沿着开口之间的间隔距离相对大的线I-I′的剖面图是指在长轴方向上的剖面图，沿着开口之间的间隔距离相对小(例如，小于在图1B中的间隔距离)的线II-II′的剖面图是指在短轴方向上的剖面图。
参考图2A至2C，使用光刻胶图案PR作为掩模，蚀刻底部抗反射涂层14及牺牲层13。
此时，因为使用具有沟槽型开口的光刻胶图案PR作为掩模来蚀刻牺牲层13，所以将光刻胶图案PR的开口反映至牺牲层13上，由此在牺牲层13中形成沟槽型开口。附图标记13A表示牺牲图案13A。
实施光刻胶移除工艺，以移除光刻胶图案PR及底部抗反射涂层14的余留部分。实施后清洗工艺。
此时，如果牺牲图案13A包括可通过光刻胶移除工艺轻易移除的材料，则可以省略光刻胶移除工艺。
参考图3A至3C，在衬底结构上形成间隔层15。
间隔层15包括具有约0.9或更大阶梯覆盖度(step coverage)和相对于牺牲图案13A和第二硬掩模层12具有蚀刻选择性的材料。例如，间隔层15可以包括基于氧化物的层和多晶硅层中的一种。
在一定的温度下使用一定的沉积气体来形成间隔层15，其中可以选择温度以对牺牲图案13A不具有负面影响。例如，如果牺牲图案13A包括碳层，则当在高温度下形成间隔层15时，牺牲图案13A可能收缩和变形。因此，可以在约25℃至约300℃的低温范围下形成间隔层15。而且，可以使用对牺牲图案13A不具负面影响的气体来形成间隔层15，以便在间隔层15的形成期间所使用的气体不会移除牺牲图案13A。
参考图4A至4C，对间隔层15实施回蚀刻工艺，以在牺牲图案13A中所形成的沟槽型开口的内侧壁上形成间隔物15A。
因此，在开口中形成由附图标记′孔图案1′所表示的第一孔图案。第一孔图案的直径比开口的直径小，是间隔物15A的宽度的两倍。
参考图5A至5C，使用间隔物15A作为掩模来实施蚀刻工艺，以移除在间隔物15A之间所形成的牺牲图案13A的其中在间隔物15A之间的间隔距离相对大的部分，以形成由附图标记′孔图案2′所表示的第二孔图案。此时，部分保留在间隔物15A之间所形成的牺牲图案13A的其中在间隔物15A之间的间隔距离相对小的其它部分。附图标记13B表示余留牺牲图案13B。蚀刻工艺可以包括回蚀刻工艺或湿浸工艺(wet dip process)。
当蚀刻牺牲图案13A时，由于根据掩模的不同间隔距离的蚀刻目标之间的蚀刻速率差，沿着在间隔物15A之间的间隔距离相对小的短轴(亦即，沿着II-II′线)保留牺牲图案13A的一部分，然而，沿着在间隔物15A之间的间隔距离相对大的长轴(亦即，沿着I-I′线)移除牺牲图案13A的其它部分，由此沿着长轴形成第二孔图案。
结果，第二孔图案形成为如下结构：沿着长轴，第二孔图案自对准至第一孔图案，同时间隔物15A形成在它们之间。因此，沿着长轴的孔图案的数目变成两倍。
参考图6A至6C，使用余留牺牲图案13B和间隔物15A(包括第一及第二孔图案)作为掩模，蚀刻第二硬掩模层12。附图标记12A表示第二硬掩模图案12A。
因此，将第一和第二孔图案反映至第二硬掩模层12上，由此在第二硬掩模图案12A中形成第一和第二孔图案。
参考图7A至7C，移除间隔物15A及余留牺牲图案13B。
虽然未图示，但如果在第二硬掩模图案12A中形成的第一和第二孔图案蚀刻成倾斜，则可使用第二硬掩模图案12A作为掩模来图案化第一硬掩模11并可使用第一硬掩模层11的余留部分作为蚀刻阻挡来蚀刻所述蚀刻目标层10，以便倾斜的第一和第二孔图案可以不影响蚀刻目标层10。
此时，如果在第二硬掩模图案12A中形成第一及第二孔图案而不倾斜，则可以省略第一硬掩模层11的形成。在此情况中，可以使用第二硬掩模图案12A作为蚀刻阻挡，蚀刻所述蚀刻目标层10。
依据本发明的实施方案，可以使用自对准双图案化技术，形成具有小于允许的分辨率的间距的微型孔图案。
再者，由于实施一次光工艺，所以可以减少在使用典型双图案化技术时因曝光掩模的失准而常产生的图案之间的不期望的临界尺寸(CD)。并且，因为减少曝光工艺的实施次数，所以可以降低成本。
虽然已就特定实施方案描述了本发明，但是本领域技术人员将明显易知，在所附权利要求所限定的本发明的精神及范围内可以实施各种变化和修改。

Claims (4)

1.一种在半导体器件中形成微图案的方法，包括：
在蚀刻目标层上形成硬掩模层和牺牲层；
在所述牺牲层中形成具有孔形状的多个开口；
所述开口的内侧壁上形成间隔物，以在所述开口内形成第一孔图案；
使用所述间隔物来蚀刻在所述开口的侧壁外部的所述牺牲层，使得部分保留第一区域中的所述牺牲层并移除第二区域中的所述牺牲层，从而形成第二孔图案，其中所述第一区域小于所述第二区域；和
使用包括所述第一和第二孔图案的所述余留牺牲层和所述间隔物蚀刻所述硬掩模层；
其中所述牺牲层相对于所述硬掩模层和所述间隔物具有蚀刻选择性；并且
其中所述第一区域为所述牺牲层的在间隔物之间的间隔距离相对小的部分，所述第二区域为所述牺牲层的在间隔物之间的间隔距离相对大的部分。
2.根据权利要求1所述的方法，其中蚀刻所述牺牲层以形成所述第二孔图案的步骤包括实施回蚀刻工艺和湿浸工艺中的一种。
3.根据权利要求1所述的方法，还包括：在所述硬掩模层的蚀刻之后，
移除所述余留牺牲层和所述间隔物；和
使用所述经蚀刻的硬掩模层来蚀刻所述蚀刻目标层。
4.根据权利要求1所述的方法，其中通过使用在不同蚀刻目标之间的蚀刻速率差来实施所述牺牲层的蚀刻。
CN2009102088317A 2008-11-13 2009-10-29 在半导体器件中形成微图案的方法 Expired - Fee Related CN101740357B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080112676A KR101045090B1 (ko) 2008-11-13 2008-11-13 반도체 소자의 미세 패턴 형성방법
KR10-2008-0112676 2008-11-13

Publications (2)

Publication Number Publication Date
CN101740357A CN101740357A (zh) 2010-06-16
CN101740357B true CN101740357B (zh) 2012-07-11

Family

ID=42165610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102088317A Expired - Fee Related CN101740357B (zh) 2008-11-13 2009-10-29 在半导体器件中形成微图案的方法

Country Status (4)

Country Link
US (1) US8466066B2 (zh)
KR (1) KR101045090B1 (zh)
CN (1) CN101740357B (zh)
TW (1) TWI473143B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767570B2 (en) 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
JP2012174976A (ja) * 2011-02-23 2012-09-10 Tokyo Electron Ltd パターンの形成方法
KR20130015145A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR101751476B1 (ko) * 2011-10-17 2017-06-28 삼성전자주식회사 반도체 기억 소자의 형성 방법
KR20130063072A (ko) * 2011-12-06 2013-06-14 삼성전자주식회사 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
KR102015568B1 (ko) 2012-08-27 2019-08-28 삼성전자주식회사 반도체 소자의 제조 방법
KR102037874B1 (ko) * 2013-02-07 2019-10-29 삼성전자주식회사 반도체 소자의 홀 패턴들을 형성하는 방법
US8802551B1 (en) 2013-02-21 2014-08-12 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using voids in a sacrificial layer
JP2014187246A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
KR102343859B1 (ko) 2015-01-29 2021-12-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102420150B1 (ko) 2015-08-19 2022-07-13 삼성전자주식회사 반도체 소자의 제조 방법
US10297497B2 (en) * 2017-01-19 2019-05-21 Texas Instruments Incorporated Sacrificial layer for platinum patterning
CN110911272B (zh) * 2018-09-17 2024-05-03 长鑫存储技术有限公司 在半导体器件中形成微图案的方法
KR20200050708A (ko) * 2018-11-02 2020-05-12 삼성전자주식회사 반도체 소자 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007133442A1 (en) * 2006-05-10 2007-11-22 Lam Research Corporation Pitch reduction
CN101207037A (zh) * 2006-12-22 2008-06-25 海力士半导体有限公司 利用双重曝光技术在半导体器件中形成图案的方法
CN101246845A (zh) * 2007-02-15 2008-08-20 海力士半导体有限公司 形成半导体器件的接触孔的方法
CN101290867A (zh) * 2007-04-20 2008-10-22 海力士半导体有限公司 形成半导体器件的微图案的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050011210A (ko) * 2003-07-22 2005-01-29 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
US7354812B2 (en) 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
JP4996155B2 (ja) * 2006-07-18 2012-08-08 株式会社東芝 半導体装置及びその製造方法
US7906275B2 (en) * 2006-08-31 2011-03-15 Stc.Unm Self-aligned spatial frequency doubling
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007133442A1 (en) * 2006-05-10 2007-11-22 Lam Research Corporation Pitch reduction
CN101207037A (zh) * 2006-12-22 2008-06-25 海力士半导体有限公司 利用双重曝光技术在半导体器件中形成图案的方法
CN101246845A (zh) * 2007-02-15 2008-08-20 海力士半导体有限公司 形成半导体器件的接触孔的方法
CN101290867A (zh) * 2007-04-20 2008-10-22 海力士半导体有限公司 形成半导体器件的微图案的方法

Also Published As

Publication number Publication date
US8466066B2 (en) 2013-06-18
KR20100053852A (ko) 2010-05-24
CN101740357A (zh) 2010-06-16
KR101045090B1 (ko) 2011-06-29
US20100120258A1 (en) 2010-05-13
TW201019371A (en) 2010-05-16
TWI473143B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN101740357B (zh) 在半导体器件中形成微图案的方法
US10707080B2 (en) Methods of patterning a target layer
CN103715080B (zh) 自对准双重图形的形成方法
US20070020939A1 (en) Controlled geometry hardmask including subresolution elements
CN102446703A (zh) 双重图形化方法
US7718529B2 (en) Inverse self-aligned spacer lithography
CN100431104C (zh) 在闪存器件中形成浮置栅电极的方法
US20080280444A1 (en) Method of forming micro pattern of semiconductor device
KR20080022387A (ko) 반도체 메모리 소자의 비트라인 형성 방법
US6713827B2 (en) Micro-structures and methods for their manufacture
US20090317979A1 (en) Method for patterning an active region in a semiconductor device using a space patterning process
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
US7569477B2 (en) Method for fabricating fine pattern in semiconductor device
CN101465279A (zh) 制造半导体器件的方法
CN102120561B (zh) 形成晶圆穿通孔的方法
CN100517648C (zh) 用于蚀刻的系统和方法
CN103578970A (zh) 制造半导体器件的方法
CN100505162C (zh) 半导体元件的线的制造方法
CN113496877B (zh) 半导体结构的形成方法
CN109148273A (zh) 半导体结构的制作方法
US6355384B1 (en) Mask, its method of formation, and a semiconductor device made thereby
KR20010046321A (ko) 반도체 소자 제조 공정을 위한 테스트 패턴
KR100436773B1 (ko) 반도체 소자의 패턴 형성을 위한 식각 방법
KR20060078265A (ko) 반도체 소자의 게이트 형성 방법
JP2001217250A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20131029