CN101728327B - 半导体器件及其制造方法和电器 - Google Patents

半导体器件及其制造方法和电器 Download PDF

Info

Publication number
CN101728327B
CN101728327B CN2009102098709A CN200910209870A CN101728327B CN 101728327 B CN101728327 B CN 101728327B CN 2009102098709 A CN2009102098709 A CN 2009102098709A CN 200910209870 A CN200910209870 A CN 200910209870A CN 101728327 B CN101728327 B CN 101728327B
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor device
integrated circuit
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102098709A
Other languages
English (en)
Other versions
CN101728327A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101728327A publication Critical patent/CN101728327A/zh
Application granted granted Critical
Publication of CN101728327B publication Critical patent/CN101728327B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明的名称是“半导体器件及其制造方法和电器”。本发明提供了一种具有多种功能的半导体器件及其制造方法。此半导体器件包含薄膜集成电路、具有传感器或天线的第一衬底、以及具有天线的第二衬底，其中，薄膜集成电路被插入在具有传感器或天线的第一衬底与具有天线的第二衬底之间。在该半导体器件具有多个天线且该半导体器件在不同频带内通信的情况下，此半导体器件能够接收多个频带，从而扩展了读出器/写入器的选择范围。在该半导体器件具有传感器和天线的情况下，传感器所探测到的信息能够被转化成信号，且这些信号能够经由天线被输出到读出器/写入器。因此，与诸如无线芯片的常规半导体器件相比，该半导体器件具有更高价值。

Description

半导体器件及其制造方法和电器
本申请是申请日为2005年9月23日、申请号为200510106309.X、发明名称为“半导体器件及其制造方法和电器”的申请的分案申请。 
技术领域
本发明涉及到半导体器件及其制造方法和电器。 
背景技术
近年来，已经开发了对提供在绝缘衬底上的薄膜集成电路进行转移的技术。作为这种技术，例如可以指出这样一种技术，此技术将释放层提供在薄膜集成电路与衬底之间，借助于用含卤素的气体清除释放层而将薄膜集成电路与支持衬底分离，薄膜集成电路从而被转移(见专利文件1)。 
专利文件1：未经审查的专利公开No.H8-254686 
然而，专利文件1公开的是释放层被形成在衬底的任一表面上，多个元件被形成在释放层上，且清除释放层，因此，该多个元件与衬底分离，且衬底和该多个元件之间具有间隔。虽然该多个元件被结合到衬底，但由于该多个元件具有大约几个毫微米的很薄的厚度且重量极轻，故在结合到衬底之前，该多个元件可以飞离衬底。 
发明内容
考虑到上述情况，本发明的目的是制造一种半导体器件，同时防止多个元件飞离。本发明的另一目的是提供一种具有多种功能的半导体器件及其制造方法。 
本发明的一个实施方案是一种半导体器件，它包含：薄膜集成电路；具有传感器或天线的第一衬底、以及具有天线的第二衬底；其中，薄膜集成电路被插入在具有传感器或天线的第一衬底与具有天线的第二衬底之间。 
在上述半导体器件中，薄膜集成电路与传感器被导电颗粒彼此电连接，且薄膜集成电路与天线被导电颗粒彼此电连接。而且，薄膜集成电路和传感器与包括导电颗粒的树脂相接触，且薄膜集成电路和天线与包括导电颗粒的树脂相接触。而且，第一衬底和第二衬底具有柔性。 
本发明的一个实施方案如下。在第一衬底上形成释放层之后，释放层被选择性地清除，以便形成有释放层的第一区域以及没有释放层的第二区域。然后，基底绝缘层被形成在第一区域和第二区域上。因此，基底绝缘层与第一区域中的释放层相接触，而绝缘层与第二区域中的第一衬底相接触。然后，包括多个薄膜晶体管的薄膜集成电路被制作在基底绝缘层上。开口部分被提供给基底绝缘层和提供在薄膜集成电路上的绝缘层，以便借助于将腐蚀剂引入到该开口部分中而清除释放层。此时，在配备有释放层的第一区域中，衬底与基底绝缘层之间具有间距；但在第二区域中，衬底与基底绝缘层仍然彼此粘合。由于即使在清除释放层之后仍然存在着第一衬底与基底绝缘层彼此粘合的区域，故能够防止提供在基底绝缘层上的薄膜集成电路飞离。在清除释放层之后，薄膜集成电路和具有天线的第二衬底被整体组合，致使在清除释放层之后第二衬底上的导电层与用来连接薄膜集成电路的第一导电层相接触。然后，薄膜集成电路和基底被从第一衬底分离。此时，用于连接的第二导电层被暴露于反面。薄膜集成电路和具有天线或传感器的第三衬底被彼此固定，致使第三衬底上的导电层连接到用来连接薄膜集成电路的第二导电层。 
本发明的一个实施方案是一种制造半导体器件的方法，它包含下列步骤：在第一衬底上选择性地形成释放层；形成为与第一衬底和释放层相接触的基底绝缘层；在基底绝缘层上形成多个薄膜晶体管；形成第一开口部分，以使第一衬底被暴露；形成第二开口部分，以使该多个薄膜晶体管的源区和漏区被暴露；形成填充第一开口部分的第一导电层和填充第二开口部分的第二导电层；形成第三开口部分，以使释放层被暴露；借助于将腐蚀剂引入到第三开口部分中而清除释放层；在将该多个薄膜晶体管固定到第二衬底上，使第二导电层被连接到提供在第二衬底上的第三导电层之后，将该多个薄膜晶体管与第一衬底分离；以及将该多个薄膜晶体管固定到第三衬底上，从而使第一导电层被连接到提供在第三衬底上的第四导电层。 
本发明的一个实施例是一种制造半导体器件的方法，它包含下列步骤：在第一衬底上选择性地形成释放层；形成与第一衬底和释放层相接触的基底绝缘层；在基底绝缘层上形成多个薄膜晶体管；形成第一开口部分，以使第一衬底被暴露；形成第二开口部分，以使该多个薄膜晶体管的源区和漏区被暴露；形成填充第一开口部分的第一导电层和填充第二开口部分的第二导电层；形成第三开口部分，以便使释放层被暴露；借助于将腐蚀剂引入到第三开口部分中而选择性地清除释放层；在将该多个薄膜晶体管固定到第二衬底上，使第二导电层被连接到提供在第二衬底上的第三导电层之后，用物理方法(物理力)从第一衬底剥离该多个薄膜晶体管；以及将该多个薄膜晶体管固定到第三衬底上，以使第一导电层被连接到提供在第三衬底上的第四导电层。 
在上述制造方法中，第一衬底是玻璃衬底、石英衬底、具有绝缘层的金属衬底、能够承受制造工艺中的加工温度的塑料衬底等。作为释放层，形成由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、硅(Si)的元素；主要含上述元素的合金材料；或主要含上述元素的化合物材料所制成的层。或者，用溅射方法在氧气氛下形成了含上述元素氧化物的层作为释放层。或者，作为释放层，形成利用上述元素、主要含上述元素的合金材料、或主要含上述元素的化合物材料的层，并在其上形成含硅的氧化物的层。腐蚀剂是含卤素氟化物的气体或液体 
本发明的一个实施方案是一种半导体器件，它包含：提供在第一衬底上的第一导电层；覆盖第一导电层的基底绝缘层；提供在基底绝缘层上的第一薄膜晶体管和第二薄膜晶体管；覆盖第一薄膜晶体管和第二薄膜晶体管的层间绝缘层；提供在层间绝缘层上的第二导电层和第三导电层；以及提供在第二衬底上的第四导电层；其中，第二导电层经由提供在层间绝缘层中的开口部分被连接到第一薄膜晶体管的源区和漏区，并经由分别提供在基底绝缘层和层间绝缘层中的开口部分被连接到第一导电层，且第三导电层经由提供在层间绝缘层中的开口部分被连接到第二薄膜晶体管的源区和漏区以及被连接到第四导电层。 
而且，第一衬底和第二衬底具有柔性。 
第一导电层和第二导电层被导电颗粒彼此电连接，且第三导电层和第四导电层被导电颗粒彼此电连接。第一衬底、基底绝缘层、层间绝缘层、以及第二衬底中的每一个，与包括导电颗粒的树脂相接触。 
第一导电层和第四导电层可以用作天线。而且，第一导电层可以用作天线，而第四导电层可以被电连接到传感器。 
第二导电层具有经由包括导电颗粒的树脂与第一导电层相接触的区域以及与层间绝缘层相接触的区域。 
第一薄膜晶体管和第二薄膜晶体管均可以具有侧壁绝缘层。 
根据本发明，能够容易地制造具有薄膜集成电路的半导体器件，并在形成衬底和基底绝缘层彼此粘合的区域的情况下，能够防止提供在基底绝缘层上的薄膜集成电路由于清除释放层而分散。 
根据本发明的半导体器件具有薄膜集成电路单元和多个天线。因此，即使在一个天线被破坏的情况下，馈自外部器件的电磁波仍然能够被其它的天线接收，从而能够改善使用寿命。在多个天线通信可用的频带彼此不同的情况下，能够接收多个频带，从而扩展了读出器/写入器的选择范围。 
根据本发明的半导体器件具有薄膜集成电路单元、天线、以及传感器。在由薄膜集成电路单元对传感器探测到的信息进行处理之后，能够储存此信息。而且，传感器探测到的信息能够被转换成信号，且此信号能够经由天线被输出到读出器/写入器。因此，与诸如无线芯片的常规半导体器件相比，该半导体器件具有更高价值。 
当与附图一起阅读下列的详细描述时，本发明的这些和其它的目的、特点、以及优点将变得更为明显。 
附图说明
图1A-1E是示出了根据本发明的半导体器件制造方法的解释图； 
图2A-2D是示出了根据本发明的半导体器件制造方法的解释图； 
图3A-3D是示出了根据本发明的半导体器件制造方法的解释图； 
图4A-4D是示出了根据本发明的半导体器件制造方法的解释图； 
图5A和5B是示出了根据本发明的半导体器件制造方法的解释图； 
图6A和6B是示出了根据本发明的半导体器件制造方法的解释图； 
图7A-7C是示出了根据本发明的半导体器件制造方法的解释图； 
图8是示出了根据本发明的半导体器件的结构的解释图； 
图9是示出了根据本发明的半导体器件的结构的解释图； 
图10A-10C是示出了根据本发明的半导体器件制造方法的解释图； 
图11A-11C是示出了根据本发明的半导体器件制造方法的解释图； 
图12是示出了根据本发明的半导体器件的结构的解释图； 
图13A-13D是示出了根据本发明的半导体器件的解释图； 
图14是示出了根据本发明的半导体器件的结构的解释图； 
图15A和15B是示出了根据本发明的半导体器件的结构的解释图； 
图16是示出了根据本发明的半导体器件的结构的解释图； 
图17是示出了根据本发明的半导体器件的工作的解释图； 
图18A和18B是示出了根据本发明的半导体器件的结构的解释图； 
图19A和19B是示出了根据本发明的半导体器件的结构的解释图； 
图20A和20B是示出了根据本发明的半导体器件的结构的解释图； 
图21A-21E是示出了根据本发明的半导体器件的使用方式的解释图； 
图22A和22B是示出了根据本发明的半导体器件的使用方式的解释图； 
图23A-23E是示出了根据本发明的半导体器件的使用方式的解释图； 
图24是示出了根据本发明的半导体器件的结构的解释图； 
图25是示出了根据本发明的半导体器件的结构的解释图； 
图26A和26B是示出了根据本发明的半导体器件的结构的解释图； 
图27A和27B是示出了根据本发明的半导体器件的结构的解释图。 
具体实施方式
当结合附图阅读时，从下列的详细描述中，本发明的上述和进一步目的以及新颖特征将更充分地显现。由于本发明可以以几种形式实施，故要理解的是，不偏离本发明主要特征的范围内的各种改变和修正对于本技术领域的技术人员是显而易见的。因此，除非这种改变和修正偏离了以下描述的本发明的范围，否则就应该被认为是包括在其中。在各个实施方式的附图中，相似的元件用相似于第一实施方式的附图标记来表示，且不再赘述。 
实施方式1
参照附图来解释根据本发明的制造半导体器件的方法。 
释放层101-104被形成在衬底100的一个表面上(参照图1A中 的剖面图和图5A中的透视图，其中图1A中的A-B线对应于图5A中的A-B线)。 
如图1A所示，玻璃衬底、石英衬底、其任一表面上配备有绝缘层的金属衬底、其任一表面上配备有绝缘层的不锈钢衬底、或具有能够承受工艺加工温度的热阻的塑料衬底，能够被用作衬底100。上述衬底100的尺寸或形状没有限制。例如，在采用具有1米或以上边长并具有矩形形状的衬底作为衬底100的情况下，能够大幅度提高产率。此优点优于采用圆形硅衬底的情况。 
衬底100上的薄膜集成电路随后被从衬底100分离。因此，衬底100可以被重新使用，并可以在衬底100上重新提供薄膜集成电路。结果就能够降低成本。而且，石英衬底被优选用作待要重新使用的衬底100。 
在衬底100的一个表面上形成薄膜之后，用光刻方法选择性地图形化释放层101-104。作为释放层101-104，形成由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、硅(Si)的元素；主要含上述元素的合金材料；或主要含上述元素的化合物材料所制成的单层或叠层。含硅层的晶体结构可以是非晶结构、微晶结构、或多晶结构中的任何一种。 
在由单层形成各个释放层101-104的情况下，形成钨层、钼层、或含钨和钼的混合物的层。或者，形成含钨的氧化物或氧氮化物(oxynitride)的层、含钼的氧化物或氧氮化物的层、或含钨和钼的混合物的氧化物或氧氮化物的层。钨和钼的混合物相当于钨和钼的合金。 
在由叠层形成各个释放层101-104的情况下，优选形成钨层、钼层、或含钨和钼的混合物的层作为第一层；并优选形成钨、钼、或钨和钼的混合物的氧化物、氮化物、氧氮化物、或氮氧化物(nitrideoxide)作为第二层。 
在形成含钨层和含钨氧化物层的叠层作为各个释放层101-104的情况下，首先形成含钨的层，并在其上形成含氧化硅的层，因此，含钨氧化物的层被形成在钨层与氧化硅层之间的界面处。含钨氧化物的层能够得到利用。而且，可以借助于对含钨层表面执行热氧化处理、 氧等离子体处理、或利用诸如臭氧水的具有强氧化能力的溶液的处理，来形成含钨氧化物的层。在形成含钨层并在含钨层上形成含钨的氮化物、氧氮化物、以及氮氧化物的层的情况下，也是如此。在形成含钨层之后，可以优选形成氮化硅层、氧氮化硅层、以及氮氧化硅层。 
用WOx来表示钨的氧化物。WOx中的“x”在2-3的范围内。例如存在着WO2(x＝2)、W2O5(x＝2.5)、W4O11(x＝2.75)、WO3(x＝3)等。当形成钨的氧化物时，上述“x”的数值不受限制。可以根据腐蚀速率等来确定此数值。具有最优选腐蚀速率的层是用溅射方法在氧气氛下形成的含钨氧化物(WOx，0＜x＜3)的层。因此，优选用溅射方法在氧气氛下形成的含钨氧化物的层作为释放层，以便缩短制造时间。 
在上述工艺中，释放层101-104被形成为与衬底100相接触；但本发明不局限于此。基底绝缘层可以被形成为与衬底100相接触，且释放层101-104可以被形成为与该绝缘层相接触。 
然后，基底绝缘层105被形成为覆盖释放层101-104。用已知的方法(溅射方法、等离子体CVD方法等)，由含硅的氧化物或硅的氮化物层的单层或叠层来形成绝缘层105。硅的氧化物材料是诸如氧化硅、氧氮化硅、或氮氧化硅的含硅(Si)和氧(O)的材料。硅的氮化物材料是诸如氮化硅、氧氮化硅、或氮氧化硅的含硅和氮(N)的材料。 
在基底绝缘层105具有双层结构的情况下，例如氮氧化硅层可以被形成作为第一层，且氧氮化硅层可以被形成作为第二层。在基底绝缘层具有三层结构的情况下，氧化硅层可以被形成作为第一绝缘层，氮氧化硅层可以被形成作为第二绝缘层，且氧氮化硅层可以被形成作为第三绝缘层。或者，氧氮化硅层可以被形成作为第一绝缘层，氮氧化硅层可以被形成作为第二绝缘层，且氧氮化硅层可以被形成作为第三绝缘层。基底绝缘层用作阻挡膜来防止来自衬底100的杂质渗透到随后待要形成的结晶半导体层中。 
然后，非晶半导体层(例如含非晶硅的层)被形成在绝缘层105上。用已知的方法(溅射方法、LPCVD方法、等离子体CVD方法等)，形成厚度为25-200nm(优选为30-150nm)的非晶半导体层。然后，用已知的结晶化方法(激光结晶化方法、RTA、采用炉子退火的热结晶化方法、采用促进结晶化的金属元素的热晶化方法、组合采用促进 结晶化的金属的热结晶化方法和激光结晶化方法的方法等)，对非晶半导体层进行结晶化。然后，得到的结晶半导体层被图形化成所希望的形状，以便形成结晶半导体层127-130。 
下面是结晶半导体层127-130的制造工艺具体例子。首先，用等离子体CVD方法形成厚度为66nm的非晶半导体层。然后，包括作为促进结晶化的金属元素的镍的溶液被提供在非晶半导体层上，然后，执行非晶半导体层的去氢化处理(500℃，1小时)和热结晶化处理(550℃，4小时)，以形成结晶半导体层。然后，按需要将激光发射到结晶半导体层，借助于用光刻方法进行的图形化，来形成结晶半导体层127-130。 
在用激光结晶化方法形成结晶半导体层127-130的情况下，采用了连续或脉冲振荡的气体或固体激光器。准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti：蓝宝石激光器等，被用作气体激光器。采用诸如掺Cr、Nd、Er、Ho、Ce、Co、Ti、或Tm的YAG、YVO4、YLF、或YAlO3的晶体的激光器，被用作固体激光器。 
当用促进结晶化的金属元素对非晶半导体层进行结晶化时，优点在于能够在低温下于短时间内完成结晶化以及能够对准晶体取向，另一方面，缺点在于由于金属元素残留在晶体半导体层中而增大关断电流，这导致特性不稳定。考虑到这一点，可以在晶体半导体层上形成非晶半导体层用作吸气位置(gettering site)。由于用作吸气位置的非晶半导体层被要求包含诸如磷或氩的杂质元素，故优选用能够使非晶半导体层包含高浓度氩的溅射方法来形成非晶半导体层。然后，利用热处理(RTA、采用退火炉的热退火等)来分散金属元素，并清除包含该金属元素的非晶半导体层。因此，能够减少或清除结晶半导体层中的金属元素。 
形成覆盖结晶半导体层127-130的栅绝缘层106。用已知的方法(等离子体CVD或溅射方法)，由包含硅的氧化物或硅的氮化物的单层或叠层来形成栅绝缘层106。具体地说，由包含氧化硅的层、包含氧氮化硅的层、或包含氮氧化硅的层的单层或叠层，来形成栅绝缘层106。 
第一导电层和第二导电层被层叠在栅绝缘层106上。用已知的方 法(等离子体CVD或溅射方法)，将第一导电层形成为具有20-100nm的厚度。用已知的方法，将第二导电层形成为具有100-400nm的厚度。第一导电层和第二导电层由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)的元素；主要包含上述元素的合金材料；或主要包含上述元素的化合物材料制成。或者，第一导电层和第二导电层由以掺有诸如磷的杂质元素的多晶硅为代表的半导体材料制成。 
作为第一导电层和第二导电层的组合的一个例子，可以指出氮化钽(TaN)层/钨(W)层、氮化钨(WN)层/钨层(W)、氮化钼(MoN)层/钼(Mo)层、等等。由于钨和氮化钽具有高的热阻，故能够在形成第一导电层和第二导电层之后来进行以热激活为目的的热处理。在不是双层结构而是三层结构的情况下，优选采用由钼层、铝层、以及钼层组成的结构。 
而且，可以用与第一或第二导电层相同的材料来形成单层的导电层，而不用形成第一导电层和第二导电层的叠层。 
通过光刻方法用抗蚀剂形成掩模，并执行蚀刻处理以形成栅电极。然后形成用作栅电极的导电层(也称为栅电极层)107-110。 
用离子掺杂方法或离子注入方法，n型杂质元素以低的浓度被掺入到结晶半导体层128和130中，以形成n型杂质区111和112。例如磷(P)或砷(As)的15族元素被用作n型杂质元素。 
然后，p型杂质元素被掺杂到结晶半导体层127和129，以形成p型杂质区113和114。例如硼(B)被用作p型杂质元素。 
形成绝缘层以覆盖栅绝缘层106和导电层107-110。用已知的方法(等离子体CVD或溅射方法)，将该绝缘层形成为具有包含诸如硅、硅的氧化物、或硅的氮化物的无机材料的层(可以称为无机层)；或包含诸如有机树脂的有机材料的层(可以称为有机层)的单层或叠层。优选由硅的氧化物制成的层来形成此绝缘层。 
用各向异性腐蚀主要沿垂直方向对该绝缘层进行选择性腐蚀，以便形成与导电层107-110的侧壁相接触的绝缘层115-118(以下称为侧壁绝缘层)(参见图1C)。此侧壁绝缘层115-118被用作稍后掺杂形成LDD区的掩模。 
利用形成侧壁绝缘层115-118的腐蚀工艺，栅绝缘层106也被腐 蚀以形成栅绝缘层119-122。导电层107-110  及侧壁绝缘层115-118与栅绝缘层119-122交迭。栅绝缘层106与侧壁绝缘层115-118彼此具有相同的腐蚀速率的事实，正是栅绝缘层106也被腐蚀的原因。图1C说明了此情况。因此，在栅绝缘层106和侧壁绝缘层115-118具有彼此不同的腐蚀速率的情况下，即使进行形成侧壁绝缘层115-118的腐蚀工艺，也可保留栅绝缘层106。 
用侧壁绝缘层115-118作为掩模，将n型杂质元素掺入到结晶半导体层128和130，以形成第一n型杂质区(也称为LDD区)123和124以及第二n型杂质区125和126。掺入在第一n型杂质区123和124中的杂质元素的浓度低于第二n型杂质区125和126中的杂质元素浓度。 
为了形成第一n型杂质区123和124，存在着：将栅电极形成为具有双层或多层结构，并且使用充当栅电极的底部导电层作为掩模用楔形腐蚀或各向异性腐蚀方法来腐蚀栅电极的方法；以及用侧壁绝缘层作为掩模的方法。用前一种方法形成的薄膜晶体管被称为GOLD(栅交迭轻掺杂漏)结构。在本发明中，二种方法的任一种都可以使用。在用侧壁绝缘层作为掩模的后一种方法的情况下，有着能够确切地形成LDD区以及能够容易地控制LDD区的宽度的优点。 
通过上述工艺，就完成了n型薄膜晶体管131和132以及p型薄膜晶体管133和134。 
n型薄膜晶体管131具有LDD结构，包括有源层、栅绝缘层120、以及用作栅电极108的导电层，有源层具有第一n型杂质区123(也称为LDD区)、第二n型杂质区125、以及沟道形成区135。 
n型薄膜晶体管132具有LDD结构，包括有源层、栅绝缘层122、以及用作栅电极110的导电层，有源层具有第一n型杂质区124(也称为LDD区)、第二n型杂质区126、以及沟道形成区136。 
p型薄膜晶体管133具有单漏结构，它包括有源层、栅绝缘层119、以及用作栅电极的导电层107，有源层具有p型杂质区113以及沟道形成区137。 
p型薄膜晶体管134具有单漏结构，它包括有源层、栅绝缘层121、以及用作栅电极的导电层109，有源层具有p型杂质区114以及沟道形成区138。 
然后，形成具有单层或叠层的绝缘层，以便覆盖薄膜晶体管131-134(参见图1E)。用已知的方法(涂敷方法、小滴释放方法、CVD方法、溅射方法等)，用诸如硅的氧化物或硅的氮化物的无机材料、诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂、或硅氧烷的有机材料制成的单层或叠层，来形成覆盖薄膜晶体管131-134的绝缘层。硅氧烷由硅(Si)和氧(O)键形成的骨架组成，其中，包括作为至少包含氢的有机基团(诸如烷基团或芳香烃)作为取代基。或者，含氟基团可以被用作取代基。或者，含氟基团和至少包含氢的有机基团可以被用作取代基。 
所示剖面图示出了二个绝缘层被层叠以覆盖薄膜晶体管131-134。包含氧化硅的层被形成为首先层叠的绝缘层141。硅氧烷被用来形成随后层叠的绝缘层142。而且，在第一绝缘层与第二绝缘层之间，可以形成包含氮化硅的层。 
在形成绝缘层141和142之前或在形成绝缘层141和142中的一个或二者之后，优选进行目的在于恢复半导体层结晶性、激活掺杂到半导体层的杂质元素、或使半导体层氢化的热处理。作为热处理，可以执行热退火、激光退火、或RTA。 
用光刻方法对绝缘层141和142进行腐蚀，以便形成用来暴露p型杂质区113和114以及第二n型杂质区125和126的接触孔143-150以及用来暴露衬底100的接触孔151和152(参见图2A)。 
接触孔151和152被形成为不与释放层相接触。借助于在该位置形成接触孔151和152，能够在清除释放层时防止填充接触孔的导电层被清除。结果，能够减少劣质元件，从而能够提高半导体器件的制造成品率。 
导电层被形成为填充接触孔143-152，并被图形化为导电层155-162(参见图2B)。用这种方法形成的导电层155和158的侧壁不与释放层101-104相接触，但与绝缘层141和142相接触。这在释放层101-104被腐蚀剂清除时防止了导电层155和158被腐蚀剂清除。 
导电层155-162被形成为具有由选自钛(Ti)、铝(Al)和铌(Nb)的元素、主要含上述元素的合金材料、或主要含上述元素的化合物材料组成的单层或叠层。主要包含铝的合金材料是例如包含镍和主要包 含铝的合金材料，或包含镍、碳和硅之一或二者、且主要包含铝的合金材料。 
导电层155-162可以被形成为具有叠层结构，例如，阻挡层/铝-硅(A1-Si)层/阻挡层以及阻挡层/铝-硅(A1-Si)层/氮化钛层/阻挡层组成。阻挡层是由钛、钛的氮化物、钼、或钼的氮化物制成的层。铝和铝-硅由于具有低的电阻值且价廉，故作为导电层155-162的材料是理想的。借助于在顶部和底部上形成阻挡层，能够防止铝或铝-硅的小丘。底部阻挡层能够在铝或铝-硅与结晶半导体层之间形成良好的接触。钛是一种高度还原性元素。因此，在形成由钛制成的势垒层的情况下，可以在结晶半导体层上形成薄的天然氧化物膜；但该天然氧化物膜能够被还原，从而在钛与结晶半导体层之间形成良好的接触。 
绝缘层163被形成为单层或叠层，以覆盖导电层155-162(参见图2C)。可以用与用来形成覆盖薄膜晶体管的绝缘层142相同的方法和材料，来形成覆盖导电层155-162的绝缘层163。然后，为覆盖导电层155-162的绝缘层163提供接触孔。然后形成导电层164和165。导电层164和165用作与外部端子连接的导电层。 
可以形成一绝缘层来覆盖导电层164和165。此绝缘层是诸如DLC(类金刚石碳)的包含碳的层、包含氮化硅的层、包含氮氧化硅的层、包含有机材料(优选为环氧树脂)的层等。此绝缘层用作保护层，仅仅在需要的情况下才形成。借助于由有机材料制成的层来形成该绝缘层，能够增大绝缘层163的厚度。结果，衬底100上多个元件的重量被增大，从而即使在清除释放层101-104之后，也能够防止元件飞离衬底100、被形成为卷起、以及断裂或破坏。 
此处，通过上述工艺完成的包括薄膜晶体管131和133以及导电层155-158的各个元件，被统称为第一薄膜集成电路166，而包括薄膜晶体管132和134以及导电层159-162、164和165的各个元件被统称为第二薄膜集成电路167(参见图2C中的剖面图和图5B中的透视图)。在图2C中，第一薄膜集成电路166和第二薄膜集成电路167被单独地示出。实际上排列了多个第一薄膜集成电路166和第二薄膜集成电路167。于是，提供有排列的多个第一薄膜集成电路166和第二薄膜集成电路167的层可以被称为具有第一薄膜集成电路166和第 二薄膜集成电路167的层。 
第一薄膜集成电路166至少配备有用来处理随后要连接的导电层185所接收的电磁波的通信电路。第二薄膜集成电路167至少配备有用来处理随后要连接的导电层175所接收的电磁波的通信电路。导电层185和175被示为用来接收外部器件提供的电磁波的天线。 
在由导电层185构成的天线和由导电层175构成的天线能够接收相同频带的情况下，这些导电层可以被连接到一个薄膜集成电路。在此情况下，由导电层185构成的天线和由导电层175构成的天线优选被制作成相同的形状。 
在由导电层185构成的天线和由导电层175构成的天线能够接收不同的频带的情况下，这些导电层可以被连接到不同的薄膜集成电路。在此情况下，由导电层185构成的天线和由导电层175构成的天线可以有不同的形状。因此，能够增大天线的选择范围。 
用光刻方法对绝缘层105、141、142、163进行腐蚀，以暴露释放层101-104的部分或全部，从而形成开口部分171和172(参见图2D中的剖面图和图6A中的透视图)。 
腐蚀剂被引入到开口部分171和172中，以清除释放层101-104(参见图3A中的剖面图和图6B中的透视图)。水稀释的氟化酸或氟化铵的混合物；氟化酸和硝酸的混合物；氟化酸、硝酸、和乙酸的混合物；过氧化氢和硫酸的混合物；过氧化氢、铵溶液、和水的混合物；过氧化氢、盐酸、和水的混合物等，被用作湿法腐蚀情况下的腐蚀剂。在干法腐蚀的情况下，采用包含诸如氟的卤族原子或分子的气体或包含氧的气体。例如，包含卤素氟化物或卤素间化合物的气体或液体，优选被用作腐蚀剂。例如，三氟化氯(ClF3)被用作包含卤素氟化物的气体。而且，提供导电层155和158使其不与释放层101-104相接触，故导电层155和158不被腐蚀剂腐蚀。 
提供有第一薄膜集成电路166和第二薄膜集成电路167的层的任一表面，被结合到提供有导电层175的衬底179(参见图3B中的剖面图)。提供有第一薄膜集成电路166和第二薄膜集成电路167的层的任一表面，是导电层164和165以及开口部分171和172被暴露的表面。用包括导电颗粒180的树脂181，将提供有第一薄膜集成电路166和第二薄膜集成电路167的层粘合到衬底179，同时，使包括在 第二薄膜集成电路167中的导电层164和165通过导电颗粒180与衬底179上的导电层175相接触。然后，第一薄膜集成电路166和第二薄膜集成电路167被完全从衬底100分离(参见图3C中的剖面图和图7A中的透视图)。 
提供有导电层175的衬底179相当于(由聚丙烯、聚酯、乙烯、聚乙烯氟化物、乙烯氯化物等制成)膜；由纤维材料组成的纸；基底膜(聚酯、聚酰胺、无机金属化膜、纸等)和粘性合成树脂膜(丙烯酸合成树脂、环氧合成树脂等)的叠层膜等。用热压方法将膜和实体密封。在进行密封处理时，提供在该膜最顶部表面的粘性层或提供给最外部涂层的层(不是粘性层)被热处理熔化，以便借助于施加压力与该膜结合。 
提供有第一薄膜集成电路166和第二薄膜集成电路167的层的另一表面，被结合到提供有导电层185的衬底189(参见图3D中的剖面图和图7B中的透视图)。提供有第一薄膜集成电路166和第二薄膜集成电路167的层的另一表面，是导电层155和158以及绝缘层105被暴露的表面。用包括导电颗粒190的树脂191，将提供有第一薄膜集成电路166和第二薄膜集成电路167的层结合到衬底189，同时，使包括在第一薄膜集成电路166中的导电层155和158通过导电颗粒190而与衬底189上的导电层185相接触。 
用切割装置和激光辐照装置，将提供有第一薄膜集成电路166和第二薄膜集成电路167的层与具有导电层的衬底179和189的整体组合，分割成各个无线芯片(参见图7C中的透视图)。通过上述工艺，就完成了由分割的衬底195和196以及分割的第一和第二薄膜集成电路166和167组成的用作无线芯片(也称为无线处理器、无线存储器、或无线标签)的半导体器件。 
在本实施方案模式中，借助于将提供有第一薄膜集成电路166和第二薄膜集成电路167的层结合到具有导电层的衬底179和189，并分割成各个片，制作了用作无线芯片(也称为无线处理器、无线存储器、或无线标签)的半导体器件。但本发明不局限于此工艺。在将提供有第一薄膜集成电路166和第二薄膜集成电路167的层结合到具有导电层的衬底179并分割成各个片之后，可以将具有导电层的衬底结合到提供有第一薄膜集成电路166和第二薄膜集成电路167的分割后 的层。 
本实施方式描述了用作天线的导电层175和185被提供在分割的衬底195和196上的情况。用作天线的导电层由包含铝、铜、或银的金属材料制成。例如，利用诸如丝网印刷方法、胶版印刷方法、或喷墨方法的印刷方法，导电层可以由胶状铜或银的复合物制成。或者，可以用溅射方法来形成铝膜，并用腐蚀方法进行加工。此外，可以采用电镀方法或无电镀方法。 
根据上述实施方式，用包括导电颗粒180和190的树脂181和191，将提供有第一薄膜集成电路166和第二薄膜集成电路167的层与具有导电层的衬底179和189彼此结合。但本发明不局限于此。除了树脂181和191之外，可以用凸块194a-194d来彼此结合合提供有第一薄膜集成电路166和第二薄膜集成电路167的层与衬底179和189(参见图24)。 
衬底179和189上的导电层175和185被保护性绝缘层193a和193b覆盖。此保护性绝缘层193a和193b设有开口部分，凸块194a-194d借此以与导电颗粒相接触。 
图14示出了本实施方式所述无线芯片900的结构。根据本实施方式的无线芯片具有薄膜集成电路901和天线902a和902b。 
薄膜集成电路901由第一薄膜集成电路166和第二薄膜集成电路167组成，并具有运算处理电路单元903、存储单元904、通信电路单元905a和905b、以及电源电路单元907。存储单元904具有只读存储器和可重写存储器之一或二者。存储单元904包括静态RAM、EEPROM(电可擦可编程只读存储器)、快速存储器等，故存储单元904能够根据需要而记录经由天线902a和902b接收的来自外部的信息。存储单元904还可包括存储经由天线902a和902b接收的信号的第一存储单元910和存储由读出器/写入器所写入的信息的第二存储单元911。可以用掩模ROM或可编程ROM来提供只读存储单元。 
第一存储单元910优选由快速存储器等组成，这使得能够连续写入，并且由此数据不会消失。 
优选应用具有浮栅结构且仅仅能够写入一次的存储器元件。 
存储单元904优选包括能够连续写入并且由此数据不会消失的浮栅结构的存储器元件。特别是优选应用具有浮栅结构且仅仅能够写入 一次的存储器元件。具有这种结构的无线芯片仅仅具有读出存储在存储单元中的信息的功能。功能的简化使得能够减小尺寸并节省无线芯片的功耗。 
通信电路单元905a和905b分别具有解调电路912a和912b以及调制电路913a和913b。解调电路912a和912b分别对经由天线902a和902b输入的信号进行解调，从而将解调的信号输出到运算处理电路单元903。此信号包括待要储存在存储单元904中的信息。从存储单元904读出的信息经由运算处理电路单元903分别被输出到调制电路913a和913b。调制电路913a和913b将信号调制成可用于无线通信的信号，且调制后的信号分别经由天线902a和902b被输出到外部器件。 
天线902a和902b接收馈自称为读出器/写入器的外部器件的电磁波，以便在电源电路单元907中产生必需的电能。可以根据通信频带来恰当地设计天线902a和902b。直至135kHz的长波段、6-60MHz(典型为13.56MHz)的短波段、400-950MHz的超短波段、2-25GHz的微波波段等，可以被用作电磁波的频带。利用环形天线电磁感应的天线被用作长波段或短波段的天线。此外，可以采用利用互感的(电磁耦合型)天线或利用静电感应的(静电耦合型)天线。通过天线在电源电路单元907中产生电能。运算处理电路903、存储单元904、以及通信电路单元905a和905b，都靠此电能工作。天线902a可以被提供为数据通信天线，而天线902b可以被提供为供电应天线。 
在天线902a和902b能够接收相同频带的情况下，能够用一个通信电路单元(例如通信电路单元905a)来进行信号的解调和调制。在此情况下，天线902a和902b优选被制作成相同的形状。 
在天线902a和902b能够接收不同频带的情况下，天线902a和902b优选被分别连接到不同的通信电路单元905a和905b。在此情况下，天线902a和902b可以具有不同的形状。 
根据本实施方式，能够容易地制造具有薄膜集成电路的半导体器件，并在形成衬底和基底绝缘层彼此粘合的区域的情况下，能够防止提供在基底绝缘层上的薄膜集成电路由于清除释放层而分散。 
根据本实施方式的半导体器件具有薄膜集成电路单元和多个天线。因此，即使在一个天线被破坏的情况下，馈自外部器件的电磁波 仍然能够被其它的天线接收，从而能够改善使用寿命。在多个天线通信可用的频带彼此不同的情况下，能够接收多个频带，利用不同类型的读出器/写入器进行发射从而成为可能。 
实施方式2
根据上述实施方式，释放层101-104被腐蚀剂完全清除(参见图3A)。但本发明不局限于此。释放层101-104可以被选择性地清除(参见图4A)。然后，提供有导电层175的衬底179被形成在具有第一薄膜集成电路166和第二薄膜集成电路167的层上，以整体组合该衬底和此层。然后可以利用物理方法(物理力)，将具有第一薄膜集成电路166和第二薄膜集成电路167的层和提供有导电层175的衬底179与衬底100分离(参见图4C)。在利用物理方法(物理力)将具有第一薄膜集成电路166和第二薄膜集成电路167的层与衬底100分离的情况下，存在二种情况，即释放层101-104保留在衬底100上的情况以及释放层101-104、第一薄膜集成电路166、以及第二薄膜集成电路167与衬底100分离的情况。本实施方式解释了前一种情况(参见图4C)。此物理方法(物理力)是一直从喷嘴喷射的气体风压，或从外部施加超声波应力的方法等。 
借助于选择性地清除释放层101-104，并结合使用物理方法(物理力)，而不是用腐蚀剂来完全清除释放层101-104，能够防止薄膜集成电路飞离，并能够在短时间内清除释放层101-104。因此，能够提高产率。 
实施方式3
在本实施方式中，解释了具有传感器的衬底的结合例子，来代替根据实施方案1或2的具有导电层的衬底179或具有导电层的衬底189。 
作为传感器，可以指出用物理方法或化学方法来探测诸如温度、湿度、亮度、气体、重力、压力、声音(振动)、加速度等性质的元件。可以用诸如电阻元件、电容耦合元件、电感耦合元件、光伏元件、光电转换元件、热电动势元件、晶体管、热敏电阻、或二极管，来形成传感器。 
图8是剖面图，示出了提供有传感器(典型为光传感器)的半导体器件，来代替实施方案1中的具有导电层的衬底189。由第一电极 252、光接收层253、以及第二电极254组成的光电二极管250被提供在衬底251上。而且，光电二极管250被层间绝缘层255覆盖。光电二极管250设有经由层间绝缘层255连接到第一电极252的用于连接的导电层256以及经由层间绝缘层255连接到第二电极254的用于连接的导电层257。具有第一薄膜集成电路166和第二薄膜集成电路167的层，被结合到衬底251，从而第二薄膜集成电路的导电层155和158经由导电颗粒190分别与衬底251上的导电层256和257相接触。除了传感器，还可以在衬底251上提供传感器电路。图8示出了采用光电二极管的半导体器件；但可以采用光电晶体管来代替光电二极管。而且，可以适当地提供探测诸如温度、湿度、亮度、气体、重力、压力、声音(振动)、加速度等性质的元件，来代替光传感器。而且，代替用于连接的导电层256和257，组成传感器的导电层可以与导电层155和158相接触。 
图9示出了提供有薄膜集成电路901、传感器组件908、以及天线902的无线芯片900的结构。传感器组件908用物理或化学方法对诸如温度、湿度、亮度、气体、重力、压力、声音(振动)、加速度等性质进行探测。传感器组件908包括传感器906和用来控制传感器906的传感器电路909。传感器906由诸如电阻元件、电容耦合元件、电感耦合元件、光伏元件、光电转换元件、热电动势元件、晶体管、热敏电阻、或二极管的元件形成。传感器电路909对阻抗、电抗、电感、电压、或电流的变化进行探测，并对探测到的信息进行模拟-数字转换(A/D转换)，然后将信号输出到运算处理电路903。 
薄膜集成电路901具有运算处理电路903、存储单元904、通信电路单元905、以及电源电路单元907。存储单元904能够按需要记录经由传感器组件908和天线902接收的来自外部的信息。存储单元904可以包括用来储存传感器组件908探测的信号的第一存储单元910和用来记录读出器/写入器所写入的信息的第二存储单元911的二个分开的存储单元。 
为了记录传感器组件908所探测的信息，第一存储单元910优选包括能够连续写入且由此数据不会消失的快速存储器。优选采用具有浮栅结构并仅仅能够写入一次的存储器元件。 
通信电路单元905具有解调电路912以及调制电路913。解调电 路912对经由天线902输入的信号进行解调，以将信号输出到运算电路单元903。此信号包括用来控制传感器组件908的信号以及通过运算处理电路903被储存在存储单元904中的信息。从传感器电路909输出的信号以及从存储单元904读出的信息，经由运算处理电路单元903被输出到调制电路913。调制电路913将该信号调制成可用于无线通信的信号，且调制后的信号经由天线902被输出到外部器件。 
经由天902来提供使运算处理电路903、传感器组件908、存储单元904、以及通信电路单元905进行工作所需的电能。 
根据本实施方式，能够容易地制造具有薄膜集成电路的半导体器件，并在形成衬底和基底绝缘层彼此粘合的区域的情况下，能够防止提供在基底绝缘层上的薄膜集成电路由于清除释放层而分散。 
根据本发明的半导体器件具有薄膜集成电路单元、天线、以及传感器。在用薄膜集成电路对传感器探测到的信息进行处理之后，此信息能够被储存。而且，传感器探测到的信息能够被转换成信号，并能够经由天线将此信号输出到读出器/写入器。因此，与诸如无线芯片之类的常规半导体器件相比，该半导体器件价值更高。 
实施方式4
在上述各个实施方式中，解释了用作无线芯片的半导体器件；但本发明不局限于这种模式。在本实施方式中解释结构不同于上述结构的半导体器件。 
首先来解释一种根据本发明集成了多种功能的半导体器件(参见图18A和18B)。多个薄膜集成电路601-604被结合在提供有导电层的衬底600上。用包括导电颗粒645的树脂644，将衬底600上的导电层结合到薄膜集成电路601-604中每一个的任一表面上用于连接的导电层。薄膜集成电路601-603中的每一个用作选自包括中央处理器(CPU)、存储器、网络处理电路、盘处理电路、图象处理器、声音处理器的组中的一种或多种。薄膜集成电路604可以配备有根据实施方案模式1-3的薄膜集成电路。此处来描述薄膜集成电路604具有一个天线和一个薄膜集成电路的例子。薄膜集成电路604另一表面上用于连接的导电层，被包括导电颗粒647的树脂646结合到具有诸如天线的导电层的衬底605的用于连接的导电层606。 
下面来解释根据本发明的具有显示部分的半导体器件(参见图 19A和19B，其中，图19A中的A-B线对应于图19B中的A-B线)。薄膜集成电路624和625被结合在衬底620上，而薄膜集成电路628和629被结合在连接膜641和642上。可以采用根据实施方案1-3的薄膜集成电路作为薄膜集成电路624和625。此处来描述半导体器件具有一个天线和一个薄膜集成电路的例子。 
显示部分623经由衬底620上的导电层631被连接到薄膜集成电路624反面上用于连接的导电层。薄膜集成电路624表面上用于连接的导电层，被包括导电颗粒638的树脂637结合到具有诸如天线的导电层的衬底626的用于连接的导电层639。 
薄膜集成电路624经由衬底620上的导电层634和连接膜641上的导电层635，被连接到薄膜集成电路628。包括导电颗粒655的树脂654，被用来连接各个导电层。而且，衬底620与对置衬底621被密封剂630彼此结合。 
下面来解释根据本发明的用作IC卡的半导体器件(参见图20A和20B)。薄膜集成电路611被结合在衬底610上。根据实施方式1-3的薄膜集成电路，可以被提供作为薄膜集成电路611。此处来描述半导体器件具有传感器和薄膜集成电路的例子。衬底610上的导电层612被包括导电颗粒652的树脂651结合到薄膜集成电路611反面上用于连接的导电层。薄膜集成电路611表面上的用于连接的导电层，被包括导电颗粒658的树脂657结合到衬底615的用于连接的导电层659。 
包括在根据本发明的半导体器件中的薄膜集成电路小、薄、且轻。将该薄膜集成电路用于具有多个系统的半导体器件(参见图18)、具有显示功能的半导体器件、以及IC卡(参见图20)中的每一个，薄膜集成电路能够越来越精致并大幅度增值。 
实施例1
在本实施例中来解释用来形成微小导电层的方法(参见图10)。 
首先，在具有绝缘表面的衬底100上形成释放层101-104、绝缘层105、结晶半导体层127-130、栅绝缘层106、以及导电层271和272。然后，利用光掩模，在导电层271和272上形成抗蚀剂掩模273-276(参见图10A)。 
借助于用诸如氧等离子体处理的已知腐蚀处理方法对抗蚀剂掩模 273-276进行腐蚀，以形成新颖的抗蚀剂掩模283-286(参见图10B)。通过上述工艺，可以精细地形成抗蚀剂掩模283-286，其精度超过光刻方法的制作极限。 
采用抗蚀剂掩模283-286的腐蚀处理，能够制造微小的导电层107-110(参见图10C)。导电层107-110用作栅电极。 
作为不同于上述的一种方法，在具有绝缘表面的衬底100上形成释放层101-104、绝缘层105、结晶半导体层127-130、栅绝缘层106、导电层271和272、以及抗蚀剂掩模273-276(参见图10A)。 
借助于利用抗蚀剂掩模273-276对导电层271-272进行腐蚀，来形成导电层263-266(参见图11A)。 
仅仅导电层263-266的侧面被选择性地腐蚀，而抗蚀剂掩模273-276不被清除(参见图11B)。可以使用各向同性腐蚀方法或湿法腐蚀方法作为用于此腐蚀的腐蚀方法。因此，正如上述方法那样，能够形成超过光刻方法制作极限的微小导电层107-110(参见图11C)。导电层107-110用作栅电极。 
利用任何一种上述方法，能够形成沟道长度为0.5微米或以下的微小薄膜晶体管。微小的薄膜晶体管能够带来高的集成度，从而能够制造其中元件具有技术优点的半导体器件。而且，由于沟道区宽度变小而能够实现高速运行。 
实施例2
无线芯片由来自天线的电源供电，因而难以稳定电源，并要求尽可能降低功耗。在无线芯片的功耗增大的情况下，要求强大的输入电子波，这导致读出器/写入器功耗增大、对其它器件或人体有负面影响、以及对无线芯片与读出器/写入器之间通信距离有限制。 
根据本发明，半导体器件采用各包括：N型薄膜晶体管242、244，其中每一个包括底部栅电极232、234中的任一个和顶部栅电极236、238中的任一个；以及P型薄膜晶体管241、243，其中每一个包含底部栅电极231、233中的任一个和顶部栅电极235或237中的任一个(参见图12)。 
为了降低功耗，一种方法是将偏压施加到底部栅电极231-234。具体地说，将负偏压施加到N型薄膜晶体管242和244的底部栅电极232和234，能够提高阈值电压并降低泄漏电流。而且，施加正偏压 能够降低阈值电压，从而使电流更容易在沟道形成区中流动。因此，薄膜晶体管242和244能够在比先前更高的速度或更低的电压下工作。 
将正偏压施加到P型薄膜晶体管241和243的底部栅电极231和233，能够提高阈值电压并降低泄漏电流。而且，施加负偏压能够降低阈值电压，从而使电流更容易在沟道形成区中流动。因此，薄膜晶体管241和243能够在比先前更高的速度或更低的电压下工作。 
因此，借助于控制被施加到底部栅电极的偏压，改变了薄膜晶体管241-244的阈值电压并降低了泄漏电流。结果就能够降低无线芯片本身的功耗。因此，即使执行诸如加密的复杂的处理，电源也不会不稳定，从而能够实现电源的稳定。而且，不要求输入电磁波，并能够增加无线芯片与读出器/写入器之间的通信距离。 
借助于提供特殊的控制电路，可以控制对薄膜晶体管241-244的偏压施加。 
实施例3
下面解释根据本发明用于半导体器件的电容晶体管的剖面结构(参见图13A)。在电容晶体管301中，源电极和漏电极被彼此连接。亦即，源区304和漏区305通过导电层303彼此连接。因此，当电容晶体管301被导通时，在栅电极与沟道形成区之间形成电容。电容晶体管301的剖面结构相似于一般薄膜晶体管的剖面结构。图1B示出了等效电路图。 
由于栅绝缘膜被用来形成电容，故电容值可能受到电容晶体管301的阈值电压变化的影响。因此，加入了杂质元素的电容晶体管可以被用于与栅电极交迭的区域302(参见图13C)。具有上述结构的电容晶体管配备有不依赖于晶体管阈值电压的电容，从而能够防止晶体管阈值电压变化的影响。图13D示出了此情况下的等效电路图。 
实施例4
参照图26来解释实施方式1和2所述的无线芯片的布局的例子。首先来解释一个无线芯片的总体布局(参见图26A)。在此无线芯片中，第一天线201、构成电源单元和逻辑单元的元件组214、以及第二天线(未示出)分别形成在不同的层上。具体地说，第一天线201形成在元件组214上。用来形成第一天线201的区域的一部分与用来 形成元件组214的区域的一部分交迭。在所示结构中，用来构成第一天线201的布线，被形成为具有150微米的宽度，各个布线被形成为具有10微米的相互间距，且布线的数目为15。第一天线201不局限于图26A和26B所示的绕组形式。第一天线201的形式可以是弯曲的形式(参见图27A)或直线形式(参见图27B)。 
第二天线(未示出)经由元件组214被提供在第一天线的反面。如第一天线那样，第二天线可以被形成为绕组形式、弯曲形式、或直线形式。 
下面来解释构成电源单元和逻辑单元的元件组214的布局(参见图26B)。构成电源单元的整流电路202和保持电容203，被提供在同一个区域内。逻辑单元具有解调电路204、时钟发生和校正电路205、各个代码的识别和确定电路206、存储器控制器207、以及包含调制电阻的调制电路208。解调电路204以及各个代码的识别和确定电路206，被分别提供在二个位置。掩模ROM 211和存储器控制器207被相邻地提供。时钟发生和校正电路205以及各个代码的识别和确定电路206，被相邻地提供。解调电路204之一被提供在时钟发生和校正电路205与各个代码的识别和确定电路206之间。提供逻辑单元的探测电容212和电源单元的探测电容213。包含调制电阻的调制电路208被提供在探测电容212与探测电容213之间。 
在制造过程中，掩模ROM 211形成存储器中的存储内容。此处，提供了连接到高电位电源(也称为VDD)的电源线以及连接到低电位电源(也称为VSS)的电源线，并根据包括在各个存储单元中的晶体管被连接到上述哪一个电源的事实，来判断储存在存储单元中的存储内容。 
实例5
图15A示出了无线芯片中作为用来探测周围亮度或光辐照的探测单元的传感器组件的例子。传感器组件908具有传感器906和传感器电路909。传感器906由光电二极管、光电晶体管等形成。传感器电路909包括传感器驱动电路952、探测电路953、以及A/D转换电路954。 
图15B是解释性电路图，用来说明探测电路953。当使复位TFT 955进入导电状态时，传感器906被施加负偏压。此处，传感器906负侧 端子的电位被充电到电源电压电位的操作，被称为复位。然后，使复位TFT 955进入不导电状态。此时，电位状态由于传感器的电动势而随时间改变。亦即，充电到电源电压电位的传感器906的负侧端子处的电位，由于光电转换产生的电荷而逐渐降低。在一定的时间段之后，当使偏置TFT 957进入导电状态时，信号通过放大TFT 956被输出到输出侧。在此情况下，放大TFT 956和偏置TFT 957用作所谓的源跟随器电路。图15B示出了用n沟道TFT来构成源跟随器电路的例子。但也可以用p沟道TFT来构成源跟随器电路。放大侧电源线958被施加电源电压Vdd。偏置侧电源线959被施加有0伏的参考电位。放大TFT 956的漏侧端子被连接到放大侧电源线，而源侧端子被连接到偏置TFT 957的漏端子。偏置TFT 957的源侧端子被连接到偏置侧电源线959。偏置TFT 957的栅端子被施以偏压Vb，且偏置电流Ib流过此TFT。偏置TFT 957基本上用作恒流源。放大TFT 956的栅端子被施加输入电压Vin，且源端子用作输出端子。源跟随器电路具有Vout＝Vin-Vb的输入-输出关系。输出电压Vout被A/D转换电路954转换成数字信号。此数字信号被输出到运算处理电路903。 
图16是给传感器906提供探测静电电容的元件的例子。用来探测静电电容的元件具有一对电极。用来探测液体或气体的物体填充在这对电极之间。借助于探测这对电极之间静电电容的变化，来判断密封在容器中的内容的状态。而且，借助于在这对电极之间插入聚酰亚胺、丙烯酸、或吸湿性介质材料来读取电阻的微小变化，能够探测到湿度的改变。 
传感器电路909具有下列结构。脉冲发生器(振荡电路)960产生测量用的参考信号，以便将此信号输入到传感器906的电极。电压也被输入到电压探测电路961。电压探测电路961探测到的参考信号被转换成电压信号，由转换电路963显示有效值。传感器906电极之间流动的电流由电流探测电路962来探测。电流探测电路962探测到的信号被转换成电流信号，由转换电路964显示有效值。通过对是为转换电路963的输出的电压信号和是为转换电路964的输出的电流信号进行运算处理，运算电路966计算诸如阻抗或导纳的电学参数。电压探测电路961的输出和电流探测电路962的输出，被输入到相位比较器电路965。相位比较器965将二个信号之间的相位差输出到运算 电路967。运算电路967利用运算电路966和相位比较器电路965的输出信号，对静电电容进行计算。然后这些信号被输出到运算处理电路903。 
图17是解释性流程图，用来说明数据管理装置401和无线芯片900的工作。数据管理装置401发送诸如传感器抓取信号、数据读出信号、以及数据写入信号的控制信号。无线芯片900接收这些控制信号。无线芯片900用运算处理电路来识别这些控制信号。然后，传感器组件908进行工作，以便在测量和记录数据的操作、读出储存在存储单元中的数据的操作、以及将数据写入到存储单元中的操作中，确定要执行哪一项操作。测量和记录数据的操作使传感器电路工作，读出传感器的信号，通过传感器电路对信号进行二进制化，并将信号储存到存储单元。写入数据的操作，将从数据管理装置401发送的数据写入到存储单元904中。读出储存在存储单元中的数据的操作，对储存在存储单元904中的数据进行读出，并将该数据发送到数据管理装置401。电路工作所需的电能，与发送信号同时或按需要来供应。 
参照图25来解释在无线芯片与读出器/写入器之间发送和接收无线芯片的传感器所探测到的信息(以下称为传感器探测信息)的系统。图25示出了是为根据本发明的半导体器件的无线芯片900以及发送和接收无线芯片900上的信息的读出器/写入器920的例子。读出器/写入器920包括通信电路单元922，它具有天线921、发射机923、解调电路924、以及调制电路925。此外，读出器/写入器920还包括运算处理电路单元926和外部接口单元927。为了发送和接收加密的控制信号，可以为读出器/写入器920提供加密和解密电路单元928以及存储单元929。电源电路单元930是一种将电能供应给各个电路的电路单元。电源电路单元930将由外部电源931提供的电能供应给各个电路。 
无线芯片900中的传感器组件908所探测到的信息，被运算处理电路单元903处理，并被储存在存储单元904中。经由读出器/写入器920的转换电路925以电子波形式发送的信号942，被无线芯片900的天线902的电磁感应转换成交流电信号。此交流电信号在通信电路单元905中的解调电路912内被解调，被送到运算处理电路903。运算处理电路903根据输入信号而召叫保持在存储单元904中的传感器 探测信息。然后，此信号从运算处理电路903被发送到调制电路913，以便用调制电路913将该信号调制成交流电信号。交流电信号941经由天线902被发送到读出器/写入器920中的天线921。 
读出器/写入器920内的天线921中接收到的交流信号，被通信电路单元922中的解调电路924解调，以被发送到运算处理电路926和外部接口单元927。然后，传感器探测信息被显示在诸如连接到外部接口单元927的显示器或计算机的信息处理装置932上。 
实施例6
根据本发明制造的半导体器件的用途非常广泛。例如，此半导体器件能够被提供给纸币、硬币、有价证券、无记名债券、证书(如图21A所示的驾驶证、居住证等)、包装容器(如图21B所示的包装纸、瓶子等)、记录媒质(如图21C所示的DVD软件、录象带等)、车辆(如图21D所示的自行车等)、商品(如图21E所示的手袋、眼镜等)、食品、植物、动物、人体、服装、生活用品、电器等。这些电器代表液晶显示装置、EL显示装置、电视机(也称为TV、TV接收机、或电视接收机)、蜂窝电话等。 
借助于固定在产品的表面上或嵌入产品中，此半导体器件被固定到产品上。例如，该半导体器件被嵌入在书页中或由有机树脂制成的封装件的有机树脂中。借助于给纸币、硬币、有价证券、无记名债券、证书等提供该半导体器件，能够防止伪造。借助于给封装容器、记录媒质、商品、食品、服装、生活用品、电器等提供该半导体器件，能够提高出租商店中所用的系统或检查系统的效率。根据本发明的半导体器件小、薄、且轻，即使安装到产品上，也无损于其设计。而且，提供多个天线能够增大读出器/写入器的选择范围。而且，拥有传感器能够控制产品的状态。 
借助于将根据本发明的半导体器件应用于后勤或分销系统，此系统越来越变得先进。例如，存在着读出器/写入器295被提供于具有显示部分294的便携式终端侧面，且半导体器件296被提供于产品297侧面的情况(参见图22A)。在此情况下，当读出器/写入器295被置于半导体器件296上时，有关产品297的原材料、原产地、分销过程等的信息能够被显示在显示部分294上。或者，存在着读出器/写入器295被提供于传送带侧面的情况(参见图22B)。在此情况下， 能够容易地进行产品297的检查。 
参照图23A-23E来解释根据本发明的具有传感器的半导体器件的典型用途。 
如图23A所示，具有温度传感器的半导体器件502被埋置在动物501中，以便将有关动物实测温度的信息记录到半导体器件的存储单元上。读出器/写入器505被提供于动物外围处的诸如笼子503或食槽504之类的装置，以便由读出器/写入器读出所记录的信息，因而能够容易地管理动物的健康状况。 
如图23B所示，具有气体传感器的半导体器件512被提供于易腐败的食品511，以便探测腐烂物气体。提供于货架或传送带侧面的读出器/写入器对储存在半导体器件中的信息进行读出，因而能够管理食品的新鲜度，并能够容易地剔除腐败的食品。 
如图23C所示，为了管理长光照植物或短光照植物的花芽形成，具有光传感器的半导体器件522被提供于阳光充足处的植物521的叶片，以便将阳光照射的时间长度记录到半导体器件中的存储器上。记录的信息被读出器/写入器定期读出，以便控制照明时间，从而能够容易地管理植物应该开花的时间以及发货时间。 
如图23D和23E所示，具有诸如温度传感器或压力传感器的传感器的半导体器件532和542，被提供在人体表面上或内部，以便记录诸如脉膊率、心率、体温、血压、心电图、或肌电图的有关活体的信息。图23D示出了借助于将具有压力传感器的半导体器件固定到手臂531上来测量脉膊。图23E示出了借助于将具有压力传感器的半导体器件固定到人体541的心脏外围来测量心率。根据本发明的半导体器件薄而小，从而能够读出有关活体的信息而不束缚人体。借助于用读出器/写入器定期读出记录的信息，能够管理人体的健康状况或锻炼状况，并能够防止和预示疾病。而且，借助于用诸如互连网之类的网络来获取由读出器/写入器读出的有关活体的信息，能够实现家庭护理监视系统。 
本申请基于2004年9月24日在日本专利局提交的日本专利申请No.2004-278548，其内容在此处被列为参考。 

Claims (10)

1.一种半导体器件，包括：
具有传感器的第一衬底；
在第一衬底之上的薄膜集成电路；以及
在薄膜集成电路之上的具有天线的第二衬底；
其中，在第一衬底与薄膜集成电路之间提供传感器，以及
在薄膜集成电路与第二衬底之间提供天线。
2.根据权利要求1的半导体器件，其中，薄膜集成电路和提供给第一衬底的传感器用导电颗粒彼此电连接，且薄膜集成电路和提供给第二衬底的天线用导电颗粒彼此电连接。
3.根据权利要求1的半导体器件，其中，包含导电颗粒的第一树脂被插入在薄膜集成电路与具有传感器的第一衬底之间，且包含导电颗粒的第二树脂被插入在薄膜集成电路与具有天线的第二衬底之间。
4.根据权利要求1的半导体器件，其中，第一衬底和第二衬底具有柔性。
5.一种具有根据权利要求1的半导体器件的电器。
6.一种半导体器件，包括：
具有第一天线的第一衬底；
在第一衬底之上的薄膜集成电路；以及
在薄膜集成电路之上的具有第二天线的第二衬底；
其中，在第一衬底与薄膜集成电路之间提供第一天线，以及
在薄膜集成电路与第二衬底之间提供第二天线。
7.根据权利要求6的半导体器件，其中，薄膜集成电路和提供给第一衬底的第一天线用导电颗粒彼此电连接，且薄膜集成电路和提供给第二衬底的第二天线用导电颗粒彼此电连接。
8.根据权利要求6的半导体器件，其中，包含导电颗粒的第一树脂被插入在薄膜集成电路与具有第一天线的第一衬底之间，且包含导电颗粒的第二树脂被插入在薄膜集成电路与具有第二天线的第二衬底之间。
9.根据权利要求6的半导体器件，其中，第一衬底和第二衬底具有柔性。
10.一种具有根据权利要求6的半导体器件的电器。
CN2009102098709A 2004-09-24 2005-09-23 半导体器件及其制造方法和电器 Expired - Fee Related CN101728327B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004278548 2004-09-24
JP2004-278548 2004-09-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB200510106309XA Division CN100573848C (zh) 2004-09-24 2005-09-23 半导体器件及其制造方法和电器

Publications (2)

Publication Number Publication Date
CN101728327A CN101728327A (zh) 2010-06-09
CN101728327B true CN101728327B (zh) 2012-03-28

Family

ID=36316844

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009102098709A Expired - Fee Related CN101728327B (zh) 2004-09-24 2005-09-23 半导体器件及其制造方法和电器
CNB200510106309XA Expired - Fee Related CN100573848C (zh) 2004-09-24 2005-09-23 半导体器件及其制造方法和电器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB200510106309XA Expired - Fee Related CN100573848C (zh) 2004-09-24 2005-09-23 半导体器件及其制造方法和电器

Country Status (3)

Country Link
US (1) US7368318B2 (zh)
CN (2) CN101728327B (zh)
TW (1) TWI372413B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590397B2 (en) * 2003-09-10 2009-09-15 Sony Corporation Signal processing apparatus and signal processing method, program, and recording medium
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5089033B2 (ja) 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1850267B1 (en) * 2006-04-28 2011-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and position detecting method using the semiconductor device
JP5210613B2 (ja) 2006-12-27 2013-06-12 株式会社半導体エネルギー研究所 半導体装置
JP5179858B2 (ja) 2007-01-06 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US8816484B2 (en) 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7899407B2 (en) * 2007-05-01 2011-03-01 Broadcom Corporation High frequency signal combining
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110115069A1 (en) * 2009-11-13 2011-05-19 Serene Seoh Hian Teh Electronic device including a packaging substrate and an electrical conductor within a via and a process of forming the same
KR101119293B1 (ko) * 2010-07-26 2012-03-16 삼성전기주식회사 터치 스크린 패널 및 그 제조 방법
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP6580863B2 (ja) 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11569138B2 (en) * 2015-06-16 2023-01-31 Kla Corporation System and method for monitoring parameters of a semiconductor factory automation system
TWI610656B (zh) * 2016-01-22 2018-01-11 Zhou Chang An 穿戴式生理監測裝置
CN106129906B (zh) * 2016-06-30 2019-01-11 中国一冶集团有限公司 一种工业工程电缆工序信息处理方法
CN106953156B (zh) * 2017-04-06 2019-10-15 京东方科技集团股份有限公司 天线结构及其制作方法和通讯装置
US10263332B2 (en) * 2017-09-18 2019-04-16 Apple Inc. Antenna arrays with etched substrates
US10971461B2 (en) 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN112964944B (zh) * 2021-01-29 2022-06-14 上海交通大学 集成信号处理电路的传感器及其制备方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108819A (en) * 1990-02-14 1992-04-28 Eli Lilly And Company Thin film electrical component
US5198831A (en) * 1990-09-26 1993-03-30 501 Pronav International, Inc. Personal positioning satellite navigator with printed quadrifilar helical antenna
US5317436A (en) * 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6273912B1 (en) * 1996-02-28 2001-08-14 Impra, Inc. Flanged graft for end-to-side anastomosis
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
DE69737086T2 (de) * 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
EP1193759B1 (en) 1999-02-24 2004-09-29 Hitachi Maxell, Ltd. Ic device and its production method, and information carrier mounted with ic device
JP2000332523A (ja) * 1999-05-24 2000-11-30 Hitachi Ltd 無線タグ、その製造方法及びその配置方法
JP2001013874A (ja) 1999-06-25 2001-01-19 Matsushita Electric Works Ltd Ｉｄラベル
JP2001109866A (ja) 1999-10-13 2001-04-20 Hitachi Maxell Ltd 非接触通信式半導体装置
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6478229B1 (en) * 2000-03-14 2002-11-12 Harvey Epstein Packaging tape with radio frequency identification technology
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
US6307517B1 (en) * 2000-06-13 2001-10-23 Applied Wireless Identifications Group, Inc. Metal compensated radio frequency identification reader
SG136795A1 (en) * 2000-09-14 2007-11-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
CN100456499C (zh) * 2003-07-17 2009-01-28 松下电器产业株式会社 薄膜晶体管及其制造方法
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
KR101207442B1 (ko) 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7633145B2 (en) 2004-01-16 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with antenna and separating layer
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
KR101127888B1 (ko) 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
US7472296B2 (en) 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
TWI513489B (zh) * 2004-02-26 2015-12-21 Semiconductor Energy Lab 半導體裝置
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1733334B1 (en) 2004-04-09 2011-05-25 Semiconductor Energy Laboratory Co., Ltd. Product management system
WO2006001287A1 (en) 2004-06-24 2006-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN100474629C (zh) 2004-08-23 2009-04-01 株式会社半导体能源研究所 无线芯片及其制造方法
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device

Also Published As

Publication number Publication date
CN1753166A (zh) 2006-03-29
TW200625391A (en) 2006-07-16
CN100573848C (zh) 2009-12-23
US7368318B2 (en) 2008-05-06
TWI372413B (en) 2012-09-11
CN101728327A (zh) 2010-06-09
US20060099738A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN101728327B (zh) 半导体器件及其制造方法和电器
JP5072208B2 (ja) 半導体装置の作製方法
CN101088158B (zh) 半导体装置
CN101010706B (zh) 健康数据收集系统及半导体器件
CN1822351B (zh) 半导体器件及其制造方法
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
CN101278398B (zh) 半导体器件的制造方法
KR101337319B1 (ko) 반도체 디바이스 및 이의 제작 방법
CN101189625B (zh) 半导体器件及其制造方法以及天线的制造方法
TWI411062B (zh) 半導體裝置製造方法以及半導體裝置和電子裝置
CN1964011B (zh) 压合方法以及半导体器件的制造方法
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
US20110291816A1 (en) Semiconductor device
KR20070098846A (ko) 반도체장치 및 그의 제작방법
JP5296360B2 (ja) 半導体装置およびその作製方法
JP4749102B2 (ja) 半導体装置の作製方法
CN101866437B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20210923