CN101657731B - 测试装置及测试方法 - Google Patents
测试装置及测试方法 Download PDFInfo
- Publication number
- CN101657731B CN101657731B CN2008800123752A CN200880012375A CN101657731B CN 101657731 B CN101657731 B CN 101657731B CN 2008800123752 A CN2008800123752 A CN 2008800123752A CN 200880012375 A CN200880012375 A CN 200880012375A CN 101657731 B CN101657731 B CN 101657731B
- Authority
- CN
- China
- Prior art keywords
- signal
- shake
- tested
- pattern
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种测试装置,是对被测试器件进行测试的测试装置,包括:产生用于规定应供给至被测试器件的测试信号的测试图案的图案生成部;产生表示将测试信号供给至被测试器件时序的时序信号的时序信号产生部;对测试图案进行滤波,输出表示与测试图案相对应的抖动的抖动控制信号的数字滤波器;根据抖动控制信号而使时序信号延迟,借此将抖动施加至时序信号的抖动施加部;以及波形成形部,以施加了抖动的时序信号为基准,生成已形成测试图案的测试信号。
Description
技术领域
本发明涉及一种测试装置以及测试方法。本发明尤其涉及一种对被测试器件输入施加了抖动后的测试信号,对该被测试器件进行测试的测试装置以及测试方法。本申请案与下述日本申请案相关联。对于承认将参照文献并入的指定国,通过参照而将下述申请案所记载的内容并入本申请案中,作为本申请案的一部分。
1.日本专利特愿2007-114637申请日2007年4月24日。
背景技术
对被测试器件相对于抖动的性能进行测试的测试装置已广为人知(例如,参照专利文献1)。专利文献1所记载的测试装置包括:对赋予被测试器件的测试信号施加抖动的抖动施加部;以及产生数字控制信号的抖动施加控制部,该数字控制信号表示应由抖动施加部施加的抖动。
抖动施加部包括根据数字控制信号使测试信号延迟的可变延迟部。抖动施加控制部包括产生随机数据的随机数数据产生器以及产生正弦波数据的正弦波产生器。而且,抖动施加控制部根据自随机数数据产生器及正弦波产生器输出的数据,输出表示随机抖动的数字控制信号及表示正弦波抖动的数字控制信号。借此,根据专利文献1所记载的测试装置,可以将施加了随机抖动或正弦波抖动的测试信号赋予被测试器件,以对该被测试器件的抖动性能进行测试。
专利文献1:日本专利特开2005-91108号公报。
然而,对于在器件之间传输的传输信号所加的抖动,众所周知的是由传输线路损耗产生的抖动以及由符号间的干扰所产生的抖动等。较理想的是,测试装置可以对被测试器件输入施加了由传输线路损耗等引起的抖动的测试信号,并对该被测试器件的抖动性能进行测试。然而存在如下的问题:由传输线路损耗引起的抖动的大小会因在器件之间传输的传输信号的波形图案而变得不同。
发明内容
因此,本说明书中所包含的发明一个方面的目的在于提供一种能够解决上述技术问题的测试装置以及测试方法。该目的由权利要求书中的独立权利要求所述的特征组合来实现。并且,从属权利要求规定了本发明的更为有利的具体例。
为了解决上述问题,根据与本说明书中所包含的发明相关联的第1方面的测试装置的一例,提供一种测试装置,其是对被测试器件进行测试的测试装置,包括:图案生成部,产生用于规定应供给至被测试器件的测试信号的测试图案;时序信号产生部,产生表示将测试信号供给至被测试器件的时序的时序信号;数字滤波器,对测试图案进行滤波,输出表示与测试图案相对应的抖动的抖动控制信号;抖动施加部,根据抖动控制信号而使时序信号延迟,借此将抖动施加至时序信号;以及波形成形部,以施加了抖动的时序信号为基准,生成已形成了测试图案的测试信号。
另外,根据与本说明书中所包含的发明相关联的第2方面的测试装置的一例,提供一种测试装置,其是对被测试器件进行测试的测试装置,包括:信号输出部,将测试信号输出至上述被测试器件;信号输入部,输入根据测试信号而自被测试器件输出的输出信号;图案生成部,产生用于规定应自被测试器件输出的输出信号的预期值图案;时序信号产生部,产生表示对预期值图案与输出信号进行比较的时序的选通信号;数字滤波器,对预期值图案进行滤波,输出表示与预期值图案相对应的抖动的抖动控制信号;抖动施加部,根据抖动控制信号而使选通信号延迟,以此使抖动施加至选通信号;以及比较部,以施加了抖动的选通信号的时序,对输出信号与预期值图案进行比较。
另外,根据与本说明书中所包含的发明相关联的第3方面的测试方法的一例,本发明提供一种测试方法,其是对被测试器件进行测试的测试方法,包括:产生测试图案的阶段,该测试图案用于规定应供给至被测试器件的测试信号;产生时序信号的阶段,该时序信号表示将测试信号供给至被测试器件的时序;对测试图案进行滤波,并输出表示与测试图案相对应的抖动的抖动控制信号的阶段;根据抖动控制信号而使时序信号延迟,借此来将抖动施加至时序信号的阶段;以及以施加了抖动的时序信号为基准,生成已形成了测试图案的测试信号的阶段。
另外,根据与本说明书中所包含的发明相关联的第4方面的测试方法的一例,提供一种测试方法,其是对被测试器件进行测试的测试方法,包括:将测试信号输出至被测试器件的阶段;输入输出信号的阶段,该输出信号是根据测试信号而自被测试器件输出的信号;产生预期值图案的阶段,该预期值图案用于规定应自被测试器件输出的输出信号;产生选通信号的阶段,该选通信号表示对预期值图案与输出信号进行比较的时序;对预期值图案进行滤波,并输出表示与预期值图案相对应的抖动的抖动控制信号的阶段;根据抖动控制信号而延迟选通信号,以此使抖动施加至选通信号的阶段;以及以施加了抖动的选通信号的时序,对输出信号与预期值图案进行比较的阶段。
上述发明概要并未列举出本发明的所有必要特征,这些特征群的次组合也可以成为发明。
附图说明
图1与被测试器件100一起表示本发明的实施方式涉及的测试装置20的构成。
图2表示本发明的实施方式的抖动控制部26以及抖动施加部28的构成。
图3表示本发明的实施方式的可变延迟部42的构成的一例。
图4表示经过传输线路前的逻辑反转频率高的信号波形以及经过传输线路后的逻辑反转频率高的信号波形。
图5表示经过传输线路前的逻辑反转频率低的信号波形以及经过传输线路后的逻辑反转频率低的信号的波形。
图6表示由本发明的实施方式涉及的任意波形产生部58生成的显示正弦波抖动的任意波形抖动信号的产生概率。
图7表示本发明的实施方式的随机抖动产生部60的构成的一例。
图8表示由本发明的实施方式的随机抖动产生部60生成的随机抖动信号的产生概率。
图9表示将显示正弦波抖动的任意波形抖动信号与随机抖动信号相加所得的抖动信号的产生概率。
图10与被测试器件100一起表示本发明的实施方式的第1变形例的测试装置20的构成。
图11表示本发明的实施方式涉及的第2变形例的时序信号产生部24的构成与抖动控制部26。
附图标记说明:
20:测试装置
22:图案生成部
24:时序信号产生部
26:抖动控制部
28:抖动施加部
30:波形成形部
32、44:信号输出部
34、40:信号输入部
36:比较部
42:可变延迟部
56:数字滤波器
58:任意波形产生部
60:随机抖动产生部
62:AD转换器
64、302:加法部
66:增益控制部
68:施加控制部
70:外部时钟输入部
72:内部时钟产生部
74:时钟选择部
100:被测试器件
200:延迟元件
202:选择器
204:选择器控制部
300:LFSR
304:半值减法部
306:随机抖动输出部
310:移位寄存器
402:第1相加器
404:第2相加器
406:累加部
408:锁存器
410:第3相加器
412:粗延迟电路
414:微小延迟电路
416:抖动施加切换部
具体实施方式
下面根据发明的实施方式来对本发明进行说明,但以下的实施方式并不对申请专利范围的发明进行限定,且在实施方式中所说明的特征的组合,并非全部是发明解决手段中所必需的。
图1表示本发明的实施方式的测试装置20的构成与被测试器件100。测试装置20将施加了抖动的测试信号输出至被测试器件100,并根据该测试信号对自被测试器件100输出的输出信号与预期值进行比较,借此来对被测试器件100进行测试。测试装置20包括图案生成部22、时序信号产生部24、抖动控制部26、抖动施加部28、波形成形部30、信号输出部32、信号输入部34以及比较部36。
图案生成部22产生用于规定应供给至被测试器件100的测试信号的测试图案。作为图案生成部22的一例,可以产生用于规定应供给至被测试器件100的测试信号的波形的测试图案。更具体而言,作为图案生成部22的一例,可以在每个规定的测试周期中产生一种测试图案,该测试图案用于指定测试信号的上升边缘距离基准时序的延迟量以及测试信号的下降边缘距离基准时序的延迟量。此外,图案生成部22产生规定一种输出信号的预期值图案,该输出信号应根据测试信号的供给而自被测试器件100输出。例如,图案生成部22可以产生用于规定应该从被测试器件100输出的输出信号的逻辑值的预期值图案。
时序信号产生部24产生时序信号,该时序信号表示将测试信号供给至被测试器件100的时序。作为一例,时序信号产生部24可以产生表示测试周期中的基准时序的时序信号。此外,时序信号产生部24产生选通信号,该选通信号表示对预期值图案与输出信号进行比较的时序。
抖动控制部26输出抖动控制信号,该抖动控制信号表示应施加至测试信号的抖动。作为一例,抖动控制部26可以输出数字值来作为抖动控制信号,该数字值表示应施加至测试信号的抖动的大小。抖动施加部28根据抖动控制信号而使时序信号延迟,借此来将抖动施加至时序信号。作为抖动施加部28的一例,可以在每个测试周期中,使由时序信号产生部24产生的时序信号延迟由抖动控制信号表示的值。接着,抖动施加部28将施加了抖动的时序信号供给至波形成形部30。
波形成形部30以施加了抖动的时序信号为基准,生成已形成了测试图案的测试信号。即,波形成形部30以施加了抖动的时序信号为基准,生成由测试图案所规定的波形的测试信号。作为波形成形部30的一例,可以按测试图案指定的上升边缘的延迟量使施加了抖动的时序信号延迟,并以已延迟的该时序信号的时序而生成上升的测试信号。又,作为波形成形部30的一例,可以按测试图案指定的下降边缘的延迟量使施加了抖动的时序信号延迟,并以已延迟的该时序信号的时序而生成下降的测试信号。
信号输出部32将由波形成形部30生成的测试信号输出至被测试器件100。信号输入部34根据测试信号而输入自被测试器件100输出的输出信号。
比较部36在由时序信号产生部24产生的选通信号的时序中,比较由信号输入部34输入的输出信号与由图案生成部22产生的预期值图案。作为比较部36的一例,可以按照选通信号的时序,来对输出信号的逻辑值与由预期值图案规定的逻辑值进行比较。接着,比较部36输出输出信号与预期值图案的比较结果。
图2表示本实施方式涉及的抖动控制部26以及抖动施加部28的构成。抖动施加部28包括信号输入部40、可变延迟部42以及信号输出部44。
信号输入部40输入由时序信号产生部24产生的时序信号,并将所输入的时序信号供给至可变延迟部42。可变延迟部42使由可变延迟部42输入的时序信号延迟如下的延迟量:该延迟量与由抖动控制部26供给的抖动控制信号所指定的抖动的大小相对应。借此,根据可变延迟部42,可以将由抖动控制信号指定的大小的抖动施加至时序信号。信号输出部44将由可变延迟部42施加了抖动的时序信号供给至波形成形部30。
抖动控制部26包括数字滤波器56、任意波形产生部58、随机抖动产生部60、AD转换器62、加法部64、增益控制部66、施加控制部68、外部时钟输入部70、内部时钟产生部72以及时钟选择部74。数字滤波器56对由图案生成部22产生的测试图案进行滤波,生成表示与测试图案相对应的抖动的图案相关抖动信号。更具体而言,数字滤波器56由对测试图案进行滤波,来生成表示依赖于测试信号的波形的抖动的图案相关抖动信号。
任意波形产生部58产生表示任意波形的抖动的任意波形抖动信号。作为任意波形产生部58的一例,可以输出表示正弦波抖动的任意波形抖动信号。随机抖动产生部60产生表示随机抖动的随机抖动信号。AD转换器62对由外部的模拟信号源产生的模拟信号进行取样,输出表示与取得的模拟信号相对应的抖动的模拟抖动信号。
加法部64输出自数字滤波器56输出的图案相关抖动信号来作为抖动控制信号。借此,加法部64可以输出表示与测试图案相对应的抖动的抖动控制信号。
进一步地,加法部64还可以根据用于指定应施加至测试信号的抖动的种类的相加控制信号,来选择任意波形抖动信号、随机抖动信号及模拟抖动信号中的至少一个,并输出如下的抖动控制信号,该抖动控制信号是将所选择的抖动信号与图案相关抖动信号相加而获得的信号。亦即,作为加法部64的一例,可以将表示与测试图案相对应的抖动不同种类的抖动的抖动信号,与表示对应于测试图案的抖动的抖动控制信号相加。加法部64可以自例如图案生成部22及该测试装置20的控制器等输入相加控制信号。
另外,作为加法部64的一例,可以输出任意波形抖动信号、随机抖动信号及模拟抖动信号中的任一个信号来作为抖动控制信号。另外,作为加法部64的一例,也可以输出如下的信号来作为抖动控制信号:该信号是将任意波形抖动信号、随机抖动信号及模拟抖动信号中的任意2个或2个以上相加而获得的信号。
增益控制部66根据增益控制信号,使自加法部64输出的抖动控制信号放大或衰减。上述增益控制信号规定应施加至测试信号的抖动的增益。作为增益控制部66的一例,当用二进制码表示抖动控制信号时,可以通过移位运算使抖动控制信号放大或衰减。增益控制部66例如可以从图案产生部22及该测试装置20的控制器等输入增益控制信号。
施加控制部68输入施加控制信号,该施加控制信号用于指定是否将抖动施加至时序信号,当指定不施加抖动时,将抖动控制信号设为不施加抖动的值。亦即,当施加控制部68由施加控制信号指定不施加抖动时,将抖动控制信号设为使时序信号不会被可变延迟部42延迟的值。借此,根据施加控制部68,可以实时控制是否将抖动施加至测试信号。施加控制部68可以自例如图案生成部22及该测试装置20的控制器等输入施加控制信号。
外部时钟输入部70输入与抖动施加部28输入的时序信号同步的外部时钟信号,即,输入与该测试装置20的系统时钟同步的外部时钟信号。然后,外部时钟输入部70将所输入的外部时钟信号提供给时钟选择部74。
内部时钟产生部72产生与输入至抖动施加部28的时序信号不同步的内部时钟信号。即,产生与该测试装置20的系统时钟不同步的内部时钟信号。作为一例,内部时钟产生部72可以是晶体振荡器等。另外,内部时钟产生部72将所产生的内部时钟信号供给至时钟选择部74。
时钟选择部74输入时钟选择信号,该时钟选择信号指定外部时钟信号或内部时钟信号中的任一个信号。时钟选择部74根据时钟选择信号,来输出外部时钟信号及内部时钟信号中的任一个信号作为时钟信号。时钟选择部74可以自例如图案生成部22及该测试装置20的控制器等输入时钟选择信号。
时钟选择部74将时钟信号供给至任意波形产生部58、随机抖动产生部60以及AD转换器62。接着,任意波形产生部58产生与自时钟选择部74输出的时钟信号同步的任意波形抖动信号。随机抖动产生部60产生与自时钟选择部74输出的时钟信号同步的随机抖动信号。AD转换器62由从时钟选择部74输出的时钟信号来对模拟信号进行取样。
因此,时钟选择部74可以将与该测试装置20的系统时钟同步的任意波形抖动、随机抖动以及与模拟信号相对应的抖动施加至时序信号。又,时钟选择部74可以将不与该测试装置20的系统时钟同步的任意波形抖动、随机抖动以及与模拟信号相对应的抖动施加至时序信号。
根据如上所述的抖动控制部26以及抖动施加部28,可以将与测试图案相对应的抖动施加至测试信号。而且,通过抖动控制部26以及抖动施加部28,除了可以施加与测试图案相对应的抖动之外,还可以将正弦波抖动等任意波形抖动、随机抖动、与模拟信号相对应的抖动等的与测试图案无关的,由其他原因引起的抖动施加至测试信号。
图3表示本实施方式的可变延迟部42的构成的一例。可变延迟部42包括串连配置的多个延迟元件200、对应于多个延迟元件200而设置的多个选择器202以及选择器控制部204。多个延迟元件200的各个分别按照各个延迟量使所输入的时序信号延迟后,输出这些时序信号。
多个延迟元件200中,初段的延迟元件200使由信号输入部40输入的时序信号延迟。初段以外的延迟元件200使由与前段的延迟元件200相对应的选择器202所输出的时序信号延迟。末段的延迟元件200经由信号输出部44而将时序信号输出至外部。
多个选择器202的各个选择经过相应延迟元件200的时序信号、或未经过相应延迟元件200的时序信号(亦即,自与前段的延迟元件200相对应的选择器202输出的时序信号)中的任一个信号。接着,多个选择器202的各个输出所选择的时序信号。
选择器控制部204根据自抖动控制部26输出的抖动控制信号来对多个选择器202的各个进行控制,以选择经过相应延迟元件200的时序信号,或选择未经过相应延迟元件200的时序信号。更具体而言,选择器控制部204对多个选择器202进行控制,使得自信号输入部40至信号输出部44为止的总延迟量,成为与自抖动控制部26输出的抖动控制信号所表示的抖动的大小相对应的值。借此,根据可变延迟部42,可以使时序信号延迟与由抖动控制信号所表示的抖动的大小相对应的延迟量。
另外,作为可变延迟部42的一例,可以用包括模拟可变延迟电路与DA转换部来代替多个延迟元件200、多个选择器202以及选择器控制部204。模拟可变延迟电路使时序信号延迟与模拟控制信号相对应的延迟量。
作为模拟可变延迟电路的一例,可以根据模拟控制信号而使缓冲电路的输出容量产生变化,借此使经过该缓冲电路的时序信号延迟。又,作为模拟可变延迟电路的一例,可以根据模拟控制信号而使施加至缓冲电路的驱动电流产生变化,借此使经过该缓冲电路的时序信号延迟。
DA转换部将模拟控制信号赋予模拟可变延迟电路,该模拟控制信号是对抖动控制信号进行DA转换而获得的信号。根据此种可变延迟部42,可以更细微且高速地控制延迟量。
另外,可变延迟部42除了可以包括多个延迟元件200、多个选择器202以及选择器控制部204以外,更可以包括模拟可变延迟电路以及DA转换部。在该情形时,模拟可变延迟电路例如串连地连接于多个延迟元件200的后段。又,DA转换部将自选择器控制部204输出的数字信号进行DA转换而获得的模拟控制信号赋予模拟可变延迟电路。
选择器控制部204将自抖动控制部26输入的数字抖动控制信号,分割成如下的两种数字信号,即表示被多个延迟元件200延迟的粗延迟量的数字信号,及表示被模拟可变延迟电路延迟的微小延迟量的数字信号。而且,选择器控制部204根据表示粗延迟量的数字信号来对多个选择器202进行切换。选择器控制部204将表示微小延迟量的数字信号赋予DA转换部。
图4表示经过传输线路前的逻辑反转频率高的信号的波形以及经过传输线路后的逻辑反转频率高的信号的波形。图5表示经过传输线路前的逻辑反转频率低的信号的波形以及经过传输线路后的逻辑反转频率低的信号的波形。
数字滤波器56对自图案生成部22输出的测试图案进行数字滤波,借此来生成图案相关抖动信号,该图案相关抖动信号表示根据测试信号的波形而施加于该测试信号的抖动。借此,数字滤波器56可以生成表示由符号间的干扰及传输线路损耗等产生的抖动的信号。
此处,传输线路损耗引起的抖动,因经过传输线路的信号稳定特性劣化而产生。然而,对于图4所示的高频信号而言,即便稳定特性变差,也由于在稳定期间经过之前(即,在完全到达下一个逻辑电平之前)就会开始下一个变化,因而抖动小。相对于此,对于图5所示的L电平(或H电平)的经过长时间后发生逻辑反转的信号而言,与稳定特性变差相对应的延迟会直接反映于抖动,因此抖动大。
因此,当输入指定低频率的波形的测试图案时,数字滤波器56可以进行滤波以增大将要输出的图案相关抖动信号,当输入指定高频率的波形的测试图案时,该数字滤波器56可以进行滤波以减小将要输出的图案相关抖动信号。更具体而言,例如当输入指定H逻辑或L逻辑中的任一个长期连续的波形的测试图案时,数字滤波器56增大将要输出的图案相关抖动信号。又,例如,当输入指定H逻辑及L逻辑以短周期交替重复的波形的测试图案时,数字滤波器56减小将要输出的图案相关抖动信号。藉此,根据数字滤波器56,可以生成表示由传输线路损耗引起的抖动的图案相关抖动信号。
图6表示由本实施方式的任意波形产生部58生成的显示正弦波抖动的任意波形抖动信号的产生概率。作为任意波形产生部58的一例,可以与时钟信号同步地循环依序读出预先储存的表示一个周期的抖动波形的离散值数据,借此来输出表示任意波形抖动的任意波形抖动信号。借此,任意波形产生部58可以将正弦波抖动、矩形波抖动、集中分布表示的抖动以及由二项分布表示的抖动等施加至测试信号。作为任意波形产生部58的一例,可以在进行测试之前,先自外部的记忆体及储存媒体等输入表示抖动波形的离散值数据。
特别地,作为任意波形产生部58的一例,可以与时钟信号同步地循环依序读出预先储存的表示一个周期的正弦波信号的离散值数据。借此,任意波形产生部58可以输出由图6的概率分布所显示的表示正弦波抖动的任意波形抖动信号。
图7表示本实施方式的随机抖动产生部60的构成的一例。图8表示由本实施方式的随机抖动产生部60生成的随机抖动信号的产生概率。
作为随机抖动产生部60的一例,可以包括线性反馈移位寄存器(LFSR)300、加法部302、半值减法部304以及随机抖动输出部306。LFSR300包括规定段的移位寄存器310,并自移位寄存器310的末段的寄存器产生虚拟随机信号。更详细而言,LFSR300通过进行如下处理以产生虚拟随机信号。
首先,LFSR300进行储存在寄存器中的比特值的“异或”运算,该寄存器是由移位寄存器310中的用于产生虚拟随机序列的不可约多项式所规定的寄存器。其次,LFSR300将储存在末段的寄存器中的比特值作为虚拟随机信号而输出,对移位寄存器310内的各比特值进行移位。随后,LFSR300将“异或”运算结果储存至初段的寄存器。LFSR300在每个时钟周期中重复以上的处理。借此,LFSR300可以通过简单的构成来产生虚拟随机信号。
在各个时钟周期中,加法部302输出相加值,该相加值是将LFSR300内的移位寄存器310所含的多个寄存器的比特值相加而获得的值。半值减法部304输出自相加值减去储存加法部302加算之比特值的多个寄存器的数的半值而获得的半值相减值。例如,当移位寄存器310中所含的寄存器数例如为n个时,半值减法部304输出从加法部302计算出的相加值减去(n/2)而获得的半值相减值。随机抖动输出部306输出与半值相减值相对应的随机抖动信号。
此处,由LFSR300生成的虚拟随机信号中,0(或1)的产生概率非常接近于50%。同时,当移位寄存器310为n段时,仅在移位寄存器310内一个寄存器中储存1(或0)的概率为1/(2n-1)。因此,将所有储存于寄存器的比特值相加所得的相加值减半而获得的随机抖动信号的波形,接近于如图8所示的以0为波峰的正态分布。
由此,根据图7的随机抖动产生部60,可以由简单的构成来产生表示随机抖动的随机抖动信号。再者,作为LFSR300的一例,可以在进行测试之前,先自外部的记忆体及储存媒体等输入表示虚拟随机信号的种类的值,并将该值储存至移位寄存器310。
图9表示将显示正弦波抖动的任意波形抖动信号与随机抖动信号相加所得的抖动信号的产生概率。作为加法部64的一例,可以将如下的抖动信号作为抖动控制信号输出,该抖动信号是将由任意波形产生部58生成的任意波形抖动信号与由随机抖动产生部60生成的随机抖动信号相加而获得的抖动信号。
例如,施加至半导体器件之间传输的信号的抖动中,包括如正弦波抖动的由确定的原因产生的抖动以及由不确定的原因产生的随机抖动。加法部64可以任意地对与测试图案相对应的抖动、正弦波抖动等任意波形抖动、随机抖动以及与模拟信号相对应的抖动进行组合,借此将这些抖动相加。因此,根据测试装置20,可以再现由多个原因产生的抖动,并将该抖动施加至测试信号。
图10表示本实施方式的第1变形例的测试装置20的构成与被测试器件100。本变形例的测试装置20采用了与图1所示的相同符号的组件大致相同的构成及功能,因此在下文中,除了对不同点进行说明以外,省略其余的说明。
抖动施加部28将抖动施加至选通信号,而非施加至时序信号。亦即,抖动施加部28根据抖动控制信号,使自时序信号产生部24供给至比较部36的选通信号延迟,借此来将抖动施加至选通信号。
抖动控制部26输出表示应施加至输出信号的抖动的抖动控制信号,而非表示应施加至测试信号的抖动的抖动控制信号。而且,抖动控制部26所具有的数字滤波器56对预期值图案进行滤波,而非对测试图案进行滤波,然后输出表示与预期值图案相对应的抖动的抖动控制信号。比较部36以施加了抖动的选通信号的时序,来对输出信号与预期值图案进行比较。
如上所述的变形例的测试装置20,将与预期值图案相对应的抖动,施加至表示输出信号与预期值的比较时序的选通信号。借此,根据变形例的测试装置20,在与预期值图案相对应的抖动施加至输出信号时,可以获得将输出信号与预期值的比较结果。再者,测试装置20亦可以同时具备:将与测试图案相对应的抖动施加至图1所示的时序信号的时序信号产生部24及抖动控制部26;以及将与预期值图案相对应的抖动施加至图10所示的选通信号的时序信号产生部24及抖动控制部26。
图11表示本实施方式的第2变形例的时序信号产生部24的构成与抖动控制部26。本变形例的测试装置20采用了与图1所示的相同符号的组件大致相同的构成及功能,因此在下文中,除了对不同点进行说明以外,省略其余的说明。
本变形例的测试装置20不具备抖动施加部28,时序信号产生部24在内部将与抖动控制信号相对应的抖动施加至时序信号。即,时序信号产生部24输出已预先施加了与抖动控制信号相对应的抖动的时序信号。
作为本变形例的时序信号产生部24的一例,包括第1相加器402、第2相加器404、累加部406、锁存器408、第3相加器410、粗延迟电路412以及微小延迟电路414。另外,本变形例的抖动控制部26输出抖动控制信号以及由该抖动控制信号表示的抖动的平均值。
第1相加器402从表示测试周期的比率数据减去抖动平均值。借此,抖动控制部26相对于产生无抖动的波形(边缘)的时序,可以在正方向以及负方向上施加抖动。
第2相加器404输出延迟控制值,该延迟控制值是将延迟数据、已减去抖动平均值的比率数据以及抖动控制信号相加而获得的值。延迟数据表示应产生由测试图案规定的波形(边缘)的时序距离测试周期的基准时序的延迟量。
累加部406输出累积延迟控制值,该累积延迟控制值是将自第2相加器404输出的延迟控制值、与自第3相加器410输出的值相加而获得的值。锁存器408使自累加部406输出的累积延迟控制值延迟一个测试周期。第3相加器410,将自锁存器408输出的累积延迟控制值与抖动控制信号相加而获得的值,赋予累加部406。借此,累加部406可以输出累积延迟控制值,该累积延迟控制值是对自第2相加器404输出的延迟控制值进行累积相加而获得的值。
粗延迟电路412按照与累积延迟控制值的高位比特的值相对应的延迟量,使作为测试周期的基准的基准时钟延迟。作为粗延迟电路412的一例,可以按照动作时钟的周期单位的延迟量使基准时钟延迟。
微小延迟电路414按照与累积延迟控制值的低位比特的值相对应的延迟量,使已被粗延迟电路412延迟的基准时钟延迟。作为微小延迟电路414的一例,可以按照不足该时序信号产生部24的动作时钟的微小的延迟量,使基准时钟延迟。接着,微小延迟电路414将已延迟的基准时钟作为时序信号而输出至外部。
抖动施加切换部416将自抖动控制部26输出的抖动控制信号,切换输出至第2相加器404或累加部406。抖动施加切换部416根据自例如图案生成部22及该测试装置20的控制器等输出的切换控制信号,来切换抖动控制信号的输出目的地。
根据此种构成的时序信号产生部24,可以输出如下的时序信号,该时序信号已预先施加了与自抖动控制部26输出的抖动控制信号相对应的抖动。此外,根据时序信号产生部24,由于通过第2相加器404来将抖动控制信号施加至延迟数据,因而可以将与施加于前后测试周期的波形的抖动无关的抖动,施加至该测试周期的时序信号。亦即,根据时序信号产生部24,可以将瞬时的抖动施加至时序信号。借此,根据抖动控制部26,可以将如正弦波抖动的由确定的原因产生的抖动施加至测试信号。
还有,根据时序信号产生部24,由于通过第3相加器410来将抖动控制信号施加至累积延迟控制值,因而可以将经累积相加的抖动施加至时序信号。借此,根据抖动控制部26,可以将模拟在振荡信号的中心频率附近产生的SSB噪声的抖动施加至时序信号。因此,根据抖动控制部26,可以将以振荡电路及PLL电路等的相位噪声为主成分的抖动施加至测试信号。
以上内容使用实施例说明了本发明,但本发明的保护范围不受上述实施例所限定,任何熟悉本领域技术的人员都明白,在不脱离本发明的宗旨和范围内,可作多种多样的变更改进,因此,其变更或改进均包含在本发明的保护范围之内。
Claims (7)
1.一种测试装置,是对被测试器件进行测试的测试装置,其特征在于所述测试装置包括:
图案生成部,产生测试图案,所述测试图案规定供给至上述被测试器件的测试信号;
时序信号产生部,产生表示将测试信号供给至上述被测试器件的时序的时序信号;
数字滤波器,对所述测试图案进行滤波,输出表示与所述测试图案相对应的抖动的抖动控制信号;
抖动施加部,根据所述抖动控制信号而使所述时序信号延迟,借此将抖动施加至所述时序信号;以及
波形成形部,以施加了抖动的所述时序信号为基准,生成己形成所述测试图案的测试信号。
2.根据权利要求1所述的测试装置,其特征在于还包括施加控制部,其输入用于指定是否对所述时序信号施加抖动的施加控制信号,当被指定不施加抖动时,将所述抖动控制信号设为不施加抖动的值。
3.根据权利要求1所述的测试装置,其特征在于还包括加法部,将表示与对应于测试图案的抖动不同种类的抖动的抖动信号,与所述抖动控制信号相加。
4.根据权利要求1所述的测试装置,其特征在于还包括:
随机抖动产生部,输出表示随机抖动的随机抖动信号;以及
加法部,将所述随机抖动信号与所述抖动控制信号相加,
所述随机抖动产生部包括:
线性反馈移位寄存器,包括规定段的移位寄存器,并自所述移位寄存器中末段的寄存器产生虚拟随机信号;
加法部,输出相加值,所述相加值是将所述移位寄存器中所含的多个寄存器的比特値相加而获得的值;
半值减法部,输出半值相减值,所述半值相减值是从所述相加值减去多个寄存器数的半值而获得的值,所述多个寄存器用于储存由所述加法部相加的比特値;以及
随机抖动输出部,输出与所述半值相减值相对应的所述随机抖动信号。
5.一种测试装置,是对被测试器件进行测试的测试装置,其特征在于所述测试装置包括:
信号输出部,将测试信号输出至所述被测试器件;
信号输入部,输入根据所述测试信号而自所述被测试器件输出的输出信号;
图案生成部,产生预期值图案,所述预期值图案规定自所述被测试器件输出的输出信号;
时序信号产生部,产生表示对所述预期值图案与所述输出信号进行比较的时序的选通信号;
数字滤波器,对所述预期值图案进行滤波,输出表示与所述预期值图案相对应的抖动的抖动控制信号;
抖动施加部,根据所述抖动控制信号而使所述选通信号延迟,以此来将抖动施加至所述选通信号;以及
比较部,以施加了抖动的所述选通信号的时序,来对所述输出信号与所述预期值图案进行比较。
6.一种测试方法,是对被测试器件进行测试的测试方法,其特征在于所述测试方法包括:
产生测试图案的阶段,所述测试图案规定供给至所述被测试器件的测试信号;
产生时序信号的阶段,所述时序信号表示将测试信号供给至所述被测试器件的时序;
对所述测试图案进行滤波,并输出表示与所述测试图案相对应的抖动的抖动控制信号的阶段;
根据所述抖动控制信号而使所述时序信号延迟,由此来将抖动施加至所述时序信号的阶段;以及
以施加了抖动的所述时序信号为基准,生成形成所述测试图案的测试信号的阶段。
7.一种测试方法,其是对被测试器件进行测试的测试方法,其特征在于所述测试方法包括:
将测试信号输出至所述被测试器件的阶段;
根据所述测试信号,输入从所述被测试器件输出的输出信号的阶段;
产生预期值图案的阶段,所述预期值图案规定自所述被测试器件输出的输出信号;
产生选通信号的阶段,所述选通信号表示对所述预期值图案与所述输出信号进行比较的时序;
对所述预期值图案进行滤波,并输出表示与所述预期值图案相对应的抖动的抖动控制信号的阶段;
根据所述抖动控制信号而使所述选通信号延迟,由此对所述选通信号施加抖动的阶段;以及
在施加了抖动的所述选通信号的时序中,对所述输出信号与所述预期值图案进行比较的阶段。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP114637/2007 | 2007-04-24 | ||
JP2007114637 | 2007-04-24 | ||
PCT/JP2008/057710 WO2008133238A1 (ja) | 2007-04-24 | 2008-04-21 | 試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101657731A CN101657731A (zh) | 2010-02-24 |
CN101657731B true CN101657731B (zh) | 2012-10-10 |
Family
ID=39925688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008800123752A Active CN101657731B (zh) | 2007-04-24 | 2008-04-21 | 测试装置及测试方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7932729B2 (zh) |
JP (1) | JPWO2008133238A1 (zh) |
KR (1) | KR101108132B1 (zh) |
CN (1) | CN101657731B (zh) |
DE (1) | DE112008001125T5 (zh) |
TW (1) | TWI373620B (zh) |
WO (1) | WO2008133238A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8169225B2 (en) * | 2004-11-15 | 2012-05-01 | Nxp B.V. | System and method for on-chip jitter injection |
US8688400B2 (en) * | 2008-01-31 | 2014-04-01 | Tektronix International Sales Gmbh | Signal generator producing intersymbol interference effects on serial data |
CN103308843A (zh) * | 2012-03-09 | 2013-09-18 | 鸿富锦精密工业(深圳)有限公司 | 具有接收器测试功能的芯片及电路板 |
US9071407B2 (en) * | 2012-05-02 | 2015-06-30 | Ramnus Inc. | Receiver clock test circuitry and related methods and apparatuses |
US9832093B1 (en) * | 2014-02-26 | 2017-11-28 | Keysight Technologies, Inc. | Method for injecting timing variations into continuous signals |
US9897504B2 (en) * | 2015-04-20 | 2018-02-20 | Infineon Technologies Ag | System and method for a MEMS sensor |
CN104965169A (zh) * | 2015-07-29 | 2015-10-07 | 江苏杰进微电子科技有限公司 | 全自动ic电信号测试装置及测试方法 |
TWI559325B (zh) * | 2015-10-22 | 2016-11-21 | 力成科技股份有限公司 | 高頻記憶體之測試裝置及測試方法 |
CN106849737B (zh) * | 2016-11-29 | 2019-01-22 | 北京中电华大电子设计有限责任公司 | 一种产生电源随机干扰波形的方法及装置 |
CN106647928A (zh) * | 2016-12-30 | 2017-05-10 | 杭州宏杉科技股份有限公司 | 一种异常时序定位方法、装置及主板 |
CN107561432A (zh) * | 2017-07-27 | 2018-01-09 | 中国船舶重工集团公司第七二四研究所 | 一种基于奇偶校验的时序信号故障检测方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200537809A (en) * | 2004-05-11 | 2005-11-16 | Advantest Corp | Timing generator and semiconductor testing device |
CN1741427A (zh) * | 2005-09-13 | 2006-03-01 | 威盛电子股份有限公司 | 可注入时域抖动的测试电路及相关测试方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0560808A (ja) * | 1991-09-03 | 1993-03-12 | Rohm Co Ltd | 周期計測器、周波数計測器、周期・周波数計測方法及びメータ駆動装置 |
JPH05235718A (ja) * | 1992-02-18 | 1993-09-10 | Advantest Corp | ジッタ付与装置 |
JPH06265597A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | 半導体集積回路の試験装置 |
JPH1138087A (ja) * | 1997-07-22 | 1999-02-12 | Advantest Corp | 半導体試験装置 |
JP2000221254A (ja) * | 1999-02-01 | 2000-08-11 | Leader Electronics Corp | ジッタ付加の方法および装置 |
EP1213870A1 (en) | 2001-08-22 | 2002-06-12 | Agilent Technologies, Inc. (a Delaware corporation) | Jitter generation with delay unit |
JP4251800B2 (ja) * | 2001-11-08 | 2009-04-08 | 株式会社アドバンテスト | 試験装置 |
JP3790741B2 (ja) | 2002-12-17 | 2006-06-28 | アンリツ株式会社 | ジッタ測定装置およびジッタ測定方法 |
US7230981B2 (en) | 2003-05-09 | 2007-06-12 | Stmicroelectronics, Inc. | Integrated data jitter generator for the testing of high-speed serial interfaces |
JP2005091108A (ja) | 2003-09-16 | 2005-04-07 | Advantest Corp | ジッタ発生器及び試験装置 |
US7756197B1 (en) | 2003-11-26 | 2010-07-13 | Pmc-Sierra, Inc. | Built in self test (BIST) for high-speed serial transceivers |
US7095264B2 (en) * | 2003-12-02 | 2006-08-22 | International Business Machines Corporation | Programmable jitter signal generator |
US7315574B2 (en) * | 2004-05-03 | 2008-01-01 | Dft Microsystems, Inc. | System and method for generating a jittered test signal |
JP2006025114A (ja) * | 2004-07-07 | 2006-01-26 | Kawasaki Microelectronics Kk | 通信装置 |
JP4425735B2 (ja) * | 2004-07-22 | 2010-03-03 | 株式会社アドバンテスト | ジッタ印加回路、及び試験装置 |
US7522690B2 (en) * | 2004-09-15 | 2009-04-21 | Silicon Laboratories Inc. | Jitter self test |
US7313496B2 (en) * | 2005-02-11 | 2007-12-25 | Advantest Corporation | Test apparatus and test method for testing a device under test |
JP2006226791A (ja) * | 2005-02-16 | 2006-08-31 | Advantest Corp | 試験装置、タイミング発生器、及びプログラム |
JP4600128B2 (ja) * | 2005-04-12 | 2010-12-15 | 株式会社デンソー | 演算回路及び画像認識装置 |
JP4536610B2 (ja) * | 2005-07-07 | 2010-09-01 | 株式会社アドバンテスト | 半導体試験装置 |
US7596173B2 (en) * | 2005-10-28 | 2009-09-29 | Advantest Corporation | Test apparatus, clock generator and electronic device |
-
2008
- 2008-04-21 WO PCT/JP2008/057710 patent/WO2008133238A1/ja active Application Filing
- 2008-04-21 KR KR1020097022072A patent/KR101108132B1/ko not_active IP Right Cessation
- 2008-04-21 JP JP2009511873A patent/JPWO2008133238A1/ja not_active Ceased
- 2008-04-21 CN CN2008800123752A patent/CN101657731B/zh active Active
- 2008-04-21 DE DE112008001125T patent/DE112008001125T5/de not_active Withdrawn
- 2008-04-23 TW TW097114882A patent/TWI373620B/zh not_active IP Right Cessation
-
2009
- 2009-09-30 US US12/570,400 patent/US7932729B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200537809A (en) * | 2004-05-11 | 2005-11-16 | Advantest Corp | Timing generator and semiconductor testing device |
CN1741427A (zh) * | 2005-09-13 | 2006-03-01 | 威盛电子股份有限公司 | 可注入时域抖动的测试电路及相关测试方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2008133238A1 (ja) | 2010-07-29 |
WO2008133238A1 (ja) | 2008-11-06 |
US20100090709A1 (en) | 2010-04-15 |
KR101108132B1 (ko) | 2012-02-06 |
KR20090130077A (ko) | 2009-12-17 |
US7932729B2 (en) | 2011-04-26 |
CN101657731A (zh) | 2010-02-24 |
DE112008001125T5 (de) | 2010-02-18 |
TWI373620B (en) | 2012-10-01 |
TW200907363A (en) | 2009-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101657731B (zh) | 测试装置及测试方法 | |
US7194669B2 (en) | Method and circuit for at-speed testing of scan circuits | |
JP4192228B2 (ja) | データ発生装置 | |
CN208999990U (zh) | 真随机数发生器 | |
US6650162B2 (en) | Digital clock generator circuit with built-in frequency and duty cycle control | |
CN104965169A (zh) | 全自动ic电信号测试装置及测试方法 | |
JP4418954B2 (ja) | データ・パターン発生装置 | |
CN107276568B (zh) | 一种序列脉冲下降沿加抖的装置 | |
JP2003316566A (ja) | パイプラインプロセッサ | |
CN107271891B (zh) | 一种序列脉冲上升沿加抖的装置 | |
US7246251B2 (en) | Adaptive data processing scheme based on delay forecast | |
US7890679B2 (en) | Data generator for generating data of arbitrary length | |
CN102124357A (zh) | 测试装置及测试方法 | |
JP2013072797A (ja) | 半導体テスト回路 | |
JP4588435B2 (ja) | 出力信号を安定して生成する同期化回路 | |
JP2006270355A (ja) | 集積回路 | |
JP2009210544A (ja) | 半導体集積回路 | |
JP2006525750A (ja) | 波形グリッチ防止方法 | |
JP3908175B2 (ja) | 半導体集積回路およびその評価回路 | |
CN100541612C (zh) | 产生写入脉冲的方法及电路、以及使用该方法的装置 | |
JP2877433B2 (ja) | 波形生成回路 | |
JP2012052913A (ja) | 試験装置および信号発生装置 | |
JP2007114031A (ja) | 半導体装置及びそれを備える電子機器 | |
JPH08122408A (ja) | 半導体試験装置の波形整形回路 | |
JP2001289911A (ja) | 半導体デバイス試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |