CN101652835B - 具有碳化硅基板的半导体器件的退火方法和半导体器件 - Google Patents
具有碳化硅基板的半导体器件的退火方法和半导体器件 Download PDFInfo
- Publication number
- CN101652835B CN101652835B CN2007800526636A CN200780052663A CN101652835B CN 101652835 B CN101652835 B CN 101652835B CN 2007800526636 A CN2007800526636 A CN 2007800526636A CN 200780052663 A CN200780052663 A CN 200780052663A CN 101652835 B CN101652835 B CN 101652835B
- Authority
- CN
- China
- Prior art keywords
- annealing
- sic
- substrate
- silicon carbide
- carborundum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 136
- 238000000137 annealing Methods 0.000 title claims description 56
- 238000000034 method Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims description 32
- 239000002019 doping agent Substances 0.000 claims description 6
- 230000004913 activation Effects 0.000 abstract description 5
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 230000003746 surface roughness Effects 0.000 abstract 1
- 229940090044 injection Drugs 0.000 description 12
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000007943 implant Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- XOOGZRUBTYCLHG-UHFFFAOYSA-N tetramethyllead Chemical compound C[Pb](C)(C)C XOOGZRUBTYCLHG-UHFFFAOYSA-N 0.000 description 3
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 241000077989 Hiradonta chi Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000004087 circulation Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
将具有其中注入杂质的碳化硅(SiC)基板退火，以激活在调节使得具有H2O的分压为10-2帕以下，优选10-3帕以下的气氛中的杂质，由此调节碳化硅(SiC)基板使得具有RMS计的表面粗糙度降至2nm以下，更优选1nm以下。
Description
技术领域
本发明涉及用于激活包括具有其中形成离子注入层的碳化硅(SiC)基板的器件中离子注入区域的退火方法，和半导体器件。
背景技术
当制造半导体器件如MOSFET(MOS场效应晶体管)时，半导体基板的杂质控制是必要的。对于在使用碳化硅(SiC)基板中的杂质控制，因为杂质的扩散率很小，通常使用离子注入和激活退火工艺的组合(Phys.Stat.Sol.(a)Vol.162(1997)，p，263，T.Kimoto，N.Inoue和H.Matsunami)。对于碳化硅(SiC)半导体器件的杂质控制，将提供杂质的离子通过离子注入系统注入碳化硅(SiC)基板的所需部分。接着，使用高温退火设备如高频感应加热设备将碳化硅(SiC)基板退火以激活杂质(参见日本专利申请特开2004-311696)。
发明内容
然而，当进行退火以激活碳化硅(SiC)基板中的杂质时，产生具有表面平坦度约6.0nm(RMS值)的表面不规则度，并且观察到栅绝缘膜的可靠性和沟道迁移率在此类半导体器件中降低。因此，本发明旨在解决上述问题，并提供将包括碳化硅(SiC)基板的器件退火从而控制表面平坦度(RMS值)不大于6.0nm的退火方法，并进一步提供其中能实现高度的电激活，同时通过使用该退火方法维持表面平坦度(RMS值)不大于2nm，优选不大于1nm的半导体器件。
根据本发明的用于将包括碳化硅(SiC)基板的器件退火的退火方法包括以下步骤：在碳化硅(SiC)基板中形成杂质掺杂区域的步骤，将碳化硅(SiC)基板中的杂质掺杂区域退火的步骤，规定退火步骤中退火气氛中的H2O分压不大于10-2帕。
在一个实施方案中，碳化硅(SiC)基板具有外延碳化硅(SiC)结晶层作为表面层，在碳化硅(SiC)结晶层中形成杂质掺杂区域。
更优选地，用于退火步骤的气氛具有不大于10-3帕的H2O分压。在退火步骤中，注入杂质的碳化硅(SiC)基板优选通过护罩覆盖退火。
退火步骤在能够排出空气的真空容器中进行，在一个实施方案中，使真空容器排出空气从而真空容器中的压强不大于10-4帕。提供包括碳化硅(SiC)基板和该基板中杂质掺杂区域的半导体器件，其中碳化硅(SiC)基板的表面平坦度的RMS值不大于2nm，更优选不大于1nm，在一个实施方案中，该半导体器件为MOS场效应晶体管。
用于激活包括根据本发明的碳化硅(SiC)基板的器件的退火方法设定真空容器中残留H2O的分压不大于10-2帕并退火，由此提供以下优点：可控制碳化硅(SiC)基板的表面平坦度为2nm以下(RMS值)。此外，通过设定真空容器中残留H2O的分压不大于10-3帕并退火，提供以下优点：可提供其中能容易地实现高度电激活，同时维持表面平坦度为1nm以下(RMS值)的半导体器件。
附图说明
图1A示出具有外延SiC层的碳化硅(SiC)基板；
图1B示出杂质注入图1A中所示的碳化硅(SiC)基板；
图1C示出图1B中注入杂质的碳化硅(SiC)基板的退火；
图1D示出使用护罩的退火加热设备；
图1E示出其中添加保护层的退火；
图1F示出使用SiH4添加和碳化硅容器的退火加热设备；
图2示意性示出离子注入系统；
图3是用于退火的加热设备的截面图；
图4示出由退火产生的碳化硅(SiC)基板上的表面不规则度；
图5是说明残留H2O的分压与碳化硅(SiC)基板的表面不规则度之间关系的图表；
图6是使用用于退火的具有通孔的护罩的加热设备的截面图；
图7A示出具有通孔的护罩的第一实例；
图7B示出具有通孔的护罩的第二实例；
图7C示出具有通孔的护罩的第三实例；
图7D示出具有通孔的护罩的第四实例；
图8A示出杂质注入碳化硅(SiC)基板；
图8B示出图8A中碳化硅(SiC)基板的退火；和
图9A和图9B示出用于制造碳化硅(SiC)-DMOSFET的工艺流程。
具体实施方式
图1A至1F是说明用于激活包括碳化硅(SiC)基板的器件的退火方法步骤的工艺图，该碳化硅基板(SiC)注入铝作为用于杂质离子的原子。一般地，因为单晶碳化硅(SiC)基板的质量还有问题，所以在SiC外延生长炉中在单晶SiC基板的表面上进行外延生长，随后，在该SiC外延层中形成器件。因为碳化硅(SiC)具有多个晶型如3C、4H和6H，所以使用其结晶取向相对于C轴面偏斜4°或8°的碳化硅(SiC)基板，以进行具有相同的结晶取向的同质外延生长。(台阶流动生长：Ext.Abst.19th Conf.SolidState Devices和Materials(Tokyo.1987)227，N.Kuroda，K.Shibahara，W.S.Yoo，S.Nishino和H.Matsunami)。将描述图1A中所示的单晶碳化硅(SiC)基板1上的SiC外延层2的生长步骤。在温度约1300℃下，使用HCl(流速：1mL/分钟)蚀刻单晶SiC基板的表面，并去除损伤层。接着，在温度约1500℃下，使用SiH4气体(50sccm，1.0％H2稀释)和C3H8气体(33sccm，1.0％H2稀释)作为原料气体，H2气体(流速：3sLm)作为载气，生长碳化硅(SiC)的外延层(生长速率：3μm/小时)。此时，由于作为掺杂气体的氮气(6sccm，包含于0.5％H2中)流动，形成n型外延层。根据上述步骤，在单晶碳化硅(SiC)基板1上形成碳化硅(SiC)的外延层2(膜厚：10μm)。此外，在图1A所示的单晶碳化硅(SiC)基板以及单晶基板上形成外延SiC层的整个结构体在此可统称作“碳化硅(SiC)基板”。
图2示出用于在SiC基板上选择性形成制造器件用阱区域或接触区域的离子注入系统。用于本发明的离子注入系统的操作如下。使用离子枪20中离子源21中的灯丝(filament)或等离子体使期望注入的杂质材料离子化。使用引出电极22以束的形式提取等离子体(受激离子种类)。使用分析磁体23或分析管(analyzer tube)仅提取期望注入的杂质离子。通过在加速管24处在离子源21和终端站201之间的加速电压确定注入能量。(注入能量确定注入深度)。束25进行扫描以在具有使离子流入区域暴露的掩模的晶片26的表面中均匀注入离子。在终端站201中，可旋转晶片26以改进均匀性，也可加热至高温以维持结晶性。
用于将杂质注入在本发明中使用的SiC基板的注入工艺如下。当将具有偏斜4°的4H-SiC(0001)并具有SiC外延层的基板在1150℃下，在热氧化炉中氧化30分钟之后，进行氢氟酸处理以使表面清洁。在热氧化炉内再次形成具有厚度10nm的贯通氧化物膜(through oxide film)以防止污染。在图2中所示的离子注入系统中注入杂质。SiC基板样品26设置于终端站201中。可在室温下进行注入，但从维持结晶性的观点，可将样品温度加热到300℃至800℃。对于杂质，作为源的TMA(四甲基铝)由等离子体激发，使用引出电极22和分析磁体23提取Al离子以注入。注入深度由离子源21和终端站201之间的引出能量控制，注入量由离子电流量控制。(能量和电流量的组合称为“注入制度(implantation schedule)”，其控制注入分布(implantationprofile))。所注入的SiC基板样品26通过氢氟酸处理的方式处理以除去贯通氧化物膜，随后，退火以激活。
根据上述工艺，离子注入区域4以如图1B所示将Al杂质注入SiC外延层2的方式形成。即，牺牲氧化和氢氟酸处理之后，SiO2等的掩模3形成于碳化硅(SiC)的外延层上，将作为杂质的铝离子通过如图2所示的离子注入系统等注入碳化硅(SiC)的外延层2，以选择性形成杂质注入区域4(阱区域或接触区域)。此外，在该实施方案中，描述这样的实例：对于杂质，作为源的TMA(四甲基铝)由等离子体激发，使用引出电极和分析管提取Al离子以注入，可选择地，作为源的铝靶由等离子体激发并使用引出电极和分析管提取Al离子以注入。
图3是用于退火的热处理设备的截面图。热处理室30由铝形成，并具有通过镜面抛光提高的其内壁的反射率，而且其为水冷却铝室构造，从而冷却流体可在液体流道31中流动。该热处理室30可排出空气至约10-2帕的真空，在大气状态下也可进行热处理。加热装置33包括在基座32之内，将要经受热处理的碳化硅(SiC)基板34设置于基座32的图3中上侧的基板支承体的上侧。在其上表面设置碳化硅(SiC)基板34的基座支承体上设置用于检测加热温度的如图3所示的传感器35。作为加热装置33，图3示出用于电子轰击的加热用热电子发生装置，不过除此之外，也可使用用于加热红外灯的红外灯或用于高频感应加热的高频感应线圈等。基座32的内部可通过排气装置如真空泵排出空气，与其分隔地设置热处理室，从而使真空度始终维持在不大于约10-2帕。
接着，在除去掩模之后，因为注入的杂质其本身是电非活性的，使用如图3所示的热处理设备进行用于激活的退火以激活(图1C)。一般地，对于激活碳化硅(SiC)中的p型杂质，相比于激活n型杂质，有必要在较高温度下退火，以及(1)由此产生如图4所示的在碳化硅(SiC)表面上的称为“台阶聚并(stepbunching)”的表面不规则度。为防止出现这种情况，在退火的传统技术中，有时如图1D所示(参见WO 2006/043530)，在利用护罩覆盖热处理设备中基座32的基板支承体上的SiC基板的基板表面之后进行退火。(2)可选择地，作为另一方式，有时如图1E所示，将碳化膜(Materials Science Forum Vols.483-485(2005)pp.599-604，Y.Negoro，T.Kimoto和H.Matsunami)以及Si膜或AlN膜(Journal of Applied Physics Vol.86(1999)pp.746-751，Evan M.Handy，Muluri V.Rao，K.A.Jones，M.A.Derenge，P.H.Chi，R.D.Vispute，T.Venkatesan，N.A.Papanicolaou和J.Mittereder)的保护层6沉积在外延层2上，在外延层2被覆盖的情况下进行退火。(3)可选择地，作为再一方式，有时如图1F所示，使用SiH4添加(MRS Spring(2004)，S.Rao，S.E.Saddow，F.Bergamini，R.Nipoti，Y.Emirov和A.Agarwal)或碳化硅(SiC)容器(Materials Science Forum Vols.483-485(2005)pp.621-624，M.Rambach，A.J.Bauer，L.Frey，P.Friedrichs和H.Ryssel)进行退火。
然而，前述用于激活注入碳化硅(SiC)基板的杂质的退火方法具有下述问题。已提出如图1E所示的将碳化膜、SiC膜或AlN膜等的保护层6沉积于碳化硅(SiC)基板表面上的方法，但是其增加了前后步骤的数量，导致制造成本的增加。据报道，如图1F所示，使用SiH4添加或碳化硅(SiC)容器34(图1F)控制表面不规则度，但是引起重复性或可控性的问题。此外，关于退火设备的内部构件，使用抑制排出气体排放的构件，以及在真空中进行退火，由此发现可以控制表面不规则度，但是，仅仅在减压条件下，在重复性等方面是不充分的，要依赖于注入种类或注入条件。
本发明人已发现，通过排空图2中所示终端站201内真空容器的空气，从而真空容器中的压强不大于10-5帕，设定真空容器中的残留H2O的分压不大于10-2帕，在该条件下退火(例如，在1800℃下)，表面平坦度(RMS值)达到约2nm，其显著低于6nm。此外，通过设定真空容器中的残留H2O的分压不大于10-3帕并在该条件下退火(例如，在1800℃下)，活化比约80％并且RMS值为0.8nm，因此我们实现高度的电激活，同时维持表面平坦度(RMS值)不大于1nm。即，已发现，在其中尽可能减少H2O的气氛下，如果在较高温度下提供高度的电激活，则能够维持该表面平坦度。此外，此处所用的“活化比”是表示注入杂质产生多少载流子(电子和空穴)的比率。此外，在该实施方案中，描述其中在1800℃下进行退火的实例，但是，也可在1500℃至2200℃的范围内进行退火。认为，在温度高于1500℃下退火时，以蚀刻反应(etching reaction)2H2O+SiC＝＞SiO↑+CO↑+2H2↑蚀刻表面，并且即使5N的高纯度Ar气体用于Ar气氛中，H2O的分压也为约1帕，从而如上所述反应几率高出1000倍，结果，表面粗糙化。
图5是描述残留H2O的分压和表面不规则度之间关系的图表。由图5中的图表可知，在H2O分压约10-2帕的气氛中，表面平坦度被控制为2nm，在H2O分压约10-3帕的气氛中，表面平坦度被控制为1nm。此外，发现，同样在具有其中引入高纯度Ar气体的气氛中退火或者在减压下退火时，表面不规则度得到一些改进，但是，由于在高温下碳化硅(SiC)基板和残留湿气之间的反应因而蚀刻表面，并使之粗糙化，因此，无法实现表面平坦度(RMS值)小于2nm，或小于1nm。在本发明中，能够在容易地实现高度的电激活的同时维持表面平坦度(RMS值)为2nm以下，优选最终为1nm以下，这是因为，通过提供具有残留H2O的分压不大于10-2帕或10-3帕的气氛，即使在高温下也可以大幅度地降低碳化硅(SiC)和残留湿气之间的反应几率，能够抑制蚀刻反应。
此外，本发明中进行的表面平坦度(RMS)的具体测量方法如下。
1.测量装置：AFM(原子力显微镜)
制造商名称：SII(Seiko Instruments Inc.)
2.型号：NPX200M0001
观察头：NPX200
控制器：Nanopics 2100
3.测量方法
在DFM中扫描(阻尼力模式)
(模式如下：使以固定振幅周期性振动的探针接近碳化硅(SiC)基板样品的表面，控制从悬臂到样品表面的距离以保持振幅衰减是恒定的)
4.测量面积：4×4μm2。
图6是用于实施本发明的退火方法的另一热处理设备60的截面图。图7A至7D是描述图6中覆盖体(护罩)的透视图。在图6所示的热处理设备中，不同于图1D所示的热处理设备(参见WO2006/043530)，在覆盖体(护罩)61的周壁66中形成通孔65，通孔65为连通在覆盖体(护罩)61和热处理室的壁62之间形成的空间64与热处理室内的空间64之间的通气孔，由此，通过加热装置经受热处理的碳化硅(SiC)基板63附近的流通性增强。
因此，在通过使用真空泵排出如图6中所示热处理室的空气从而热处理室内的压强不大于10-5帕来控制热处理室中残留H2O的分压不大于10-2帕，优选不大于10-3帕的气氛中，因为覆盖体(护罩)具有此类通孔65，所以碳化硅(SiC)基板63能够更加均匀地加热，实现充分激活。
图7A中的护罩70A包括护罩70A的圆筒状周壁下方的腿部70A2，通孔形成于腿部之间。图7B中的护罩70B包括在护罩的圆筒状周壁70B 1中钻的孔70B2，孔70B2形成通孔。图7C中的护罩70C包括在圆筒状顶板70C1中钻的孔70C2，孔70C2形成通孔。图7D中的护罩67为由网70D1形成的圆筒状，该网的网孔形成通孔。接着，参考图8A和8B，将描述用于对碳化硅(SiC)基板81的注入杂质的阱区域82进行退火的退火方法。
在牺牲氧化和氢氟酸处理之后，将SiO2膜等沉积于碳化硅(SiC)基板81上，通过光刻和干法蚀刻形成掩模83，使用图2等所示离子注入系统将作为杂质的铝离子注入，以选择性形成碳化硅(SiC)基板81中的阱区域82(参见图8A)。此外，在该实施方案中，对于杂质，作为源的TMA(四甲基铝)由等离子体激发，使用引出电极和分析管提取Al离子以注入，并进行离子注入，可选择地，作为源的铝由等离子体激发，使用引出电极和分析管提取Al离子以注入，并也可以进行离子注入。除去掩模之后，为了激活阱区域，使用如图1D、图3或图6所示热处理设备进行退火(参见图8B)。此外，在该实施方案中，在1800℃下进行退火，但是也可在1500℃至2300℃的范围内进行退火。
图9A和图9B示出用于制造根据本发明的碳化硅(SiC)-DMOSFET的步骤(a)至(p)的工艺流程。在步骤(a)中，提供具有在其上形成SiC外延层的SiC基板91。在步骤(b)中，形成用以形成两个p型阱的SiO2掩模92的图案。在步骤(c)中，将Al离子注入p型阱93中。在步骤(d)中，除去SiO2掩模92。在步骤(e)中，形成用于两个p型阱之间的要被暴露出的沟道的SiO2掩模94的图案。在步骤(f)中，将N离子注入沟道以形成沟道95。在步骤(g)中，除去用于沟道的SiO2掩模94。在步骤(h)中，形成SiO2掩模96以形成暴露部分p型阱的n+接触。
在步骤(i)中，将P离子注入接触区域97以形成n+接触97。在步骤(j)中，除去用于n+接触的SiO2掩模96。在步骤(h)中，通过p型阱形成用于+p接触的SiO2掩模98以暴露n+接触区域。在步骤(l)中，将Al离子注入p+接触区域99以形成p+接触99。在步骤(m)中，除去用于p+接触的SiO2掩模98。在步骤(n)中，将形成于SiC基板的SiC外延层中的杂质区域93、95、97、99在根据本发明的上述气氛中退火，以进行激活。在步骤(o)中，退火之后，栅氧化物膜100形成于SiC基板的表面上。由于根据本发明的退火处理，栅氧化物膜不失去可靠性，并在实现表面上的较高平整度的同时防止沟道迁移率降低。最后，在步骤(p)中，形成源电极101、栅电极102、源电极103和漏电极104，完成SiC-DMOSFET的结构。
此外，此处所用的“剂量”是指通过离子注入来注入半导体基板的杂质添加量，其通过离子束能量和离子束照射的时间段确定。通过除了将工艺流程应用于p型阱区域和p+接触区域的形成之外，还应用于注入有磷(P)或氮(N)的n+接触区域以及沟道区域的形成，能够制造如图9所示的碳化硅(SiC)MOSFET。同样地，当RMS值达到0.6nm时，包括MOSFET中栅氧化物膜的可靠性降低、沟道迁移率降低或P-N结中漏电流增加的问题就不会发生。
Claims (6)
1.一种退火方法，其用于将包括碳化硅基板的器件退火，所述方法包括以下步骤：
通过离子注入杂质至所述碳化硅基板中，在所述碳化硅基板中形成杂质掺杂区域；和
将所述碳化硅基板中的所述杂质掺杂区域退火；
其中：
在所述退火期间，退火气氛中的H2O的分压不大于10-2帕，并且在所述退火中，注入杂质的所述碳化硅基板由具有通孔的护罩覆盖。
2.根据权利要求1所述的退火方法，其中：
所述碳化硅基板包括外延碳化硅结晶层作为表面层，以及
在所述碳化硅结晶层中形成所述杂质掺杂区域。
3.根据权利要求1所述的退火方法，其中：
在所述退火中，H2O的分压控制在不大于10-3帕。
4.根据权利要求1所述的退火方法，其中：
在排出空气以致真空容器中的压强不大于10-4帕的真空容器中进行所述退火。
5.一种半导体器件，其包括碳化硅基板和所述基板中的杂质掺杂区域，其中：
通过根据权利要求1所述的退火方法将所述杂质掺杂区域退火，从而所述碳化硅基板的表面平坦度以RMS值计为不大于2nm，更优选不大于1nm。
6.根据权利要求5所述的半导体器件，其中：
所述半导体器件具有P-N结。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2007/059132 WO2008136126A1 (ja) | 2007-04-20 | 2007-04-20 | 炭化ケイ素基板を有する半導体デバイスのアニール方法と半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101652835A CN101652835A (zh) | 2010-02-17 |
| CN101652835B true CN101652835B (zh) | 2012-03-21 |
Family
ID=39943248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800526636A Active CN101652835B (zh) | 2007-04-20 | 2007-04-20 | 具有碳化硅基板的半导体器件的退火方法和半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20100025695A1 (zh) |
| JP (1) | JP5190451B2 (zh) |
| CN (1) | CN101652835B (zh) |
| WO (1) | WO2008136126A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166729A (ja) | 2006-12-08 | 2008-07-17 | Canon Anelva Corp | 基板加熱処理装置及び半導体製造方法 |
| US7666763B2 (en) | 2007-05-29 | 2010-02-23 | Canon Anelva Corporation | Nanosilicon semiconductor substrate manufacturing method and semiconductor circuit device using nanosilicon semiconductor substrate manufactured by the method |
| JP5304255B2 (ja) * | 2009-01-13 | 2013-10-02 | 住友電気工業株式会社 | 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法 |
| JP5406279B2 (ja) * | 2009-03-26 | 2014-02-05 | キヤノンアネルバ株式会社 | 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法 |
| JP5343889B2 (ja) * | 2010-02-19 | 2013-11-13 | 株式会社デンソー | 炭化珪素基板の製造方法 |
| JP2012004275A (ja) * | 2010-06-16 | 2012-01-05 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| CN102412185B (zh) * | 2010-09-26 | 2013-07-24 | 上海华虹Nec电子有限公司 | 降低射频ldmos器件中源端接触柱电阻的方法 |
| CN102779759A (zh) * | 2012-07-31 | 2012-11-14 | 杭州士兰集成电路有限公司 | 耗尽型mosfet的制造方法 |
| CN103000502A (zh) * | 2012-10-29 | 2013-03-27 | 江苏卡迪诺节能保温材料有限公司 | 一种在硅片上实施铝扩散的方法 |
| US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
| WO2015146162A1 (ja) * | 2014-03-24 | 2015-10-01 | キヤノンアネルバ株式会社 | 半導体基板の熱処理方法及び熱処理装置 |
| TWI570838B (zh) * | 2015-11-12 | 2017-02-11 | 財團法人工業技術研究院 | 碳化矽基板上的溝槽結構以及其製作方法 |
| JP6541620B2 (ja) * | 2016-06-03 | 2019-07-10 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN106098522A (zh) * | 2016-06-30 | 2016-11-09 | 中国电子科技集团公司第四十八研究所 | 一种sic高温高能离子注入机高能测量装置 |
| DE102019111377A1 (de) * | 2018-05-28 | 2019-11-28 | Infineon Technologies Ag | Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3760688B2 (ja) * | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | 炭化けい素半導体素子の製造方法 |
| JP4179492B2 (ja) | 2000-09-01 | 2008-11-12 | 日産自動車株式会社 | オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置 |
| JP4671314B2 (ja) * | 2000-09-18 | 2011-04-13 | 独立行政法人産業技術総合研究所 | オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 |
| KR100454199B1 (ko) * | 2000-11-21 | 2004-10-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| WO2005055308A1 (en) * | 2003-12-03 | 2005-06-16 | S.O.I.Tec Silicon On Insulator Technologies | Process for improving the surface roughness of a wafer |
| JP3656626B2 (ja) * | 2002-10-23 | 2005-06-08 | 信越半導体株式会社 | 熱処理炉の空焼き方法 |
| JP4250998B2 (ja) | 2003-04-07 | 2009-04-08 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2005116896A (ja) * | 2003-10-09 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| EP1713117B1 (en) * | 2004-02-06 | 2011-01-19 | Panasonic Corporation | Process for producing a silicon carbide semiconductor device |
| KR101049730B1 (ko) * | 2004-10-19 | 2011-07-19 | 캐논 아네르바 가부시키가이샤 | 기판 가열 처리 장치 및 기판 가열 처리에 사용되는 기판반송용 트레이 |
| JP2006339396A (ja) * | 2005-06-02 | 2006-12-14 | Kwansei Gakuin | イオン注入アニール方法、半導体素子の製造方法、及び半導体素子 |
-
2007
- 2007-04-20 CN CN2007800526636A patent/CN101652835B/zh active Active
- 2007-04-20 US US11/813,621 patent/US20100025695A1/en not_active Abandoned
- 2007-04-20 WO PCT/JP2007/059132 patent/WO2008136126A1/ja active Search and Examination
- 2007-04-20 JP JP2009512856A patent/JP5190451B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-19 US US13/009,373 patent/US8198182B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8198182B2 (en) | 2012-06-12 |
| WO2008136126A1 (ja) | 2008-11-13 |
| US20100025695A1 (en) | 2010-02-04 |
| JP5190451B2 (ja) | 2013-04-24 |
| US20110121317A1 (en) | 2011-05-26 |
| CN101652835A (zh) | 2010-02-17 |
| JPWO2008136126A1 (ja) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101652835B (zh) | 具有碳化硅基板的半导体器件的退火方法和半导体器件 | |
| CN100490077C (zh) | 碳化硅半导体元件及其制造方法 | |
| CA1141870A (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| JP2005303010A (ja) | 炭化珪素素子及びその製造方法 | |
| JP2009194216A (ja) | 半導体装置の製造方法 | |
| EP2584594A1 (en) | Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device | |
| CN102422396A (zh) | 基板处理方法和结晶性碳化硅(sic)基板的制造方法 | |
| JP2005353771A (ja) | ＳｉＣ半導体装置の製造方法 | |
| CN106711022A (zh) | 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法 | |
| CN101724910B (zh) | 消除GaN厚膜材料表面缺陷的方法 | |
| JP2007201343A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP4563918B2 (ja) | 単結晶ＳｉＣ基板の製造方法 | |
| CN108666206B (zh) | 基于两步微波等离子体氧化的碳化硅氧化方法 | |
| CN108766887B (zh) | 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法 | |
| WO1999039379A1 (en) | Method of rapid thermal processing (rtp) of ion implanted silicon | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| US20020098664A1 (en) | Method of producing SOI materials | |
| KR101121055B1 (ko) | 에너지 조절이 가능한 질소원자빔을 이용한 질화막 형성장치 및 방법 | |
| Sharma et al. | Properties of gate quality silicon dioxide films deposited on Si–Ge using remote plasma-enhanced chemical vapor deposition with no preoxidation | |
| US10541137B2 (en) | Method and apparatus for non line-of-sight doping | |
| JP6472016B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN112885708B (zh) | 一种碳化硅同质外延材料的制备方法 | |
| JP2019149471A (ja) | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 | |
| JP5809317B2 (ja) | 半導体装置の製造方法 | |
| Kim | Wafer surface cleaning for silicon homoepitaxy with and without ECR hydrogen plasma exposure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |