CN101595547A - 等离子体显示面板及其制造方法 - Google Patents

等离子体显示面板及其制造方法 Download PDF

Info

Publication number
CN101595547A
CN101595547A CNA2007800390208A CN200780039020A CN101595547A CN 101595547 A CN101595547 A CN 101595547A CN A2007800390208 A CNA2007800390208 A CN A2007800390208A CN 200780039020 A CN200780039020 A CN 200780039020A CN 101595547 A CN101595547 A CN 101595547A
Authority
CN
China
Prior art keywords
magnesium oxide
crystalline particle
protective layer
plasma display
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800390208A
Other languages
English (en)
Other versions
CN101595547B (zh
Inventor
辻田卓司
福井裕介
寺内正治
西谷干彦
冈藤美智子
石野真一郎
沟上要
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101595547A publication Critical patent/CN101595547A/zh
Application granted granted Critical
Publication of CN101595547B publication Critical patent/CN101595547B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

本发明提供通过改善保护层的放电特性,从而即使是在高精细单元结构中也能够获得优异的图像显示性能的PDP及其制造方法。具体地说,用氧化镁膜层(81)和氧化镁结晶颗粒群(16)构成的氧化镁结晶颗粒层(82)构成保护层(8)。氧化镁结晶颗粒群(16)根据利用氧化镁前体烧结的制作方法制作,而且使其具有这样的特性,即比例a/b为1以上,其中a表示CL测定中200nm以上、不足300nm的波长区域的光谱积分值,b表示300nm以上、不足550nm的波长区域的光谱积分值。

Description

等离子体显示面板及其制造方法
技术领域
本发明涉及等离子体显示面板及其这种方法,特别是涉及具备MgO构成的保护层的等离子体显示面板及其制造方法。
背景技术
等离子体显示面板(以下称为PDP)在平面面板显示器(FPD)中也是能够高速显示,而且容易实现大型化的,因此广泛使用于图像显示装置和广告显示装置等领域。
图9是作为一般的AC型面放电的放电单位的放电单元的结构的示意图。该图9所示的PDP1x是将前面板2与后面板9贴在一起形成的。前面板2是在面板玻璃3的一个面上配置多对显示电极对6(一对扫描电极5与维持电极4),电介质层7和保护层8覆盖着显示电极6依序叠层构成。扫描电极5(维持电极4)由透明电极51(41)以及总线52(42)构成。
电介质层7由软化点为550℃~600℃左右范围的低熔点玻璃构成,具有AC型PDP特有的电流限制功能。
保护层8由氧化镁(MgO)等构成,保护上述电介质层7和显示电极对6免受等离子体放电的离子轰击,同时起着高效率释放次级电子,降低放电开始电压的作用。通常该保护层8用真空蒸镀法(专利文献7、8)或印刷方法(专利文献9)形成。
另一方面,后面板9在面板玻璃10上并排配设写入图像数据用的多个数据(地址)电极11,使其与上述前面板2的显示电极对6在正交方向上交叉。在该数据电极11以及面板玻璃10的表面的至少一部分上,将其覆盖着配设低熔点玻璃构成的电介质层12。在电介质层12上与相邻的放电单元(图示省略)的边界上,低熔点玻璃构成的规定高度的隔板(棱)13区隔放电空间15,组合形成井字形等形状的图案部1231、1232。在电介质层12的表面与隔板13的侧面上,形成涂布R、G、B各色荧光体墨液后烧结形成的荧光体层14(荧光体层14R、14G、14B)。
前面板2与后面板9是显示电极对6与数据电极11保持一定的间隔相互垂直配置,在其各周边将内部密封。在该密封空间中,以约数十kPa的压力封入作为放电气体的Xe-Ne系或Xe-He系等稀有气体。如上所述构成PDP1x。
在这里,PDP的放电特性在很大的程度上受到保护层的特性的左右。以提高PDP的放电特性为目的的保护层研究正在广泛展开,最受重视的问题之一是放电延迟。
所谓放电延迟是指使得驱动脉冲狭窄地进行高速驱动时,相对于脉冲上升发生延迟放电的现象。放电延迟显著时,放电在所施加的脉冲的宽度内结束的概率低,不能够在本来应该点亮的单元进行写入等,发生点灯不良的情况。
作为放电延迟的对策的例子,在氧化镁中添加Fe、Cr、V等的元素,或添加Si、Al,试图利用该掺杂物改善保护层的放电特性(专利文献1、2、4、5)。另一方面,也进行如下所述的试验,即在电介质层上直接,或对薄膜法制作的氧化镁膜,将利用气相氧化法制作的氧化镁单晶颗粒的粒子群作为氧化镁结晶颗粒层配设,试图以此改善保护层表面的放电特性(专利文献3)。如果采用这种方法,能够谋求在一定的程度上改善低温时的放电延迟。
专利文献1:日本特开平8236028号公报
专利文献2:日本特开平10-334809号公报
专利文献3:日本特开2006-054158号公报
专利文献4:日本特开2004-134407号公报
专利文献5:日本特开2004-273452号公报
专利文献6:日本特开2006-147417号公报
专利文献7:日本特开平05-234519号公报
专利文献8:日本特开平08-287833号公报
专利文献9:日本特开平07-296718号公报
非专利文献1:J.F.Boa s、J..Chem.Phys.、Vol.90、No.2、807(1988)
但是在当前的情况下,上述各技术也还不能够有效地解决有关放电延迟的问题
专利文献3公开了气相氧化法制作的氧化镁解决颗粒群(粉末)的粒径越大则电子束激发发光(阴极发光、以下简称“CL”)的光谱中200nm以上300nm未满的波长区域(以下称该波长区域为“短波长区域”)的波形高度越高的情况。另一方面,根据本申请的发明人的研究,得到表示在300nm以上550nm未满的波长区域(以下将该波长区域称为“中波长区域”)存在的发光峰值的大小与PDP的放电延迟、放电延迟的发生中的温度依赖性存在相关的结果。
又,气相氧化法制作的氧化镁颗粒群,在未经采取其他措施的情况下其粒径参差不齐的程度比较大,在比较大的结晶颗粒的周围存在许多微细颗粒。在混有这样的微细颗粒时,不容易得到抑制放电延迟的效果,而且有可能使可见光散射,并且有可能大大减小图像显示性能所需要的可见光透射面板的透射率。因此除了有必要另行设置分级工序(专利文献6),增加工序的数目之外,还会浪费氧化镁材料,不利于降低成本。
如上所述,PDP在实用上还不能够达到兼顾“减小放电延迟”和“改善放电延迟与温度的依赖性(特别是低温区域的放电延迟)”两者。又,这一问题在全功能高清电视等的高精细单元结构中进行高速驱动的情况下有可能变得特别明显,需要及早采取对策。
发明内容
本发明是鉴于上述课题而作出的,其目的在于,提供通过改善保护层的放电特性,以便能够在高精细单元结构中也发挥出优异的图像显示特性的PDP及其制造方法。
为了解决上述课题,本发明是一种依次在第1基板上形成电极、电介质层、以及保护层,所述第1基板与所述第2基板对置配置,使所述保护层临近放电空间的等离子体显示面板,所述保护层至少在临近所述放电空间的部分具有包含比例a/b为1以上的氧化镁结晶颗粒的结晶颗粒层,a表示阴极发光中的200nm以上、不足300nm的波长区域的光谱积分值,b表示300nm以上、不足550nm波长区域的光谱积分值。又,上述比例也可以为2.5以上,5以上或20以上。
又,本发明是一种依序在第1基板上形成电极、电介质层、以及保护层,所述第1基板与所述第2基板对置配置,使所述保护层临近放电空间的等离子体显示面板,所述保护层至少在临近所述放电空间的部分具有包含比例d/e为2以上的氧化镁结晶颗粒的结晶颗粒层,其中,d表示阴极发光中的200nm以上、不足300nm的波长区域的光谱的最大值,e表示300nm以上、不足550nm波长区域的光谱的最大值。又,上述比例可以是5以上或12以上。
还有,所述保护层也可以采用在氧化镁膜层上叠层上述结晶颗粒层构成的结构。或所述保护层是在氧化镁膜层的表面上配设结晶颗粒层以将氧化镁结晶颗粒部分掩埋而形成的结构。又,所述保护层也可以是在电介质层表面上直接形成所述结晶颗粒层构成的。
还有,在本发明中,也可以采用所述结晶颗粒层面对放电空间的面积比所述第1基板面对放电空间的总面积小的结构。
还有,所述氧化镁结晶颗粒可以采用平均粒径为300nm以上4微米以下的尺寸的结晶颗粒。
在具有上述结构的本发明的PDP中,使用于保护层的氧化镁结晶颗粒的特性中,短波长区域的光谱积分值与中波长区域的该值的比例为1以上,实验表明,对于PDP的放电延迟以及放电延迟与温度的依赖性表现出抑制效果。因此,可以期待能够实现保护层的良好的放电特性(放电延迟、以及放电延迟对温度的依赖性的改善),结果,可以期待能够实现优异的PDP的图像显示特性。
又,除了上述比例关系外,在本发明中,采用短波长区域的光谱的最大值与中波长区域的光谱的最大值之比为2以上的结构也能够得到同样的效果。
附图说明
图1是表示本发明实施形态1的PDP的结构的剖面图。
图2是表示各电极与驱动器之间的关系的示意图。
图3表示PDP的驱动波形例。
图4表示CL测定中的保护层的特性。
图5表示放电延迟与氧化镁结晶颗粒量的关系。
图6表示放电延迟与CL测定中的短波长区域和中波长区域的各光谱积分值的比例的关系。
图7表示放电延迟与CL测定中的短波长区域和中波长区域的各光谱最大值的比例的关系。
图8表示保护层的结构的变化。
图9是表示已有的一般的PDP的结构的组图。
图10是使用高灵敏度型的分光光度测定系统的发光光谱分析的情况的示意图。
符号说明
1、1x PDP
2前面板
8保护层
15放电空间
16氧化镁结晶颗粒群
81氧化镁膜层
82氧化镁结晶颗粒层
具体实施方式
下面对本发明的实施形态和实施例进行说明,当然本发明不限于这些形式,在不超出本发明的技术范围的范围内可以实施适当的变更。
实施形态1
PDP结构例
图1是本发明实施形态1的PDP1的沿着xz平面的示意性剖面图。该PDP除了保护层周边结构外,在总体上与已有技术的结构(图9)相同。
PDP1在这里采用42英寸级的NTSC标准例的AC型,但是本发明当然也可以使用于XGA、SXGA等其他标准的例子。作为具有HD(高清晰度)以上的分辨率的高精细PDP,可以例示下述规格。也就是面板尺寸为37、42、50英寸等各种尺寸的情况下,除了可以按照该顺序设定为1024×720(像素数目)、1024×768(像素数目)、1366×768(像素数目)外还可以包含比该HD面板有更高分辨率的面板。作为具有HD以上的分辨率的面板,可以包含具备1920×1080(像素数目)的全高清晰度面板。
如图1所示,PDP1的结构可以分为使主面相互对置配设的前面板2和后面板9。
作为前面板2的基板的前面板玻璃3上在其一主面上,形成多对保持规定的放电间隙(75微米)配设的成对的显示电极对6(扫描电极5和维持电极4)。各显示电极对6是对ITO、ZnO、SnO2等透明导电性材料构成的带状透明电极51、41(厚度0.1微米、宽度150微米)叠层银厚膜(厚度2微米~10微米)、Al薄膜(厚度0.1微米~1微米)或Cr/Cu/Cr叠层薄膜(厚度0.1微米~1微米)等构成的总线52、42(厚度7微米、宽度95微米)形成的。利用该总线52、42降低透明电极51、41的薄片电阻。
在这里,所谓“厚膜”是指将包含导电性材料的导电膏等加以涂布之后对其进行烧结形成的、利用各种厚膜法形成的膜。又,所谓“薄膜”是指采用包括溅射法、离子镀法、电子束蒸镀法的真空工艺的各种薄膜法形成的膜。在配设显示电极对6的前面板3上,在其整个主面上,利用网板印刷等方法形成以氧化铅(PbO)、或氧化铋(Bi2O3)或氧化磷(PO4)为主成分的低熔点玻璃(厚度35微米)的电介质层7。
电介质层7具有AC型PDP特有的电流限制功能,是实现比DC型PDP长寿命的主要因素。
在电介质层7的表面上,配设保护层8。作为本实施形态1的特征,该保护层8由溅射法、离子镀法、蒸镀法等方法制作的氧化镁膜层81以及氧化镁结晶颗粒层82构成,为了在放电时保护电介质层7免受离子轰击,降低放电开始电压,由耐溅射性和二次电子发射系数γ优异的材料构成。为了说明方便,氧化镁结晶粒子层82将氧化镁结晶粒子群16表示得比实际大。还要求保护层8在光学上透明而且电气绝缘性高。
在作为后面板9的基板的后面板玻璃10上,其一个主面上,以x方向为长边方向,在y方向上以每一定的间隔(360微米)带状并排设置银厚膜(厚度2微米~10微米)、Al薄膜(厚度0.1微米~1微米)或Cr/Cu/Cr叠层薄膜(厚度0.1微米~1微米)等构成的宽度100微米的数据电极11,在后面板9的整个面上涂覆厚度30微米的电介质层12,将该数据电极11包覆于其中。
在电介质层12上,还对应于相邻的数据电极11的间隙配设“井”字形隔板13(高度约110微米,宽度40微米),通过区隔放电单元起着防止误放电和光学上的串扰的作用。而且在相邻的两个隔板13的侧面与它们之间的电介质层19的面上,形成分别对应于彩色显示用的红色(R)、绿色(G)、蓝色(B)的荧光体层14。还有,电介质层12并非必须,也可以直接用荧光体层14包覆数据电极11。
前面板2与后面板9相对配置,以使数据电极11与显示电极对6各自的长边方向相互正交,两面板2、9的外周边部用玻璃料密封,在该两面板2、9之间以规定的压力封入包含He、Xe、Ne等的惰性气体成分构成的放电气体。
隔板13之间是放电空间15,相邻的一对显示电极6与一个数据电极11夹着放电空间15交叉的区域与涉及图像显示的单元(也称为子像素)对应。单元间隔在x方向上为675微米,在y方向为300微米。与相邻的RGB各色对应的三个单元构成1个像素(675微米×900微米)。
如图2所示,在面板外部,扫描电极5、维持电极4、以及数据电极11上分别连接扫描电极驱动器111、维持电极驱动器112、数据电极驱动器113作为驱动电路。
PDP驱动例
具有上述结构的PDP1利用包含上述各驱动器111~113的公知的驱动电路(未图示),在各显示电极对6的间隙施加数十kHz~数百kHz的交流电压,以此在任意放电单元内使放电发生,利用激发的Xe原子发射的紫外线激发荧光体层14,对其驱动使其发射可见光。
作为该驱动方法,有所谓场(field)内时分灰度显示方式。该方式将显示的场分为多个子场(SF),再将各子场进一步分隔为多个期间。一个子场还分隔为如下所述4个期间,即(1)使全部显示单元为初始化状态的初始化期间、(2)对各放电单元进行寻址,选择与输入数据对应的显示状态向各放电单元输入的数据写入期间、(3)使处于显示状态的放电单元进行显示发光的维持放电期间、(4)消除由于维持放电而形成的壁电荷的消除期间。
各子场中,在初始化期间对整个画面的壁电荷实施初始化(RESET)之后,在寻址期间进行只使应该点亮的放电单元积蓄壁电荷的寻址放电,在其后的放电维持期间,对所有的放电单元一起施加交流电压(维持电压),以此维持放电一定的时间以进行发光显示。
在这里,图3是场中的第m子场的驱动波形的例子。场中的第m子场的驱动波形如图3所示,对各子场分别分配初始化期间、寻址期间、放电维持期间、消除期间。
所谓初始化期间,是为了防止此前的单元点亮产生的影响(积蓄的壁电荷产生的影响),而对整个画面的壁电荷进行消除(初始化放电)的期间。图3所示的波形例中,在扫描电极5上施加比数据电极11和维持电极4高的电压,使单元内的气体发生放电。借助于此发生的电荷积蓄在单元的壁面上,抵消数据电极11、扫描电极5以及维持电极4之间的电位差,因此在扫描电极5附近的保护层8的表面上,负电荷作为壁电荷积蓄。又,在数据电极11附近的荧光体层14表面和维持电极4附近的保护层8表面上,积蓄正电荷作为壁电荷。利用该壁电荷,在扫描电极5-数据电极11之间、扫描电极5-维持电极4之间,产生由规定值的壁电荷形成的电位。
寻址期间是根据分配给子场的图像信号进行选择的单元的寻址(点亮/不点亮的设定)的期间。在该期间,在使单元点亮的情况下,在扫描电极5上施加比数据电极11和维持电极4低的电压。也就是说在扫描电极5-数据电极11上,与由上述壁电荷形成的电位同方向施加电压,同时在扫描电极5-维持电极4之间,与壁电荷形成的电位相同方向地施加数据脉冲,使写入放电(寻址放电)发生。借助于此在荧光体层14表面、维持电极4附近的保护层8表面积蓄负电荷,在扫描电极5附近的保护层8表面积蓄作为壁电荷的正电荷。如上所述,在维持电极4-扫描电极5之间产生规定值的电位。
放电维持期间是为了确保与灰度相应的辉度,将利用寻址放电设定的点灯状态扩大,进行维持放电的期间。在这里,在存在上述壁电荷的放电单元中,对一对扫描电极5和维持电极4的各个以互不相同的相位施加维持放电电压脉冲(例如约200V的方波电压)。借助于此,能够使被写入显示状态的显示单元、即放电单元在每次发生电压极性变化时发生脉冲放电。
借助于该维持放电,放电空间中的激发的Xe原子发射147nm的谐振线,从激发的Xe分子发射以173nm为主的分子线。该谐振线·分子线照射于荧光体层14表面,使其发出可见光构成的显示光线。然后,借助于RGB各色的以子场为单位的组合,实现多色、多灰度显示。还有,在保护层8中没有写入壁电荷的非显示单元的放电单元中,不发生维持放电,显示状态为黑显示。
在消除期间,对扫描电极5施加渐减型消除脉冲,以此消除壁电荷。
关于保护层8
本实施形态1的特征在于PDP的保护层8的结构。本实施形态1的保护层8由设置于电介质层7上的氧化镁膜层81以及在该氧化镁膜层81上配设的氧化镁结晶颗粒群16构成的氧化镁结晶颗粒层82构成。氧化镁膜层81的厚度为0.3微米以上、1微米以下。
氧化镁膜层81具有溅射法、离子镀法、电子束蒸镀法等方法制作的薄膜结构。该氧化镁膜层81在PDP驱动时起着稳定地积蓄充分数量的壁电荷的作用。另一方面,氧化镁结晶颗粒群16是将氧化镁前体烧结得到的,通过使具有平均粒径为300nm~4微米的比较均匀的粒径分布的氧化镁结晶颗粒平面状凝结构成氧化镁结晶颗粒层82。在这里,该氧化镁结晶颗粒的平均粒径根据SEM图像中出现的颗粒的粒径测定。
氧化镁结晶颗粒层82只要设置于保护层8中至少面对放电空间的部分即可。还有,氧化镁结晶颗粒分布的区域的面积最好是设定于保护层8的面对该放电空间的部分(在这里是氧化镁膜层81)的面积的1%以上30%以下范围内。也就是说,氧化镁结晶颗粒群16没有必要覆盖氧化镁膜层81的全部表面,可以在氧化镁膜层81上面以岛的形状形成。换句话说,上述结晶颗粒层82面对放电空间15的面积最好是比保护层8的面对该放电空间的部分的面积小。
关于这点,具体说明如下。氧化镁膜层81如上所述,主要具有积蓄、保持壁电荷的功能,在PDP驱动时,能够发挥使显示电极4、5之间发生维持放电用的电压维持功能。而氧化镁结晶颗粒群16专门发挥在驱动时使电子向放电空间15内发射的功能。在这里,假如在氧化镁膜层81的整个面上高密度配设氧化镁结晶颗粒群16,则能够使电子向放电空间15的发射很活跃,但是有可能发射过多超过维持放电所需要的电子量,导致不能够正常维持放电。为了有效避免这样的问题的发生,使氧化镁膜层81的维持放电功能和氧化镁颗粒群产生的电子发射功能同时得到维持,形成使氧化镁膜层81的表面在某种程度上面对放电空间15的结构是合适的。从而,氧化镁微粒在氧化镁膜层81的表面上务必分散配置。例如可以作为多个颗粒集合构成的次级颗粒配设,也可以通过用公知的喷墨方法形成图案,以规定的图案在保护层8上配设氧化镁膜层81。这样,在这里所谓“岛”,是指氧化镁膜层81在放电空间中露出那样的包含氧化镁结晶颗粒层82的形态的广泛概念。
在这里,所谓“氧化镁结晶颗粒分布的区域”,是指从垂直于保护层8的平面方向的方向观察保护层8时,被氧化镁结晶微粒所遮蔽,不能够直接看见氧化镁膜层81或电介质层7的区域。换句话说,可以说成是所述结晶颗粒层82面对放电空间15的面积比前面板2面对放电空间15的总面积小。
还有,本发明中的氧化镁结晶粒子像以往的前体烧结法制作的氧化镁微粒那样,不是特定的边比其他边长的扁平的板状体,而是基本上边的长度都在规定的范围内的六面体或八面体结晶形状的颗粒。其中采用六面体结构的情况下,如果是正六面体就更好。但是考虑到制造条件造成的误差,也可以是最长边的长度与最短边的长度之比为1∶1~2∶1。另一方面,在采用八面体结构的情况下,如果是正八面体就更好。但是考虑到制造条件造成的误差。也可以是最长边的长度与最短边的长度之比为1∶1~2∶1。又,六面体或八面体结晶的形状中的棱线和顶点不一定要明确存在。
在这里,通常氧化镁构成的保护层总体上利用溅射法、离子镀法、电子束蒸镀法等形成薄膜。
氧化镁结晶颗粒群16的特征还在于,如果采用氧化镁前体烧成方法制作,与下述以往的气象氧化法制作的氧化镁结晶颗粒群(例如日本专利特开2006-147417号公报)相比,更能够抑制粒径的参差不齐,因此各氧化镁结晶颗粒都能够发挥均匀的放电特性。
还有,氧化镁结晶颗粒群16的特性用CL的测定结果定义。也就是说,作为第1定义,可以说“具有比例a/b为1以上的特性,其中a表示CL发光测定中的短波长区域的光谱积分值,b表示300nm以上550nm未满波长区域的光谱积分值”。根据本申请发明人的实验可以了解到,该短波长区域的发光光谱的积分值显示出的隆起状波形部分,已经成为根据其是否存在及其大小,确认其是否对PDP的放电延迟、以及放电延迟对温度的依赖性表现出抑制效果的指标。
根据以上所述,在本实施形态1的PDP1中,在保护层8的结构中面对放电空间15的部分配设包含氧化镁结晶颗粒群16的氧化镁结晶颗粒层82,借助于此,能够有效抑制PDP的“放电延迟”和“放电延迟对温度的依赖性”这一存在问题。
使用氧化镁结晶颗粒层16的情况下得到的其他效果有例如脉冲依赖性的改善。在场内时分显示方式的情况下,对各电极6、11每子场反复地高速施加无数脉冲,但是在这种情况下,在一子场中施加的脉冲的放电履历会对下一子场的放电产生影响。
又,在本实施形态1中,保护层8的有关放电延迟、放电延迟对温度的依赖性的放电特性得到提高,对于放电现象的高速响应性优异。借助于此,在驱动时在各单元中,脉冲施加后的壁电荷状态得以稳定,也可以期望改善脉冲依赖性。因此,如果采用本实施形态1的PDP1,也能够抑制放电履历的影响,实现更好的图像显示性能。这种效果在全功能高清晰度等具有微细单元结构的PDP中,在高速施加短脉冲的情况下特别能够得到发挥。
还有,CL法是对试样照射电子束,检测作为能量弛豫(energyrelaxation)过程的发光光谱的方法。利用CL法可以分析涉及保护层的结构的信息(例如氧化镁中氧缺陷的存在信息等)。
还有,所谓“光谱积分值”是指规定的波长区域的发光分布用波长积分的值。
关于利用CL测定结果考察的保护层特性
根据CL的测定结果,本发明的PDP所具有的氧化镁结晶颗粒群16的特性可以采用上述第1定义。
下面对作出这样的定义的原理进行说明。
通常在对氧化镁进行的CL测定中,除了短波长区域外,还对中波长区域观察发光峰值(例如专利文献3)。
在这里,已有的气相氧化法,如例如专利文献3所示,是在充满不活泼其气体的槽中将金属镁加热到高温,一边通入少量的氧气,直接使镁氧化,制作氧化镁结晶颗粒群(粉末)的合成方法。从而,氧不容易充分进入氧化镁中,因此会得到容易产生氧缺陷的氧化镁结晶颗粒群(粉末)。
在上述中波长区域测定的发光峰值,据说通常起因于氧缺陷(非专利文献1),气相氧化法制作的氧化镁结晶颗粒中,明显出现被认为是该放电延迟和放电延迟与温度的依赖性劣化的原因的峰值。可以认为,对在该中波长区域测定的波形隆起部有贡献的能级大量存在于能带间隙之间时,电子的跃迁几率增大,电子能量的弛豫容易发生,被激发的电子被该能级俘获的时间变短。因此可以认为,电子存在于导带附近的能级上的几率减少,结果,必须从深能级发射出电子。
另一方面,在短波长区域测定到的发光峰值的存在证明5eV左右的电子的能量弛豫过程的存在,可以认为存在欧歇(Auger)过程的电子发射。
在这里,所谓欧歇跃迁,是在被激发的电子的能量弛豫时发生的剩余能量被其他电子所接受,该电子受到激发的电子激发过程的一种。由该欧歇跃迁激发发射的电子也被认为与其他过程中发射的电子一样对PDP放电有贡献,这一情况也被认为是将在短波长区域测出有发光峰值的氧化镁结晶颗粒群的层形成于上述前面板的放电空间一侧整个面或一部分上的PDP的放电特性优异的主要原因之一。
因此认为如果使用在短波长区域测定的发光峰值大,在中波长区域测定的波形隆起部小的氧化镁结晶颗粒群16,则PDP的放电延迟和放电延迟对温度的依赖性会得到改善。
反之,可以预料到在中波长区域存在大发光峰值,会促使存在于导带近旁的能级上的电子以小的能量弛豫跃迁,因此可以预料产生上述5eV左右的巨大剩余能量的电子跃迁不容易发生,上面所述的欧歇跃迁等引起的电子发射也几乎不可能发现。
如上所述,在氧化镁的CL测定中,在中波长区域观察发光峰值的情况下,在将该试样使用于保护层时,可以预料放电延迟和放电延迟与温度的依赖性不是优异的。
另一方面,在本实施形态1中,对烧结氧化镁前体得到的氧化镁结晶颗粒群16进行CL的测定时,在光谱的短波长区域得到相当程度的数值,可以确认形成峰值状波形的隆起状波形部的存在。具有这样的特性的隆起状波形部在对已有的气相氧化法等方法制作的氧化镁结晶颗粒进行测定的情况下没有发现。因此可以说该隆起状波形部的有无是本申请特有的,可以成为确认是否对PDP的放电延迟和放电延迟与温度的依赖性表现出抑制效果的情况下的指标。
对于本实施形态1的保护层在CL测定中表现出的波形的特征,将上面所述作为第1定义,也可以如下所述使用别的定义。
作为第2定义,可以采用在上述氧化镁结晶颗粒群16中包含的氧化镁结晶颗粒是具有比例d/e为2以上的特性的氧化镁结晶颗粒,其中d表示CL测定中的200nm以上300nm未满的波长区域的光谱的最大值,e表示300nm以上550nm未满波长区域的光谱的最大值。
在这里,所谓“光谱最大值”是指规定的波长区域的发光分布中发光强度的最大值。
还可以认为,在第1定义中,短波长区域的光谱积分值与作为对象的波长区域的光谱积分值相比,为其2.5倍是合适的,5倍更合适、20倍以上还要合适。
在这里,在a表示CL测定中的200nm以上300nm未满的波长区域的光谱积分值,b表示300nm以上550nm未满波长区域的光谱积分值时的a/b中,从1以上开始上述效果开始变得明显,在2.5左右该效果有饱和的倾向,到5时放电延迟的波动相当小。
又,在第2定义中也是由于同样的理由,还可以认为,光谱最大值的大小与作为对象的波长区域的光谱积分值相比,为其5倍是合适的,或12倍以上更合适。
与上面所述相同,从2以上开始上述效果开始变得明显,在5的情况下该效果有饱和的倾向,到12时放电延迟的波动相当小。
还有,上述光谱积分值和上述光谱最大值的比例的上限,考虑这一次实验使用的CL测定装置的测定极限(被测定的光谱的饱和造成的极限),均为1000倍左右。
关于PDP的制造方法
下面对PDP1制造方法的例子进行说明。
前面板的制作步骤
在厚度约2.6mm的钠钙玻璃构成的前面板的面上制作显示电极。在这里表示出利用印刷方法形式显示电极的例子,除此以外也可以利用染料涂层(dye coat)、刮板涂层等方法形成。
首先,在前面板玻璃上以规定的图案涂布ITO、SnO2、ZnO等透明电极材料,最终厚度约为100nm,然后进行烘干。以此制作透明电极。
另一方面,调整银粉与有机赋形剂中混合感光性树脂(光分解性树脂)形成的感光胶,将其重叠涂布于上述透明电极材料上,然后以具有形成的显示电极的图案的掩模覆盖。然后,从该掩模上方使其曝光,经过显像工序,然后在590~600℃左右的温度下烧结。以此在透明电极上形成总线。如果采用这种光掩模方法,则与以往的以100微米的线宽为限的网板印刷方法相比,能够使总线细化到30微米左右。总线的原料除了银以外,也可以采用Pt、Au、Al、Ni、Cr、或氧化锡、氧化铟等。总线除了上述方法以外,也可以采用蒸镀法、溅射法等方法将电极材料形成薄膜,然后进行蚀刻处理形成。
其次,从显示电极上方涂布软化点为550℃~600℃的氧化铅系或氧化铋系、二氧化硅系的电介质玻璃粉末与丁基卡必醇醋酸酯(butylcarbitol acetate)等构成的有机粘接剂混合形成的膏。然后在550℃~650℃左右的温度下烧结,最终形成厚度为2微米以下的电介质层。
保护层形成步骤
接着,在电介质层的表面上,用蒸镀法形成规定厚度的氧化镁膜层81。氧化镁膜层81的成膜方法与以往的氧化镁层的成膜方法相同。作为蒸镀源,采用例如小球状、粉末状的氧化镁。在氧气气氛中以Pierce式电子枪作为加热电源,对上述蒸镀源进行加热形成所希望的薄膜。在这里,成膜时的电子束电流量、氧分压量、基板温度等对成膜后的保护层的组成没有影响,因此可以任意设定。还有,氧化镁膜层81的成膜方法不限于上述EB法,也可以用其他方法,例如溅射法,离子镀法等各种薄膜法。
接着,在上述制作成的氧化镁膜层81上,利用网板印刷法或喷射方法等涂布包含规定的氧化镁结晶颗粒的溶剂。然后利用烧结方法去除溶剂,形成包含上述规定的氧化镁结晶颗粒的氧化镁结晶颗粒层82(氧化镁结晶颗粒层形成步骤)。
使用于氧化镁结晶颗粒层82的所述规定的氧化镁结晶颗粒,如以下所例示,在氧化镁结晶颗粒形成步骤中,以700℃以上2000℃未满的高温均匀地对氧化镁前体进行热处理(烧结),得到具备比例a/b为1以上的特性的氧化镁结晶颗粒,其中a表示阴极发光中的200nm以上300nm未满的波长区域的光谱积分值,b表示300nm以上550nm未满波长区域的光谱积分值。
而且,如果氧化镁结晶颗粒的结晶体结构是单晶结构,则缺陷减少,因此上述效果更加显著。
上述氧化镁前体可以选择例如醇镁(Mg(OR)2)、乙酰丙酮镁(Mg(acac)2)、氢氧化镁(Mg(OH)2)、碳酸镁、氯化镁(MgCl2)、硫酸镁(MgSO4)、硝酸镁(Mg(NO3)2)、草酸镁(MgC2O4)中选出的任意一种以上(也可以将两种以上混合使用)。作为所选择的化合物,通常也有取水合物的形态,但是也可以使用这样的水合物。
对作为氧化镁前体的镁化合物进行调整,以使烧结后得到的氧化镁纯度为99.95%以上,最佳值为99.98%以上。这是因为如当在镁化合物中混合一定量以上的各种碱金属、B、Si、Fe、Al等杂质元素时,这在热处理时会发生不必要的颗粒之间的熔合或烧结,不容易得到高结晶性的氧化镁结晶颗粒。因此,通过去除杂质元素等方法预先对前体进行调整。在这里,作为本发明使用的前体,最好是其结晶性好,而且具有椭圆体状的颗粒形状。而且最好是BET值为5~7左右。该BET值可以用BET法测量,也就是使得比表微颗粒的表面吸附具有已知的吸附占有表面积的气体分子(N2),根据气体分子的量来确定。
接着,在进行烧结温度的设定的情况下,烧结温度以700℃以上为宜,750℃以上则更理想。这是因为在烧结温度低于700℃的情况下,结晶面不能够充分发达,缺陷多,微颗粒上吸收的杂质气体比较多。但是,如果烧结温度高于2000℃,则会发生氧脱离的情况,结果氧化镁的缺陷增多,容易发生吸附。因此最好是1800℃以下。
在这里,在700℃以上,2000℃以下的烧结温度下进行烧结的情况下,生成具有“在a表示阴极发光中的200nm以上300nm未满的波长区域的光谱积分值,b表示300nm以上550nm未满波长区域的光谱积分值时,比例a/b为1以上”这样的特性的氧化镁结晶颗粒、以及在680nm~900nm未满的光谱区域存在具有相当程度的值峰的氧化镁结晶颗粒这样的两种氧化镁结晶颗粒。
根据本发明人进行的别的实验,在大约1400℃以上的温度进行烧结时,发现在680nm~900nm未满的光谱区域存在具有相当程度的值峰的氧化镁结晶颗粒生成的比例有变得比较大的倾向。
因此,为了提高具有“在a表示阴极发光中的200nm以上300nm未满的波长区域的光谱积分值,b表示300nm以上550nm未满波长区域的光谱积分值时,比例a/b为1以上”这样的特性的氧化镁结晶颗粒的生成频率,最好是采用700℃以上1400℃未满的烧结温度。
还有,能够确认在680nm~900nm未满的光谱区域存在具有相当程度的值峰的氧化镁结晶颗粒,与具有所述比例a/b为1以上的特性的氧化镁结晶颗粒相比,倾向于粒径较小。从而,这两种氧化镁微粒由于得到选别(分级)工序,也可以相互分离。
又,根据本发明人的实验,显然在本发明中这两种氧化镁微粒都具有300nm以上4微米以内的平均粒径的粒度分布,利用一次烧结工序烧结的样品中,各种氧化镁颗粒的平均粒径的峰值相互分离,从而对所述选别工序也很有用。
下面对氧化镁前体的制作方法和使用该前体的氧化镁结晶颗粒的各种制作方法(1)~(4)进行说明。
(1)作为出发原料,准备纯度为99.95%以上的醇镁(Mg(OR)2)s、或乙酰丙酮镁(Mg(acac)2。在该水溶液中添加少量的酸,加水分解,制作氢氧化镁(Mg(OH)2)的凝胶状沉淀物作为氧化镁前体。其后从水溶液中分离出氢氧化镁,在空气中以750℃以上的温度进行烧结,脱水,制作氧化镁结晶颗粒。
(2)以纯度为99.95%以上的硝酸镁(Mg(NO3)2)作为出发原料,在该水溶液中添加碱溶液以进行加水分解。以此制作氢氧化镁(Mg(OH)2)的凝胶状沉淀物作为氧化镁前体。其后从水溶液中分离出氢氧化镁,在空气中以750℃以上的温度进行烧结,脱水,制作氧化镁结晶颗粒。
(3)以纯度为99.95%以上的氯化镁(MgCl2)作为出发原料,在该水溶液中添加碱溶液以进行加水分解,以此制作氢氧化镁(Mg(OH)2)的凝胶状沉淀物作为氧化镁前体。其后从水溶液中分离出氢氧化镁,在空气中以750℃以上的温度进行烧结,脱水,制作氧化镁结晶颗粒。
(4)也可以采用对醇镁、氢氧化镁、硝酸镁、氯化镁、碳酸镁、硫酸镁、草酸镁(MgC2O4)、醋酸镁(Mg(CH3COO)2)等,直接在750℃以上的高温实施热平衡式热分解的方法。这种方法也能够与上面所述一样得到氧化镁结晶颗粒。
施加这样的烧结得到的结晶体体,其特征在于,颗粒尺寸为300nm~4微米以下,几乎没有300nm以下的微粒。因此比表面积比气相氧化法制作的结晶小。这被认为是耐吸附性优异的原因之一,能够使电子发射性能提高。
还有,已有的气相氧化法制造的氧化镁结晶颗粒群粒径波动比较大。因此为了得到均匀的放电特性,需要能够分选出一定粒径范围的颗粒的分级工序(例如特开2006-147417号公报)。与此相对,在本发明中,将上述氧化镁前体烧结形成的氧化剂结晶颗粒群具有比以往的产品粒径更均匀而且稳定的粒径。因此有时候可以省略将不要的微颗粒分级去除的工序,对于提高制造效率和降低成本是非常有利的。用以上方法制造出前面板2。
后面板的制作步骤
在厚度约2.6mm的钠钙玻璃构成的面板玻璃的表面上,利用网板印刷方法将以银为主成分的导体材料以一定的间隔涂布成带状,形成厚度约5微米的数据电极。作为数据电极11的电极材料可以使用Ag、Al、Ni、Pt、Cr、Cu、Pd等金属或各种金属的碳化物、氮化物等导电性陶瓷等材料或这些材料的组合,或是也可以根据需要使用将这些材料叠层形成的叠层电极。
在这里,为了使制作的PDP1符合例如40英寸级的NTSC标准或VGA标准,将相邻的两个数据电极的间隔设定为0.4mm左右以下。
接着,在形成数据电极的后面板玻璃的整个面上涂布厚度约20~30微米的铅系或非铅系的低熔点玻璃或二氧化硅材料构成的玻璃糊,然后进行烧成形成电介质层。
接着在电介质层12的面上形成隔板13。具体地说,涂布低熔点玻璃材料糊,然后用喷砂方法或光刻法将与相邻放电单元(未图示)之间的边界周围隔开地,以隔开行和列的井字形形状的图案形成放电单元的多个排列。
形成隔板13后,在隔板13的壁面和隔板13之间露出的电介质层12的表面上,涂布包含红色(R)荧光体、绿色(G)荧光体、蓝色(B)荧光体中的任一种的荧光体墨液,然后将其烘干烧结,分别形成荧光体层14。
RGB各色荧光体的化学组成例如下所述。
红色荧光体;Y2O3:Eu3+
绿色荧光体;Zn2SiO4:Mn
蓝色氧化体;BaMgAl10O17:Eu2+
各荧光体材料最好是平均粒径2.0微米。将其以50质量%的比例放入盘中,放入1.0质量%的乙基纤维素(ethyl cellulose)、49质量%的溶剂(α萜品醇),用砂磨机搅拌混合,制作15×10-3Pa·s的荧光体墨液。然后将其用泵从口径60微米的喷嘴向隔板13之间喷射涂布。这时,使面板向隔板20的长边方向移动,将荧光体墨液涂布成带状。其后在500℃烧结10分钟,形成荧光体层14。
如上所述,完成了后面板9的制作。
还有,在上述方法中,前面板玻璃3和后面板玻璃10采用钠钙玻璃构成的材料,但是这是材料的一个例子,也可以使用除此以外的材料构成。
PDP的完成
以上述制作的保护层8面对放电空间15的方式使制作的前面板2与后面板9对置(配置步骤),将它们用密封用玻璃贴合。其后将放电空间的内部抽真空到高真空(1.0×10-4Pa)左右,然后,在该内部封入规定压力(在这里是66.5kPa~101kPa)的Ne-Xe系或He-Ne-Xe系、Ne-Xe-Ar系等放电气体。
经过以上工序,完成了PDP1。
性能确认实验
图4(a)表示形成实施例的氧化镁保护层(实施例)和已有结构的气相氧化法制作的氧化镁保护层(比较例)的结构的氧化镁结晶颗粒的CL测定结果。图4(b)是上述结果的部分放大图。各保护层用单体在基板上制作后进行CL测定。图中的纵轴和横轴分别表示发光强度(用实施例的短波长区域的光谱的最大值归一化的相对强度)以及波长(nm)。该图中所示的数据是将氧化镁结晶颗粒使用于PDP保护层前的状态(粉末状态)下测定的结果。
在这里,图10是使用高灵敏度型分光光度测定系统的发光光谱分析方法的示意图。图4(a)、(b)所示的各光谱,如图10所示,是在真空室内用入射能量3keV、电子束电流3.9微安的电子束(EB)以45°的入射角照射试样,然后使这样得到的光线通过透镜、光纤等光学系统射入到发光光谱分析用高灵敏度型的分光光度测定系统(在这里使用的是大冢电子株式会社制造的IMUC7500)中,用分光器进行分光得到的。
还有,在本测定系统中,进行了校正,以修正分光器相对于各波长的灵敏度。
如图4(b)所示,中波长区域的光谱最大值以及光谱积分值在实施例以及比较例中大致相同,但是对于短波长区域,如图4(a)所示,光谱最大值和光谱积分值都是实施例为比较例的10倍以上,压倒性地大。
这样,在实施例和比较例中,具有互不相同的CL发光光谱,可以认为其特性有明显的差异。
还有,根据别的实验,可以认为,中波长区域的光谱最大值和光谱积分值的大小,与PDP的放电延迟、放电延迟对温度的依赖性存在比例关系。
该中波长区域的光谱最大值和光谱积分值在比较例中比实施例大。在短波长区域的光谱最大值和光谱积分值大的情况下,用该单体有否改善放电特性的效果的详细情况目前尚未了解清楚,但是将中波长区域光谱最大值以及光谱积分值的不同一起考虑时,可以了解到,实施例与比较例相比,能够发挥更加优异放电特性。
下面所示的图5,是表示在这两个实施形态的PDP中,氧化镁结晶颗粒层82的颗粒量(粉末量)与放电延迟的关系曲线。曲线的横轴上的颗粒量,在实施例和比较例中用颗粒的质量使其一致,将颗粒量最多时记为1。还有,该图中所示的数据是将氧化镁结晶颗粒使用于PDP的氧化镁结晶颗粒层82之前的状态(粉末状态)下测定的数据。
如该图所示,实施例和比较例中都可以确认放电的延迟与颗粒量成正比地得到改善。但是,像实施例所示,用前体烧结得来的氧化镁结晶颗粒时改善的效果更好。还可以确认,实施例用比比较例少的颗粒量就有改善放电延迟的效果。
得到这样的结果的直接原因尚未搞清楚,在比较例中,与实施例相比,氧化镁颗粒直径波动较大,而且其中混有微细氧化镁结晶颗粒。因此,作为导致上述结果的原因,可以举出有例如实施例的颗粒的电子发射能力较高、或在比较例中对电子发射有贡献的颗粒的比例较小等。
图6(a)是表示CL测定中的短波长区域和中波长区域的光谱积分值的比例与放电延迟之间的关系的曲线。图6(b)是在上述比例小的区域将图6(a)部分放大的结果。如该图所示,如果光谱积分值的比例为2倍以上,则放电延迟大约为0.2以下的一定值,据此可以发现放电延迟有实质性的改善。也就是说,至少在短波长区域的光谱积分值与中波长区域的光谱积分值的比例相对较大时,可以确认放电延迟的抑制效果与其成比例。像实施例那样,在使用来自前体烧结的氧化镁结晶颗粒的本实施形态的PDP的情况下,与已有的PDP相比,可以说放电延迟这样的问题有很大的改善。
还有,作为氧化镁保护层的制作方法,研究了将镁盐做成膏状印刷在电介质层上,然后烧结的方法(例如日本特开平10-125237号公报)。但是已知具有采用该镁盐膏的氧化镁保护层的PDP的放电特性,与用电子束将氧化镁加热进行蒸镀的真空蒸镀法形成氧化镁保护层的PDP的放电特性相比几乎没有提高。
借助于今后的实验对短波长区域的光谱最大值或光谱积分值与放电延迟的关系的详细情况进行调查被认为是很重要的。
性能比较试验,
接着,分别制作保护层以外的结构相同的实施例和比较例的PDP,对放电延迟时间和画面闪烁等各种性能进行调查。
对于各实施例和比较例,使氧化镁前体原料的制作(热处理)条件、氧化镁结晶颗粒的种类以及放电前体中的Xe气体浓度等各种制作条件不同。另一方面,为了比较,使上面所述以外的结构、制造条件相同。
在实施例1和2中,从氧化镁前体制作在CL测定中短波长区域具有发光峰值的氧化镁结晶颗粒,构成氧化镁结晶颗粒层。在比较例4中,从氧化镁前体构成氧化镁结晶颗粒层这一点与实施例1、2相同,但是以比实施例较低的低温(600℃)构成氧化镁结晶颗粒。
实施例1~2、比较例1~4的保护层的结构如表1所示。在表1的记载中,所谓“蒸镀法”包含电子束蒸镀法、离子镀法等公知的薄膜形成方法。
实验1:(放电延迟时间的评价)
对上述制作的各PDP,用下述方法评价施加数据脉冲时的放电延迟时间。
对各PDP的任意一个像素施加图3所示的初始化脉冲后,反复施加数据脉冲和扫描脉冲。施加的数据脉冲和扫描脉冲的脉冲宽度设定为比通常的PDP驱动时的5微秒长的100微秒。每一次施加数据脉冲和扫描脉冲,测定施加脉冲起到放电发生为止的时间(放电延迟时间)500次,计算出测定的延迟时间的最大值和最小值的平均值。
延迟时间借助于光传感器模块(滨松ホトニクス株式会社制造的H6780-20)接受伴随放电发出的荧光体发光,用数字式示波器(横河电机制造的DL9140)观察施加的波形和接收的光信号波形。
表1表示“放电延迟”以及“放电延迟对温度的相关性”的实验结果。表1所示的测定值是将比较例1的放电延迟时间作为1的归一化的情况下的各PDP的放电延迟时间的相对值的结果。该相对值越小,表示放电时间越短。又,在表中记载了实施例1、2以及比较例1~4各例中“放电延迟”以及“放电延迟对时间的相关性”的效果得到最大发挥的情况下的数值。
实验2:(放电延迟时间与温度的相关性的评价)
对各PDP用温度可变的恒温槽与实验1一样对-5℃和25℃的放电延迟时间进行评价。
接着,对各PDP求-5℃的温度下的放电延迟时间与25℃温度下的放电延迟时间之比。
将该结果记录于表1。放电延迟时间之比接近1表示放电延迟与温度的相关性小。
实验3:(对画面闪烁的评价)
对各PDP,在低温(-5℃)使其显示白色图像利用这时的视觉评价对显示的图像评价其是否能够发现有闪烁。
表1表示以下各实验条件和各实验结果。
表1
Figure A20078003902000271
Figure A20078003902000281
实验考察
实施例1和2的PDP,与各比较例1~4的PDP相比,“放电延迟”以及“放电延迟与温度的相关性”比较小。又,在低温下的画面闪烁也没有发现。
比较例2、3,其放电延迟时间、放电延迟与温度的相关性与比较例相比较小,但是与实施例1、2相比较大。这是因为虽然保护层是用氧化镁结晶颗粒形成的,但是其氧化镁结晶颗粒是用气相氧化法形成的。比较例4在形式上是在真空蒸镀法制作的氧化镁薄膜上配设与实施例1、2一样对高纯度镁前体进行热处理得到的氧化镁结晶颗粒层。但是上述热处理的温度是比较低的600℃,因此与实施例中使用的氧化镁结晶颗粒相比,结晶的生长不充分,缺陷多。因此比较例4与实施例1、2相比,CL测定中的短波长区域光谱减少。这意味着对放电有贡献的电子的发射减少,放电延迟时间改善的效果比实施例小,而且被认为放电延迟与温度的相关性比较大,与Xe气体的浓度无关。对于比较例4,还发现画面有闪烁。
对此,考察各实施例时,得到的结果是,在CL测定中短波长区域具有发光峰值的氧化镁结晶颗粒层为单层或叠层结构的实施例1、2,具有良好的电子发射特性,而且与温度的相关性也小。根据该结果,可以说各实施例都具有优异的特性。这样的结果被认为是因为用750℃以上高温对高纯度的镁前体进行热处理(烧结),所以结晶学缺陷少,形成在CL测定中发现短波长区域发生的发光峰值的能级而取得的。
接着,对上述图6(a)和(b)的结果进行考察。在这些图表示700℃以上、2000℃以下的烧结温度条件下烧结生成的氧化镁结晶颗粒中,只选出被确认出在短波长区域具有相当程度的值的峰的本申请的发明的氧化镁结晶颗粒,测定光谱积分值的比例的测定结果。
该比例的计算方法如下所述。首先将短波长和中波长的各光谱表示为相同刻度的曲线(横轴表示波长,纵轴表示峰值强度)。接着对横轴进行等分。计算出与该等分的规定波长对应的峰值强度的值的总和。这样计算出的短波长区域中的总和除以中波长区域的总和,以此计算出比例。
根据图6(a)、(b)所示的数据,可知为了得到有效的放电延迟抑制效果,最好是比例至少为1以上。又,比例为2.5倍以上能够得到充分的效果,上述比例为5倍以上时,包括边缘,放电延迟都得到改善。
还有,这次实验中测定的上述比例的上限为71.2倍。
在CL测定中,短波长区域的光谱最大值和中波长区域的光谱最大值的比例与放电延迟时间之间的关系示于图7(a)。图7(b)在上述比例比较小的区域将图7(a)部分放大。放电延迟时间以表1的比较例1的延迟时间为1进行评价。这些图与图6一样,是在700℃以上,2000℃以下的烧结温度下烧结生成的氧化镁结晶颗粒中只选出被确认在短波长区域有相当程度大小的峰值的本申请的发明的氧化镁结晶颗粒,测定光谱最大值的比例得到的。该比例是将短波长区域的光谱的最大值除以中波长区域的光谱的最大值得出的。
在该图所示的数据中,有效的放电延迟抑制效果在1以上开始出现,在两倍以上变得显著。另一方面,在上述比例为5倍以上时,改善效果达到最大程度,在12倍以上,包括特性变动的边缘(margin),能够得到稳定的特性。还有,这次实验中测定到的上述比例的上限为488倍。
还有,该实验数据是在氧化镁膜层81和氧化镁结晶颗粒层82的双层结构的试样中,将Xe气体浓度作为100%的条件下得到的。
根据本申请的发明人进行的其他实验,在实施例1、2中,放电延迟与温度的相关性也显示出与放电延迟期间相同的行为。
又,根据本申请的发明人的其他实验,在氧化镁膜层81和氧化镁结晶颗粒层82的双层结构中Xe气体浓度为15%的条件、氧化镁颗粒层82的单层结构中Xe气体浓度为100%的条件、氧化镁结晶颗粒层82的单层结构中Xe气体浓度为15%的条件下,都显示出与氧化镁膜层81和氧化镁结晶颗粒层82的双层结构中Xe气体浓度为100%的条件相同的行为。
又,按照上述制造方法“氧化镁结晶颗粒”形成步骤,将本发明的氧化镁结晶颗粒分别制作为68个试样。然后用这些编号为试样No.1~68的试样中的任意一个对PDP的放电延迟的发生情况进行确认,核对本发明的再现性。
具体地说,首先制作只具有单层结构的氧化镁保护层的已有技术型PDP作为比较例。然后将该比较例PDP的放电延迟作为1。另一方面,在上述氧化镁保护层上配设试样No.1~68中的任意一种氧化镁结晶颗粒,以此形成实施例PDP。然后将各实施例PDP的放电延迟与比较例的放电延迟之比表示出。
该结果示于表2。在表中“峰值比”表示CL测定中短波长区域的光谱最大值/中波长区域的光谱最大值这一比值。
还有,No.1~34的试样是对图7的光谱最大值的比例与放电延迟的关系图提供作图数据的试样群。
又,No.35~68的试样是对图6的光谱积分值的比例与放电延迟的关系图提供作图数据的试样群。
Figure A20078003902000311
如表2所示,可以确认具备本发明的试样No.1~68中的任一种氧化镁结晶颗粒的全部PDP,相对于比较例的PDP放电延迟时间得以缩短。确实该效果即使是与光谱的峰值相比有一些偏差的情况下也同样能够得到,已知本申请的发明在该效果上有极好的再现性。
根据以上所述结果可以确认本发明的优越性。
其他事项
在实施形态1中,例示了在电介质层7的表面上依序层叠氧化镁膜层81和氧化镁结晶颗粒层82的保护层的结构,但是本发明不限定于该结构。在这里,图8是表示本发明的保护层8的结构的变形例的放大剖面图。
图8(a)中,作为变形例1,构成结晶颗粒层82的氧化镁结晶颗粒群16配设为使各颗粒的一部分埋设于氧化镁膜层81中。利用这样的结构,也能够得到大致与实施形态1相同的效果,此外还有氧化镁结晶颗粒群16在氧化镁膜层81上的吸附增加,能够防止由于振动或冲击,氧化镁结晶颗粒群16从氧化镁膜层81上脱落的效果,因此是适合的。
另一方面,在图8(b)中,作为变形例2,保护层8只用氧化镁结晶颗粒层82构成,在电介质层的表面上直接分散氧化镁结晶颗粒群16构成。
即使是这样的结构中,也能够得到与实施形态1一样的效果。而且不需要氧化镁膜层81,不需要实施包括溅射法、离子镀法、电子束蒸镀法等的薄膜工艺,因此可以省去相应的工序,在制造成本上也很有利。
还有,即使是在这种结构中,也与实施形态1一样,以氧化镁结晶颗粒分布的区域的面积比电介质层的面对该放大空间的部分的面积小为宜。也就是说,氧化镁结晶颗粒群16不必由电介质层的整个面覆盖,以在电介质层上形成为岛状为宜。
工业应用性
本发明的PDP可以使用于交通设备以及公共设施、家庭等的电视机装置以及电脑等的显示用的显示装置等上。

Claims (17)

1.一种依次在第一基板上形成电极、电介质层、以及保护层,所述第1基板与所述第2基板对置配置,使所述保护层面临放电空间的等离子体显示面板,其特征在于,
所述保护层至少在面临所述放电空间的部分具有包含比例a/b为1以上的氧化镁结晶颗粒的结晶颗粒层,其中,a表示阴极发光中的200nm以上、不足300nm的波长区域的光谱积分值,b表示300nm以上、不足550nm的波长区域的光谱积分值。
2.根据权利要求1所述的等离子体显示面板,其特征在于,所述比例为2.5以上。
3.根据权利要求1所述的等离子体显示面板,其特征在于,所述比例为5以上。
4.根据权利要求1所述的等离子体显示面板,其特征在于,所述比例为20以上。
5.根据权利要求1所述的等离子体显示面板,其特征在于,所述氧化镁结晶颗粒平均粒径为300nm以上4微米以下。
6.根据权利要求1所述的等离子体显示面板,其特征在于,所述结晶颗粒层面对放电空间的面积比所述第1基板面对放电空间的总面积小。
7.根据权利要求1所述的等离子体显示面板,其特征在于,所述保护层是在氧化镁膜层上叠层所述结晶颗粒层形成的。
8.根据权利要求1所述的等离子体显示面板,其特征在于,所述保护层是在所述氧化镁膜层的表面上配设结晶颗粒层以将氧化镁结晶颗粒部分掩埋形成的。
9.根据权利要求1所述的等离子体显示面板,其特征在于,所述保护层是在电介质层表面上直接形成所述结晶颗粒层构成的。
10.一种依次在第一基板上形成电极、电介质层、以及保护层,所述第1基板与所述第2基板对置配置,使所述保护层面临放电空间的等离子体显示面板,其特征在于,
所述保护层至少在面临所述放电空间的部分具有包含比例d/e为2以上的氧化镁结晶颗粒的结晶颗粒层,其中,d表示阴极发光中的200nm以上、不足300nm的波长区域的光谱的最大值,e表示300nm以上、不足550nm的波长区域的光谱的最大值。
11.根据权利要求10所述的等离子体显示面板,其特征在于,所述比例为5以上。
12.根据权利要求10所述的等离子体显示面板,其特征在于,所述比例为12以上。
13.根据权利要求10所述的等离子体显示面板,其特征在于,所述氧化镁结晶颗粒平均粒径为300nm以上4微米以下。
14.根据权利要求10所述的等离子体显示面板,其特征在于,所述结晶颗粒层面对放电空间的面积比所述第1基板面对放电空间的总面积小。
15.根据权利要求10所述的等离子体显示面板,其特征在于,所述保护层是在氧化镁膜层上叠层所述结晶颗粒层形成的。
16.根据权利要求15所述的等离子体显示面板,其特征在于,所述保护层是在所述氧化镁膜层的表面上配设结晶颗粒层以将氧化镁结晶颗粒部分掩埋形成的。
17.根据权利要求10所述的等离子体显示面板,其特征在于,所述保护层是在电介质层表面上直接形成所述结晶颗粒层构成的。
CN2007800390208A 2006-10-20 2007-10-19 等离子体显示面板及其制造方法 Expired - Fee Related CN101595547B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006286984 2006-10-20
JP286984/2006 2006-10-20
PCT/JP2007/070453 WO2008047911A1 (fr) 2006-10-20 2007-10-19 Écran à plasma et procédé de fabrication de celui-ci

Publications (2)

Publication Number Publication Date
CN101595547A true CN101595547A (zh) 2009-12-02
CN101595547B CN101595547B (zh) 2012-08-08

Family

ID=39314121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800390208A Expired - Fee Related CN101595547B (zh) 2006-10-20 2007-10-19 等离子体显示面板及其制造方法

Country Status (6)

Country Link
US (1) US8004190B2 (zh)
EP (1) EP2063447B1 (zh)
JP (2) JP4958900B2 (zh)
KR (1) KR20090067145A (zh)
CN (1) CN101595547B (zh)
WO (1) WO2008047911A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943436A (zh) * 2011-12-31 2014-07-23 四川虹欧显示器件有限公司 提高掺杂型MgO介质保护层稳定性的方法及等离子显示屏

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129775A1 (ja) * 2007-03-19 2008-10-30 Panasonic Corporation プラズマディスプレイパネルとその製造方法
JP2009170192A (ja) * 2008-01-15 2009-07-30 Panasonic Corp プラズマディスプレイパネル
JP2009211863A (ja) * 2008-03-03 2009-09-17 Panasonic Corp プラズマディスプレイパネル
JP2009218023A (ja) * 2008-03-10 2009-09-24 Panasonic Corp プラズマディスプレイパネル
JP5272451B2 (ja) * 2008-03-10 2013-08-28 パナソニック株式会社 プラズマディスプレイパネル
JP2009301865A (ja) * 2008-06-13 2009-12-24 Panasonic Corp プラズマディスプレイパネル
JP2010097857A (ja) * 2008-10-17 2010-04-30 Panasonic Corp プラズマディスプレイパネル
JP2010140835A (ja) * 2008-12-15 2010-06-24 Panasonic Corp プラズマディスプレイパネル
JP5126451B2 (ja) * 2010-03-17 2013-01-23 パナソニック株式会社 プラズマディスプレイパネル
US9773765B2 (en) * 2013-11-22 2017-09-26 Heptagon Micro Optics Pte. Ltd. Compact optoelectronic modules

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149249B2 (ja) 1992-02-25 2001-03-26 富士通株式会社 Ac型プラズマディスプレイパネル及びその製造方法
JP2571015B2 (ja) 1994-04-27 1997-01-16 日本電気株式会社 ガス放電表示パネルの製造方法
JP3918879B2 (ja) 1995-02-27 2007-05-23 株式会社日立プラズマパテントライセンシング プラズマディスプレイ用二次電子放出材料及びプラズマディスプレイパネル
JP2663909B2 (ja) 1995-04-11 1997-10-15 日本電気株式会社 プラズマディスプレイパネルの製造方法
JP3339554B2 (ja) 1995-12-15 2002-10-28 松下電器産業株式会社 プラズマディスプレイパネル及びその製造方法
JP3247632B2 (ja) 1997-05-30 2002-01-21 富士通株式会社 プラズマディスプレイパネル及びプラズマ表示装置
US6242854B1 (en) * 1998-01-20 2001-06-05 Matsushita Electronics Corporation Indirectly heated cathode for a CRT having high purity alumina insulating layer with limited amounts of Na OR Si
KR100515678B1 (ko) 2002-10-10 2005-09-23 엘지전자 주식회사 플라즈마 디스플레이 패널과 그 보호막
US7102287B2 (en) * 2002-11-18 2006-09-05 Matsushita Electric Industrial Co., Ltd. Plasma display panel and manufacturing method therefor
KR100467437B1 (ko) 2003-03-04 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP4541832B2 (ja) * 2004-03-19 2010-09-08 パナソニック株式会社 プラズマディスプレイパネル
JP4481131B2 (ja) 2004-05-25 2010-06-16 パナソニック株式会社 プラズマディスプレイ装置
JP4541834B2 (ja) 2004-10-28 2010-09-08 パナソニック株式会社 プラズマディスプレイパネル
JP4399344B2 (ja) 2004-11-22 2010-01-13 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP4532329B2 (ja) * 2005-04-12 2010-08-25 パナソニック株式会社 プラズマディスプレイパネル
WO2007139183A1 (ja) 2006-05-31 2007-12-06 Panasonic Corporation プラズマディスプレイパネルとその製造方法
WO2009128238A1 (ja) * 2008-04-16 2009-10-22 パナソニック株式会社 プラズマディスプレイ装置
KR101076802B1 (ko) * 2009-06-05 2011-10-25 삼성에스디아이 주식회사 보호층 재료 및 이를 이용하여 형성한 보호층을 구비하는 플라즈마 디스플레이 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943436A (zh) * 2011-12-31 2014-07-23 四川虹欧显示器件有限公司 提高掺杂型MgO介质保护层稳定性的方法及等离子显示屏

Also Published As

Publication number Publication date
JP5028326B2 (ja) 2012-09-19
EP2063447B1 (en) 2012-05-16
EP2063447A4 (en) 2011-04-13
KR20090067145A (ko) 2009-06-24
WO2008047911A1 (fr) 2008-04-24
JP2009193948A (ja) 2009-08-27
EP2063447A1 (en) 2009-05-27
JP4958900B2 (ja) 2012-06-20
JPWO2008047911A1 (ja) 2010-02-25
US8004190B2 (en) 2011-08-23
US20100096986A1 (en) 2010-04-22
CN101595547B (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
CN101595547B (zh) 等离子体显示面板及其制造方法
CN101496126B (zh) 等离子体显示面板
CN101479827B (zh) 等离子显示面板及其制造方法
JP4148982B2 (ja) プラズマディスプレイパネル
CN101681761B (zh) 等离子显示面板
CN101542674B (zh) 等离子体显示面板及其制造方法
JP2008112745A (ja) プラズマディスプレイパネルとその製造方法
CN101563748B (zh) 等离子体显示面板及其制造方法
JP4148983B2 (ja) プラズマディスプレイパネル
CN101681772B (zh) 等离子体显示面板
CN101790769B (zh) 等离子体显示面板
KR101102721B1 (ko) 플라스마 디스플레이 패널
CN102893366A (zh) 等离子体显示面板
JP2009301841A (ja) プラズマディスプレイパネル
KR20110013357A (ko) 플라스마 디스플레이 패널
JP2013008507A (ja) プラズマディスプレイパネル
CN101636809A (zh) 等离子体显示屏

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20161019