KR20110013357A - 플라스마 디스플레이 패널 - Google Patents

Abstract

본 발명은 제 1 목적으로 표면층을 개량하여 2차 전자 방출특성과 전하 보유특성을 향상시켜서 양호한 화상표시성능으로 안정되게 저전력 구동을 할 수 있는 PDP를 제공한다. 제 2 목적으로 구동시의 방전지연의 발생을 한층 더 방지하여 고속 구동되는 고정세 PDP에서도 고품위의 화상표시성능을 기대할 수 있는 PDP를 제공한다. 이를 위해, 유전체 층(7)의 방전공간(15) 측의 면에 CeO₂를 주성분으로 하고, Ba를 16 mol% ~ 31 mol% 첨가하여 이루어지는 막 두께 약 1㎛의 표면층(보호막)(8)을 배치한다. 이에 의해 표면층(8) 중의 금제대에 일정 깊이의 전자 준위를 형성하거나, 또는 가전자대의 전자 준위를 상승시켜서 밴드 갭을 감소시켜 2차 전자 방출특성 및 전하유지특성의 향상을 도모한다.

Description

플라스마 디스플레이 패널{PLASMA DISPLAY PANEL}

본 발명은 기체방전에 의한 방사를 이용한 플라스마 디스플레이 패널에 관한 것으로, 특히, 방전공간에 면하는 표면층(보호막)의 특성의 개량기술에 관한 것이다.

플라스마 디스플레이 패널(이하, PDP라고 칭한다)은 기체방전으로부터의 방사를 이용한 평면표시장치이다. 고속표시나 대형화가 용이하며, 영상표시장치나 홍보표시장치 등의 분야에서 널리 실용화되어 있다. PDP에는 직류형(DC형)과 교류형(AC형)이 있으나, 면 방전형 AC형 PDP가 수명특성이나 대형화의 면에서 특히 높은 기술적 위치를 가지며, 상품화되어 있다.

도 10은 일반적인 AC형 PDP에서의 방전단위인 방전 셀 구조의 모식도이다. 도 10에 나타내는 PDP(1x)는 프런트패널(2) 및 백 패널(9)을 접합하여 이루어진다. 제 1 기판인 프런트패널(2)은 프런트패널 유리(3)의 한 면에 주사 전극(5) 및 유지 전극(4)을 한 쌍으로 하는 표시 전극 쌍(6)이 복수 쌍에 걸쳐서 배치되고, 당해 표시 전극 쌍(6)을 덮도록 유전체 층(7) 및 표면층(8)이 순차 적층되어 이루어진다. 주사 전극(5) 및 유지 전극(4)은 각각 투명 전극(51, 41) 및 버스 라인(52, 42)을 적층해서 구성된다.

유전체 층(7)은 유리의 연화점이 550℃~600℃ 정도의 범위의 저 융점 유리로 형성되며, AC형 PDP 특유의 전류제한기능을 갖는다.

표면층(8)은 상기 유전체 층(7) 및 표시 전극 쌍(6)을 플라스마 방전의 이온 충돌로부터 보호하는 동시에, 방전공간(15)에 2차 전자를 효율적으로 방출하여 PDP의 방전개시전압을 낮추는 역할을 한다. 통상, 당해 표면층(8)은 2차 전자 방출특성, 내 스퍼터성, 가시광선 투과율이 우수한 산화마그네슘(MgO)을 이용하여 진공증착법이나 인쇄법으로 성막된다. 또한, 표면층(8)과 같은 구성은 오직 2차 전자 방출특성의 확보만을 목적으로 한 보호층(보호막이라고도 한다)으로서 설치되는 경우도 있다.

한편, 제 2 기판인 백 패널(9)은 백 패널 유리(10) 상에 화상데이터를 기입하기 위한 복수의 데이터(어드레스) 전극(11)이 상기 프런트패널(2)의 표시 전극 쌍(6)과 직교방향으로 교차하도록 병설된다. 백 패널 유리(10)에는 데이터전극(11)을 덮도록 저 융점 유리로 이루어지는 유전체 층(12)이 배치된다. 유전체 층(12)에서 인접하는 방전 셀(도시 생략)과의 경계상에는 저 융점 유리로 이루어지는 소정 높이의 격벽(리브)(13)이 방전공간(15)을 구획하도록, 스트라이프 형상의 복수의 패턴부(1231, 1232)를 각각 격자형상(井자 형상)으로 조합시켜서 형성된다. 유전체 층(12)의 표면과 격벽(13)의 측면에는, R, G, B 각 색의 형광체 잉크가 도포 및 소성되어 이루어지는 형광체 층(14)(형광체 층(14R), (14G), (14B))이 형성되어 있다.

프런트패널(2)과 백 패널(9)은 표시 전극 쌍(6)과 데이터전극(11)의 각각의 길이방향이 방전공간(15)을 사이에 두고 서로 직교하도록 배치되어서, 양 패널(2, 9)의 주위에서 내부 밀봉된다. 밀봉된 방전공간(15)에는 방전가스로 Xe-Ne계 혹은 Xe-He계 등의 희 가스가 약 수 10kPa의 압력으로 봉입된다. 이상으로 PDP(1x)가 구성된다.

PDP에서 화상을 표시하기 위해서는 1 필드의 영상을 복수의 서브필드(S.F. )로 분할하는 계조 표현방식(예를 들어 필드 내 시분할 표시방식) 등이 이용된다.

그러나 최근의 전자제품에서는 저전력 구동화가 요구되고 있고, PDP에 대해서도 동일한 요구가 있다. 고 정세 화상표시를 실현하는 PDP에서는 방전 셀이 미세화되어서 방전 셀 수도 증대한다. 따라서, 확실하게 기입 방전을 하기 위해서는 좁은 방전공간 내에서 확실하게 방전을 발생시키기 위해서 동작전압을 높이지 않으면 안 된다. PDP의 동작전압은 표면층의 2차 전자 방출계수(γ)에 의존한다. γ는 재료와 방전가스에 의해서 정해지는 값으로, 재료의 일 함수가 작을수록 γ가 높아진다는 것이 알려져 있다. 동작전압의 상승은 PDP를 저전력으로 구동하는데 있어서 장해가 된다.

그래서 특허문헌 1에는 MgO에 산화세륨(CeO₂)을 0.1mol%~20mol%의 범위에서 첨가시킨 아몰퍼스(amorphous) 구조에 의해 표면층을 구성하는 기술이 개시되어 있다. 구체적으로는 첨가제인 CeO₂에 의해 아몰퍼스(amorphous) 형상의 MgO로 표면층을 구성하여, 그 표면이 불순물가스와 반응해서 변질(탄산화)하는 것을 방지해서 동작전압의 상승 억제를 꾀하고 있다.

또, 특허문헌 2에서도 MgO에 CeO₂를 0.1mol%~20mol%의 범위에서 첨가시킨 아몰퍼스(amorphous) 구조의 표면층을 구성하는 기술이 개시되어 있다. 이 구성에 의해 PDP의 방전개시전압 내지 방전유지전압의 절감을 도모하고 있다.

또한, 특허문헌 3에서는 MgO에 대해서 CeO₂를 중량비 0.011~0. 5의 범위에서 첨가하여 이루어지는 표면층이 개시되며, 이에 의해 동작전압의 감소를 도모하고 있다.

그리고 특허문헌 4에서는 SrO를 주성분으로 하고, CeO₂가 혼합된 표면층이 개시되어 있다. 이에 의해 PDP를 저전압에서 안정적으로 방전시키는 것을 도모하고 있다.

특허문헌 1 : 일본국 특개2000-164143호 공보 특허문헌 2 : 일본국 특개평11-339665호 공보 특허문헌 3 : 일본국 특개2003-173738호 공보 특허문헌 4 : 일본국 특개소52-116067호 공보

그러나 상기한 어느 종래기술에서도 실제로 PDP의 저전력 구동화를 충분히 달성하고 있다고는 하기 어렵다.

또, CeO₂를 포함하는 표면층은 에이징 시간이 MgO보다 장시간이 되어 생산효율상의 과제를 포함하고 있다.

또한, PDP에서는 「방전지연」의 문제가 존재한다. PDP 등의 디스플레이 분야에서는 화상표시의 고 정세화에 수반하여 화상 소스의 정보량의 증가가 진행되고 있고, 표시 면의 주사 전극(주사선) 수가 증가하는 경향에 있다. 예를 들어 이른바 풀 스펙 하이비젼 TV에서는 통상의 NTSC 방식의 TV와 비교해서 주사선의 수가 2배 이상으로 증가하고 있다. 이와 같은 고 정세형 PDP에서 정확하게 영상을 표시하기 위해서는 영상 소스의 정보량이 증가한 만큼 고속으로 구동할 것이 요구된다. 구체적으로는 1 필드의 시퀀스를 1/60[s] 이내에서 고속 구동할 필요가 있다.

이를 달성하기 위해서는 예를 들어 서브필드 중의 기입 기간에 있어서 데이터전극에 인가하는 펄스의 폭을 좁게 하는 방법을 들 수 있다.

그러나 이 방법을 단순히 실시하면 「방전지연」의 문제가 커진다. 「방전지연」이란, PDP의 구동시에 있어서 전압 펄스의 상승으로부터 실제로 방전 셀 내에서 방전이 발생하기까지 타임 러그가 발생하는 문제를 가리킨다. 고속 구동의 실현을 위해서 펄스의 폭을 짧게 하면 각 펄스의 폭 내에서 방전을 종료할 수 있는 확률이 낮아지므로 「방전지연」를 일으키기가 쉬워진다. 그 결과, 종종 화면에 점등하지 않은 셀(비 점등 셀, 점등불량)이 발생하여 화상표시성능이 손상된다. 특히, 특허문헌 1과 같이 아몰퍼스(amorphous) 구조의 표면층을 구비하는 PDP에서는 당해 표면층으로부터 방전공간에 방전지연을 억제하는 초기전자가 방출하기 어려우므로, 이와 같은 비 점등 셀에 의한 화질 열화가 비교적 커질 수 있다.

이와 같이 현재의 PDP에서는 몇 가지 해결해야 할 과제가 남아 있다.

본 발명은 이상의 각 과제를 감안하여 이루어진 것으로, 제 1 목적은 표면층을 개량하여 2차 전자 방출특성과 전하 보유특성을 향상시킴으로써 양호한 화상표시성능의 발휘와 저전력 구동을 안정되게 실현할 수 있는 플라스마 디스플레이 패널을 제공한다.

제 2 목적은 상기 각 효과에 더하여, 구동시의 방전지연의 발생을 한층 더 방지함으로써 고속 구동으로 고정밀 화상을 표시하는 경우에도 고품위의 화상표시성능의 안정적인 발휘를 기대할 수 있는 PDP를 제공한다.

상기 목적을 달성하기 위해서, 본 발명은, 복수의 표시 전극 쌍이 배치된 제 1 기판이 방전공간을 개재하여 제 2 기판과 대향 배치되고, 양 기판 사이에 방전가스가 채워져서 내부 밀봉된 플라스마 디스플레이 패널로, 제 1 기판의 방전공간에 면하는 면에는 CeO₂를 주성분으로 하고, Ba를 16mol% 이상 31mol% 이하의 범위에서 함유하는 표면층이 배치되어 있는 것으로 하였다.

여기서, 상기 표면층은 Ba를 16mol% 이상 24mol%이하의 범위에서 함유하는 것으로 하면 표면층에의 탄산화물의 부착을 방지하는데 있어서 한층 바람직하다.

또, 상기 표면층은 Ba를 26mol% 이상 29mol%이하의 범위에서 함유하는 것으로 하면 구동 전압을 감소시키는 효과를 얻는데 있어서 한층 바람직하다.

또, 상기기 표면층은 형석 구조를 갖는 구성으로 할 수도 있다.

여기서, 표면층의 방전공간 측에는 MgO 미립자를 더 배치할 수도 있다. 즉, 상기 표면층을 베이스 층으로 하고, 그 위에 MgO 미립자를 방전공간에 면하도록 배치하여, 그 전체적으로 표면층을 구성할 수도 있다.

이 MgO 미립자는 기상 산화법으로 제작할 수 있다. 혹은, MgO 전구체를 소성하여 제작할 수도 있다.

이상의 구성을 갖는 본 발명의 PDP에서는 CeO₂를 주체로 하고, Ba를 포함하는 표면층에 있어서 높은 2차 전자 방출특성이 발휘되는 것을 특징으로 하고 있다. 그 이유로는 이하의 2가지가 생각된다.

제 1 이유로, 표면층에 Ba를 첨가함으로써 당해 표면층의 가전자대의 준위가 진공 준위로부터 4~6eV정도의 위치에 형성되는 점을 들 수 있다. 이는 현재 널리 실용화되어 있는 MgO 표면층의 가전자대의 전자 준위(8eV 정도)와 비교하면, 오제 중성화과정(Auger neutralization process)에서 취득하는 여기에 필요한 에너지가 충분히 있고, 2차 전자 방출특성이 매우 크다는 것을 나타낸다. 또, 일반적으로 BaO는 표면 안정성이 매우 나쁘며, 몇 초 정도의 대기폭로에서 수산화, 탄산화가 진행해 버린다. 이 때문에 BaO로 이루어지는 표면층을 형성하는 경우에는 매우 청정화된 상황 하에서의 PDP 제작프로세스를 피할 수 없게 된다. 이에 대해, 본 발명의 표면층은 높은 화학안정성을 갖는 CeO₂를 주성분으로 하므로, 어느 정도 청정화된 상황 하이면 그다지 성막 분위기를 엄밀하게 컨트롤하지 않아도 높은 2차 전자 방출특성을 갖는 표면층을 형성하기가 가능하다.

제 2 이유로, 표면층의 금제대 중에 Ce에 기인하는 전자 준위가 형성되는 것을 들 수 있다. 이 PDP의 구동시에는 상기 Ce에 기인하는 전자 준위에 트랩된 전자를 이용해서 이른바 오제 중성화과정에서 취득하는 여기에 사용 가능한 에너지를 증대시킬 수가 있다. 이 증대한 에너지를 이용함으로써 표면층의 2차 전자 방출특성이 대폭 향상한다. 따라서, 비교적 낮은 방전개시전압에서도 양호한 응답성으로 방전을 개시할 수 있고, 방전지연을 방지함으로써 우수한 화상표시성능을 저전력으로 구동할 수 있는 PDP의 실현을 기대할 수 있다.

또, 표면층에 있어서 Ce에 기인하는 전자 준위는 진공 준위로부터 어느 정도의 깊이(즉, 에너지적으로 너무 얕지 않은 깊이)에 형성되어 있고, 당해 전자 준위에 트랩 된 전자는 용이하게 방출되지 않는다. 이에 의해, 구동시에 표면층 중의 전하가 과도하게 소실한다고 하는, 이른바 「전하 누출(excessive charge loss)」의 문제가 감소한다. 이와 같이, 표면층에 있어서 적절한 전하 보유특성이 발휘됨으로써 방전공간에 2차 전자를 경시적(經時的)으로 방출할 수가 있다.

이와 같은 2개의 이유에서 본 발명의 PDP에서는 높은 2차 전자 방출특성을 구비하게 된다.

또한, 이와 같이 CeO₂를 주체로 하고, Ba를 포함하는 층을 베이스 층으로 하여, 그 표면에 기상 산화법이나 전구체 소성법 등으로 제작된 MgO 미립자로 이루어지는 미립자 군을 배치함으로써 표면층을 구성하면, 2차 전자 방출특성을 한층 더 향상시켜서 방전지연을 억제할 수 있는 외에, 방전 개시시의 초기전자 방출특성이 개선된다. 이에 의해, 미소한 방전공간을 갖는 고 정세 셀을 구비하는 PDP를 고속 구동하는 경우에도 방전공간 내의 풍부한 전자를 이용해서 방전을 발생시켜서 양호한 표시 응답성을 얻을 수 있는 외에, 방전지연 및 방전지연의 온도의존성의 문제의 개선도 기대할 수 있어서, 결과적으로 우수한 화상표시성능이 실현된다. 또, 이에 의해, 구동온도가 폭넓은 온도범위에 걸쳐서도 안정적으로 PDP를 구동할 수 있다.

도 1은 본 발명의 실시형태 1의 PDP의 구성을 나타내는 단면도이다.
도 2는 각 전극과 드라이버의 관계를 나타내는 모식도이다.
도 3은 PDP의 구동 파형의 예를 나타내는 도면이다.
도 4는 CeO₂의 전자 준위와 오제 과정(Auger process)에서의 2차 전자 방출의 모습을 나타내는 모식도이다.
도 5는 본 실시형태 1의 PDP의 표면층 및 종래 PDP의 보호막의 각 전자 준위와 오제 과정에서의 2차 전자 방출의 모습을 나타내는 모식도이다.
도 6은 본 발명의 실시형태 2의 PDP의 구성을 나타내는 단면도이다.
도 7은 CeO₂ 중의 Ba 농도를 변화시킨 샘플의 X선 회절결과를 나타내는 그래프이다.
도 8은 XPS 측정에 의해서 구한 표면에서 차지하는 탄산화물의 비율의 CeO₂에서의 Ba 농도 의존성을 나타내는 그래프이다.
도 9는 Xe 15%에서의 방전개시전압의 CeO₂에서의 Ba 농도 의존성을 나타내는 그래프이다.
도 10은 종래의 일반적인 PDP의 구성을 나타내는 도면이다.

이하에 본 발명의 실시형태 및 실시 예를 설명하나, 당연히 본 발명은 이들 형식에 한정되는 것은 아니며, 본 발명의 기술적 범위를 일탈하지 않는 범위에서 적절하게 변경해서 실시할 수가 있다.

<실시형태 1>

(PDP의 구성 예)

도 1은 본 발명의 실시형태 1의 PDP(1)의 xz평면을 따른 모식적인 단면도이다. 당해 PDP(1)는 표면층(8) 주변의 구성을 제외하고 전체적으로는 종래의 구성(도 4)과 동일하다.

PDP(1)는 여기에서는 42인치 클래스의 NTSC 사양의 예의 AC형으로 하고 있으나, 본 발명은 당연히 XGA나 SXGA 등, 그 외의 다른 사양의 예에 적용해도 좋다. HD(High Definition) 이상의 해상도를 갖는 고 정세 PDP로는 예를 들어 다음의 규격을 예시할 수 있다. 패널 사이즈가 37, 42, 50인치의 각 사이즈의 경우, 상기와 같은 순서로 1024×720(화소 수), 1024×768(화소 수), 1366×768(화소 수)로 설정할 수 있다. 그 외에, 당해 HD 패널보다 더 고해상도의 패널을 포함할 수 있다. HD 이상의 해상도를 갖는 패널로는 1920×1080(화소 수)을 구비하는 풀 HD 패널을 포함할 수 있다.

도 1에 나타내는 것과 같이, PDP(1)의 구성은 서로 주 면을 대향 시켜서 배치된 제 1 기판(프런트패널(2)) 및 제 2 기판(백 패널(9))으로 대별된다.

프런트패널(2)의 기판이 되는 프런트패널 유리(3)에는 그 일방의 주 면에 소정의 방전 갭(75㎛)을 두고 배치된 한 쌍의 표시 전극 쌍(6)(주사 전극(5), 유지 전극(4))이 복수 쌍에 걸쳐서 형성되어 있다. 각 표시 전극 쌍(6)은 산화인듐주석(ITO), 산화아연(ZnO), 산화주석(SnO₂) 등의 투명 도전성 재료로 이루어지는 띠 형상의 투명 전극(51, 41)(두께 0.1㎛, 폭 150㎛)에 대해서 Ag 후막(두께 2㎛~10㎛), Al 박막(두께 0.1㎛~1㎛) 또는 Cr/Cu/Cr 적층 박막(두께 0.1㎛~1㎛) 등으로 이루어지는 버스 라인(52, 42)(두께 7㎛, 폭 95㎛)이 적층된다. 이 버스 라인(52, 42)에 의해 투명전극(51, 41)의 시트 저항을 낮출 수 있다.

여기서, 「후막」이란 도전성 재료를 포함하는 페이스트 등을 도포한 후에 소성하여 형성하는 각종 후막법에 의해 형성되는 막을 말한다. 또, 「박막」이란 스퍼터링법, 이온도금법, 전자선 증착법 등을 포함하는 진공프로세스를 이용한 각종 박막법에 의해 형성되는 막을 말한다.

표시 전극 쌍(6)을 배치한 프런트패널 유리(3)에는 그 주면 전체에 걸쳐서 산화납(PbO) 또는 산화비스무트(Bi₂O₃) 또는 산화 인(PO₄)을 주성분으로 하는 저 융점 유리(두께 35㎛)의 유전체 층(7)이 스크린 인쇄법 등에 의해 형성되어 있다.

유전체 층(7)은 AC형 PDP 특유의 전류제한기능을 가지며, DC형 PDP에 비해서 장수명화(長壽命化)를 실현할 수 있는 요소로 되어 있다.

유전체 층(7)의 표면에는 막 두께 약 1㎛의 표면층(보호층)(8)이 형성된다. 이 표면층(8)은 방전시의 이온충격으로부터 유전체 층(7)을 보호하여 방전개시전압을 감소시킬 목적으로 배치되며, 내 스퍼터성 및 2차 전자 방출계수 γ가 우수한 재료로 이루어진다. 당해 재료에는 한층 더 양호한 광학 투명성, 전기절연성이 요구된다.

표면층(8)은 본 발명의 주된 특징부분이며, CeO₂를 주성분으로 하고, Ba를 포함해서 구성된다. 결정구조적으로는 전체적으로 NaCl의 미결정구조(黴結晶構造) 또는 결정구조 중 적어도 어느 하나를 보유한 결정성 막으로 이루어진다. Ba는 후술하는 것과 같이 당해 표면층(8)의 밴드 갭을 축소시키기 위해서 첨가되어 있고, 이에 의해 에이징 시간의 삭감과 전압 저감의 강하가 실현된다.

또, 표면층(8)은 CeO₂를 주성분으로 하고, Ba를 포함하는 형석 구조(fluorite structure)의 재료로 구성되는 것으로 해도 좋다.

본 발명에서는, 표면층(8)에서 CeO₂에 대해 Ba원소를 첨가함으로써 양호한 2차 전자 방출특성 및 전하 보유특성이 발휘된다. 그 결과, PDP(1)에서 동작전압(주로 방전개시전압과 방전유지전압)의 감소가 도모되며, 안정된 저전력 구동이 가능해지고 있다.

또한, Ba 농도가 저농도이면 표면층(8)의 2차 전자 방출특성 및 전하 보유특성이 불충분해지는데다가 에이징에 장시간이 소요되어서 바람직하지 않다.

또, Ba 농도가 고농도이면 CeO₂가 갖는 표면 안정성이 악화하여 충분한 2차 전자 방출특성을 발휘하지 못하고, 나아가서는 표면 오염물을 제거하기 위한 에이징 시간도 장시간이 된다.

따라서, 양호한 저전력 구동과 가시광선 투과율을 양립시키기 위해서는 상기한 적정한 Ba 첨가농도가 중요하다.

표면층(8)의 구조에 대해서는, 선원(radiation source)을 CuKα선으로 하는 박막 X선 해석측정에서 Ba첨가 농도가 높을 때에는 BaO와 동등한 위치관계에 피크를 확인할 수 있고, 상당량의 Ce가 존재함에도 적어도 BaO와 동일한 NaCl 구조로 되어 있음을 알 수 있다. 한편, Ba 첨가농도가 낮을 때에는 순수한 CeO₂와 동등한 위치에 피크를 확인할 수 있다는 사실로부터, 적어도 CeO₂와 동일한 형석 구조를 유지하고 있음을 확인할 수 있다. Ba의 이온반경은 Ce의 이온반경과는 상당히 다르므로, 표면층(8) 중의 Ba 농도가 높으면(Ba의 첨가량이 너무 많다) CeO₂ 베이스의 형석 구조가 붕괴하여 버린다. 이에 대해 Ba 농도를 적절히 조절함으로써 표면층(8)의 결정구조(형석 구조)를 유지할 수 있다.

백 패널(9)의 기판이 되는 백 패널 유리(10)에는 그 일방의 주 면에 Ag 후막(두께 2㎛~10㎛), Al 박막(두께 0.1㎛~1㎛), 또는 Cr/Cu/Cr 적층 박막(두께 0.1㎛~1㎛) 등의 어느 하나로 이루어지는 데이터전극(11)이 폭 100㎛로, x방향을 길이 방향으로 하여 y방향으로 일정간격마다(360㎛) 스트라이프 형상으로 병설된다. 그리고 각각의 데이터전극(11)을 내포하도록 백 패널 유리(9)의 전면에 걸쳐서 두께 30㎛의 유전체 층(12)이 배치되어 있다.

또, 유전체 층(12) 상에는 인접하는 데이터전극(11)의 간격에 맞춰서 격자형상의 격벽(13)(높이 약 110㎛, 폭 40㎛)이 배치되어서 방전 셀이 구획됨으로써 오 방전이나 광학적 크로스 토크의 발생을 방지하는 역할을 하고 있다.

인접하는 2개의 격벽(13)의 측면과 그 사이의 유전체 층(12)의 면 상에는 컬러표시를 위한 적색(R), 녹색(G), 청색(B)의 각각에 대응하는 형광체 층(14)이 형성되어 있다. 또, 유전체 층(12)은 필수는 아니며, 데이터전극(11)을 직접 형광체 층(14)에 의해 내포하도록 해도 좋다.

프런트패널(2)과 백 패널(9)은 데이터전극(11)과 표시 전극 쌍(6)의 상호 길이방향이 직교하도록 대향 배치되며, 양 패널(2, 9)의 외주 가장자리부가 유리 플릿으로 밀봉 부착되어 있다. 이 양 패널(2, 9) 사이에는 He, Xe, Ne 등을 포함하는 불활성 가스성분으로 이루어지는 방전가스가 소정 압력으로 봉입된다.

격벽(13) 사이는 방전공간(15)이며, 서로 이웃하는 한 쌍의 표시 전극 쌍(6)과 1개의 데이터전극(11)이 방전공간(15)을 사이에 두고 교차하는 영역이 화상표시에 관련하는 방전 셀(「서브 픽셀」이라고도 한다)에 대응한다. 방전 셀 피치는 x방향이 675㎛, y방향이 300㎛이다. 서로 이웃하는 RGB의 각 색에 대응하는 3개의 방전 셀에 의해 1 화소(675㎛×900㎛)가 구성된다.

주사 전극(5), 유지 전극(4) 및 데이터전극(11)의 각각에는 도 2에 나타내는 것과 같이 패널 외부에서 구동회로로서 주사 전극 드라이버(111), 유지 전극 드라이버(112), 데이터전극 드라이버(113)가 접속된다.

(PDP의 구동 예)

상기 구성의 PDP(1)는 구동시에는 각 드라이버(111~113)를 포함하는 공지의 구동회로(미 도시)에 의해 각 표시 전극 쌍(6)의 간격에 수십 kHz ~ 수백 kHz의 AC전압이 인가된다. 이에 의해 임의의 방전 셀 내에서 방전이 발생하며, 주로 여기 Xe원자에 의한 파장 147㎚ 주체의 공명선과 여기 Xe분자에 의한 파장 172㎚ 주체의 분자선을 포함하는 자외선(도 1의 점선 및 화살표)이 형광체 층(14)에 조사된다. 형광체 층(14)은 여기되어서 가시광 발광을 한다. 그리고 당해 가시광은 프런트패널(2)을 투과하여 전면으로 발광이 된다.

이 구동방법의 일례로는 필드 내 시분할 계조 표시방식이 채용된다. 당해 방식은 표시하는 필드를 복수의 서브필드(S.F.)로 나누고, 각 서브필드를 복수의 기간으로 더 나눈다. 1 서브필드는 (1) 전체 방전 셀을 초기화상태로 하는 초기화기간, (2) 각 방전 셀을 어드레스 하여 각 방전 셀에 입력데이터에 대응하는 표시상태를 선택·입력해 가는 기입 기간, (3) 표시상태에 있는 방전 셀을 표시 발광시키는 유지기간, (4) 유지방전에 의해 형성된 벽 전하를 소거하는 소거기간이라고 하는 4개의 기간으로 더 분할된다.

각 서브필드에서는 초기화기간에 화면 전체의 벽 전하를 초기화펄스로 리셋 한 후, 기입 기간에 점등해야 할 방전 셀에만 벽 전하를 축적시키는 기입 방전을 실행하고, 그 후의 방전유지기간에 모든 방전 셀에 대해서 일제히 교류 전압(유지 전압)을 인가함으로써 일정시간 방전을 유지하여 발광 표시한다.

여기서, 도 3은 필드 중의 제 m번째의 서브필드에서의 구동 파형의 예이다. 도 3에 나타내는 것과 같이, 각 서브필드에는 초기화기간, 기입 기간, 방전유지기간, 소거기간을 각각 할당할 수 있다.

초기화기간이란 그 이전의 방전 셀의 점등에 의한 영향(축적된 벽 전하에 의한 영향)을 방지하기 위해서 화면 전체의 벽 전하의 소거(초기화 방전)를 실시하는 기간이다. 도 3에 나타내는 구동 파형의 예에서는 주사 전극(5)에 데이터전극(11) 및 유지 전극(4)에 비해서 높은 전압(초기화펄스)을 인가하여 방전 셀 내의 기체를 방전시킨다. 이에 의해 발생한 전하는 데이터전극(11), 주사 전극(5) 및 유지 전극(4) 간의 전위차를 제거하도록 방전 셀의 벽면에 축적되므로, 주사 전극(5) 부근의 표면층(8)의 표면에는 부(負)의 전하가 벽 전하로 축적된다. 또 데이터전극(11) 부근의 형광체 층(14)의 표면 및 유지 전극(4) 부근의 표면층(8)의 표면에는 정(正)의 전하가 벽 전하로 축적된다. 이 벽 전하에 의해 주사 전극(5)―데이터전극(11) 사이, 주사 전극(5)―유지 전극(4) 사이에 소정의 값의 벽 전위가 발생한다.

기입 기간은 서브필드로 분할된 화상 신호에 의거해서 선택된 방전 셀의 어드레싱(점등/비 점등의 설정)을 하는 기간이다. 당해 기간에서는, 방전 셀을 점등시키는 경우에는 주사 전극(5)에 데이터전극(11) 및 유지 전극(4)에 비해서 낮은 전압(주사펄스)을 인가시킨다. 즉, 주사 전극(5)―데이터전극(11)에는 상기 벽 전위와 동일한 방향으로 데이터펄스를 인가시키는 동시에, 주사 전극(5)―유지 전극(4) 사이에 벽 전위와 동일한 방향으로 전압을 인가시켜서 기입 방전을 일으키게 한다. 이에 의해 형광체 층(14) 표면, 유지 전극(4) 부근의 표면층(8)의 표면에는 부의 전하가 축적되고, 주사 전극(5) 부근의 표면층(8)의 표면에는 정의 전하가 벽 전하로서 축적된다. 이상으로 유지 전극(4)―주사 전극(5) 사이에는 소정 값의 벽 전위가 발생한다.

방전 유지기간은 계조에 따른 휘도를 확보하기 위해서 기입 방전에 의해서 설정된 점등상태를 확대하여 방전을 유지하는 기간이다. 여기에서는 상기 벽 전하가 존재하는 방전 셀에서 한 쌍의 주사 전극(5) 및 유지 전극(4)의 각각에 유지방전을 위한 전압 펄스(예를 들어 약 200V의 구형파 전압)를 서로 다른 위상으로 인가한다. 이에 의해 표시상태가 기입된 방전 셀에 대해서 전압 극성의 변화마다 펄스방전을 발생시킨다.

이 유지방전에 의해 방전공간(15)에서의 여기 Xe 원자로부터는 147㎚의 공명선이 방사되고, 여기 Xe 분자로부터는 173㎚ 주체의 분자선이 방사된다. 이 공명선·분자선이 형광체 층(14)의 표면에 조사되어 가시광 발광에 의한 표시발광이 이루어진다. 그리고 RGB 각 색 별 서브필드 단위의 조합에 의해 다색·다계조 표시가 이루어진다. 또한, 표면층(8)에 벽 전하가 기입되지 않은 비 방전 셀에서는 유지방전이 발생하지 않으며, 표시상태는 흑(black) 표시가 된다.

소거기간에서는 주사 전극(5)에 점감형(漸減型)의 소거펄스를 인가하며, 이에 의해 벽 전하를 소거시킨다.

(방전전압의 감소에 대하여)

표면층(8)은 주성분인 CeO₂에 Ba를 포함하여 구성되며, BaO에 기인한 NaCl 구조로 되어 있다. 그리고 표면층(8)의 에너지밴드에서의 전자상태는 대략 BaO와 같게 되어 있다.

여기서, BaO에 고유한 전자 준위로서 존재하는 에너지 준위는 MgO와 비교하면 진공 준위로부터의 깊이가 비교적 얕은 영역에 존재한다.

따라서, PDP(1)를 구동하는 경우에 있어서 BaO에 고유한 전자 준위인 에너지 준위에 존재하는 전자가 Xe 이온의 기저상태로 천이할 때 당해 에너지 준위에 존재하는 다른 전자가 오제 효과를 받아서 획득하는 에너지량은 MgO의 경우에 비해서 크다. 이 상기 다른 전자가 받는 에너지량은 당해 전자가 진공 준위를 넘어서 2차 전자로서 방출되기 위해서는 충분한 양이다. 그 결과, 표면층(8)에서는 그 재료가 MgO인 경우에 비해서 양호한 2차 전자 방출특성이 발휘된다.

구체적으로는, 본 실시형태 1의 표면층에 고유한 전자 준위로서 존재하는 에너지 준위는 진공 준위로부터의 깊이가 6.05eV 이하의 영역에 존재한다. 한편, MgO에 고유한 전자 준위로서 존재하는 에너지 준위는 진공 준위로부터의 깊이가 6.05eV를 초과하는 영역에 존재한다.

이하, 방전공간(15) 내의 방전가스와 표면층(8) 사이의 에너지의 교환에 수반하는 전자상태 천이 경로를 설명한다. 이 설명을 이용해서 표면층(8)의 상기 영역에 고유한 전자 준위가 존재하는 근거에 대해서 상세하게 설명한다.

PDP(1)의 구동시에 있어서, 방전가스에 기인하는 이온(Xe 이온 등 )이 방전공간(15) 내에서 발생하며, 당해 이온이 표면층(8)에 대해서 상호 작용가능한 위치까지 접근하면 표면층(8)을 구성하는 재료에 고유한 전자 준위에 존재하는 전자가 전기이온의 기저상태로 천이한다. 이에 의해 표면층(8) 중의 다른 전자는 오제 효과에 의해서 일정한 에너지를 획득한다. 이 획득에너지는 「진공 준위로부터 상기 이온의 기저상태의 준위까지의 깊이에 상당하는 에너지」에서 「진공 준위로부터 표면층(8)의 구성 재료에 고유한 전자 준위까지의 깊이에 상당하는 에너지」를 뺀 만큼의 에너지를 획득한다. 이 프로세스를 거침으로써 상기 공제된 만큼의 에너지를 획득한 상기 다른 전자는 진공 준위까지의 에너지 갭을 뛰어넘어 2차 전자로서 방전공간(15)에 방출된다.

여기서, 도 4에 나타내는 것과 같이 Xe 이온은 밴드구조에서 진공 준위로부터 12.1eV의 깊이에 기저상태의 에너지 준위를 갖는다. 따라서, 표면층(8)의 구성에 재료에 고유한 전자 준위가 상기 12.1eV의 절반인 6.05eV보다 얕은 영역에 존재하는 경우(도 4 중의 (a)), 표면층(8) 중에 존재하는 상기 다른 전자는 「Xe 원자의 이온화상태의 준위의 깊이에 상당하는 에너지(12.1eV)」에서 「표면층(8)을 구성하는 재료에 고유한 전자 준위의 깊이에 상당하는 에너지」를 뺀 양만큼의 에너지(6.05eV 초과)를 얻는다. 이에 의해 당해 전자는 진공 준위까지의 에너지 갭을 뛰어넘어 2차 전자로서 방출된다.

또한, 역으로 표면층(8)을 구성하는 재료에 고유한 전자 준위가 상기 12.1eV의 절반인 6.05eV보다 깊은 준위에 존재하는 경우(도 4 중의 (b)), 상기 다른 전자가 기저상태의 준위의 깊이(12.1eV)에서 표면층(8)을 구성하는 재료에 고유한 전자 준위의 깊이를 뺀 만큼의 에너지(6.05eV 미만)를 얻었다고 해도 진공 준위까지의 에너지 갭을 뛰어넘을 수가 없다. 이런 이유에서 당해 전자는 2차 전자로서 방출될 수는 없다.

또, 일반적으로 각 재료 고유의 밴드 갭과 전자친화력의 합은 MgO는 약 8.8eV, CaO는 약 8.0eV, SrO는 약 6.9eV, BaO는 약 5.2eV로 되어 있다.

다음에, CeO₂를 주성분으로 하고, 여기에 Ba를 포함하여, 전체적으로 형석 구조를 갖는 표면층(8)을 구비하는 PDP(1)에서 방전전압이 감소되는 메커니즘에 대해서 고찰한다.

도 5는 CeO₂로 이루어지는 표면층(8)의 전자 준위를 나타내는 모식도이다.

본 발명에서는 방전전압의 상승을 억제하는 하나의 해결책으로, 도 5에 나타내는 것과 같이 CeO₂의 진공 준위에서부터 비교적 얕은 금제대 중의 위치에 있어서 오제 효과의 작용을 양호하게 받을 수 있는 전자 준위를 배치하고 있다. 이 전자 준위는 표면층(8)에 대해서 형석 구조를 유지할 수 있을 정도의 Ba를 도입함으로써 형성된다. 본 발명에서는 이와 같은 전자 준위를 창설함으로써 2차 전자 방출을 위해서 오제 중성화과정에서 취득하는 여기에 사용할 수 있는 에너지를 외관상 증가시킬 수 있다. 따라서 본 발명에서는 2차 전자 방출확률을 상승시킬 수 있으며, 결과적으로 풍부한 2차 전자를 방전공간(15)에서 이용할 수 있다. 이런 이유에서 PDP(1)에서는 동작전압이 감소되는 동시에 양호한 규모의 방전이 형성되므로, 우수한 화상표시성능을 갖는 PDP를 저전력으로 구동할 수 있게 되어 있다.

<실시형태 2>

본 발명의 실시형태 2에서는 실시형태 1과의 차이점을 중심으로 설명한다. 도 6은 실시형태 2의 PDP(1a)의 구성을 나타내는 단면도이다.

PDP(1a)는 기본 구조는 PDP(1)와 동일하나, 표면층(8)을 베이스 층(8)으로 하여, 그 표면에 초기전자 방출특성이 높은 MgO 미립자(16)를 분산 배치함으로써 표면층(8a)을 구성한 점에 특징이 있다. MgO 미립자(16)의 분산밀도로는 일례로 Z방향에서 방전 셀(20) 중의 표면층(8a)을 평면에서 본 때에 베이스 층(8)이 바로 보이지 않도록 설정할 수 있으나, 이와 같은 분산밀도에 한정되지는 않는다. 예를 들어 베이스 층(8)의 표면에 부분적으로 배치해도 좋다. 이 경우, 더 예시하면, 표시 전극 쌍(6)에 대응하는 위치에만 부분적으로 MgO 미립자(16)를 배치할 수도 있다.

또, 도 6에서는 구성을 이해시키기 위해서 편의상 베이스 층(8) 상에 배치되어 있는 MgO 미립자(16)를 실제보다 크게 모식적으로 나타내고 있다. MgO 미립자(16)는 기상법 혹은 전구체 소성 중 어느 하나로 제작해도 좋다. 그러나 후술하는 전구체 소성법으로 제작하면 특히 성능이 좋은 MgO 미립자(16)를 얻을 수 있다는 사실이 본원 발명자들의 검토에 의해서 알고 있다.

이와 같은 구성을 갖는 PDP(1a)에 의하면 표면층에 있어서 서로 기능 분리된 베이스 층(8) 및 MgO 미립자(16)의 각각의 특성이 상승적으로 발휘된다.

즉, 그 구동시에는 PDP(1)와 마찬가지로 CeO₂에 Ba를 첨가한 베이스 층(8)에 의해 2차 전자 방출특성이 향상된다. 그 결과, PDP(1a)의 동작전압의 감소가 도모되어 저전력구동이 실현된다. 또, 베이스 층(8)이 양호한 전하 보유특성을 구비함에 따라서 PDP(1a)가 계속해서 구동되는 경우에도 상기 2차 전자 방출특성이 경시적으로 안정되게 발휘된다.

한편, PDP(1a)에서는 MgO 미립자(16)의 배치에 의해 초기전자 방출특성이 한층 더 향상되고 있다. 이에 의해 방전 응답성이 비약적으로 개선되어 방전지연 및 방전지연의 온도의존성과 관련한 문제를 감소시키는 효과를 기대할 수 있다. 이 효과는 특히 본 발명을 고 정세형의 PDP에 적용하여, 폭이 짧은 펄스에 의해 고속으로 구동하는 경우에 있어서 우수한 화상표시성능을 발휘하게 된다.

또, PDP(1a)에서는 베이스 층(8)의 표면이 MgO 미립자(16)에 의해서 보호되고 있으므로, 방전공간(15) 측으로부터 불순물이 베이스 층(8) 표면에 직접 부착하는 문제가 감소된다. 이에 의해 PDP의 수명특성의 더더욱 향상을 기대할 수 있다.

(MgO 미립자(16)에 대해서)

PDP(1a)에 설치된 MgO 미립자(16)는 본원 발명자가 실시한 실험에 의해 주로 기입 방전에서의 「방전지연」을 억제하는 효과와 「방전지연」의 온도의존성을 개선하는 효과가 있다는 것이 확인되어 있다. 그래서 본 실시형태 2의 PDP(1a)에서는 MgO 미립자(16)가 베이스 층(8)에 비해서 고도의 초기전자 방출특성이 우수하다는 성질을 이용해서, 방전공간(15)에 면하도록 MgO 미립자(16)를 구동시의 초기전자 방출부로서 배치한 것이다.

「방전지연」의 발생은 방전 개시시에 있어서 트리거가 되는 초기전자가 베이스 층(8)의 표면으로부터 방전공간(15) 중으로 방출되는 양이 부족한 것이 주된 원인이라고 생각된다. 그래서 방전공간(15)에 대한 초기전자 방출성에 유효하게 기여하기 위해서 베이스 층(8)보다 초기전자 방출량이 매우 큰 MgO 미립자(16)를 베이스 층(8)의 표면에 분산 배치하였다. 이에 의해, 어드레스기간에 필요한 초기전자가 MgO 미립자(16)로부터 대량으로 방출되게 되어서 방전지연의 해소가 도모된다. 이와 같은 초기전자 방출특성을 얻음으로써 PDP(1a)는 고 정세인 경우 등에서도 방전 응답성이 좋은 고속 구동을 할 수 있게 되어 있다.

또한, 베이스 층(8)의 표면에 이와 같은 MgO 미립자(16)를 배치하는 구성으로 함으로써 주로 기입 방전에서의 「방전지연」을 억제하는 효과에 더하여, 「방전지연」의 온도의존성을 개선하는 효과도 얻을 수 있다는 것도 알고 있다.

이상과 같이 PDP(1a)에서는 저전력 구동화와 2차 전자 방출특성, 전하 보유특성 등의 각 효과를 발휘하는 베이스 층(8)과 방전지연 및 그 온도의존성의 억제 효과를 발휘하는 MgO 미립자(16)를 조합시켜서 표면층을 구성한다. 이에 의해 PDP(1) 전체에서 고 정세의 방전 셀을 갖는 경우에서도 고속 구동을 저전압으로 구동할 수 있고, 또한, 비 점등 셀의 발생을 억제한 고품위의 화상표시성능을 기대할 수 있다.

또한, MgO 미립자(16)는 베이스 층(8)의 표면에 적층하여 배치됨으로써 당해 베이스 층(8)에 대한 일정한 보호효과도 갖는다. 즉, 베이스 층(8)은 높은 2차 전자 방출계수를 가져서 PDP의 저전력 구동을 가능하게 하는 반면, 물이나 이산화탄소, 탄화수소 등의 불순물의 흡착성이 비교적 높은 성질이 있다. 불순물의 흡착이 일어나면 2차 전자 방출특성 등, 방전의 초기특성이 손상된다. 그래서, 이와 같은 베이스 층(8)을 MgO 미립자(16)로 피복 하면, 그 피복 영역에 있어서 방전공간(15)으로부터 베이스 층(8)의 표면에 불순물이 부착하는 것을 방지할 수 있다. 이에 의해 PDP(1a)의 수명 특성에 대해서도 향상을 기대할 수 있다.

<PDP의 제조방법>

다음에, 상기 각 실시형태에서의 PDP(1) 및 PDP(1a)의 제조방법에 대해서 예시한다. PDP(1)와 PDP(1a)의 차이는 표면층(8)과 표면층(8a)의 구성만이며, 그 외의 제조공정에서는 공통된다.

(백 패널의 제작)

두께 약 2.6㎜의 소다 라임 유리로 이루어지는 백 패널 유리(10)의 표면상에 스크린 인쇄법에 의해 Ag를 주성분으로 하는 도전체 재료를 일정 간격으로 스트라이프 형상으로 도포하여 두께 수 ㎛(예를 들어 약 5㎛)의 데이터전극(11)을 형성한다. 데이터전극(11)의 전극재료로는 Ag, Al, Ni, Pt, Cr, Cu, Pd 등의 금속이나, 각종 금속의 탄화물이나 질화물 등의 도전성 세라믹스 등의 재료나 이들의 조합, 혹은 그들을 적층하여 형성되는 적층전극도 필요에 따라서 사용할 수 있다.

여기서, 제작 예정인 PDP(1)를 40인치 클래스의 NTSC 규격 혹은 VGA 규격으로 하기 위해서는 서로 이웃하는 2개의 데이터전극(11)의 간격을 0.4㎜ 정도 이하로 설정한다.

이어서, 데이터전극(11)을 형성한 백 패널 유리(10)의 면 전체에 걸쳐서 납 계열 혹은 비 납 계열의 저 융점 유리나 SiO₂ 재료로 이루어지는 유리 페이스트를 두께 약 20~30㎛로 도포해서 소성하여 유전체 층을 형성한다.

다음에, 유전체 층(12)의 면상에 소정의 패턴으로 격벽(13)을 형성한다. 저 융점 유리재료 페이스트를 도포하고, 샌드 블레스트 법이나 포토 리소그래피 법을 이용해서 인접 방전 셀(도시 생략)과의 경계 주위를 구획하도록 방전 셀의 복수 개의 배열을 행 및 열을 구분하는 격자형상의 패턴(도 10을 참조)으로 형성한다.

격벽(13)이 형성되면, 격벽(13)의 벽면과 격벽(13) 사이에 노출하고 있는 유전체 층(12)의 표면에 AC형 PDP에서 통상 사용되는 적색(R) 형광체, 녹색(G) 형광체, 청색(B) 형광체 중 어느 하나를 포함하는 형광잉크를 도포한다. 이를 건조·소성하여 각각 형광체 층(14)으로 한다.

적용 가능한 RGB 각 색 형광의 화학조성 예는 이하와 같다.

적색 형광체 ;(Y, Gd) BO₃:Eu

녹색 형광체 ; Zn₂SiO₄:Mn

청색 형광체 ; BaMgAl₁₀O₁₇:Eu

각 형광체 재료의 형태는 평균 입경 2.0㎛의 분말이 매우 적합하다. 이것을 서버 내에 50 질량%의 비율로 넣고, 에틸 셀룰로오스 1.0 질량%, 용제(α-테르피네올(terpineol)) 49 질량%를 투입하여 샌드 밀로 교반 혼합해서 15×10-3 Pa·s의 형광체 잉크를 제작한다. 그리고 이것을 펌프에 의해 지름 60㎛의 노즐로부터 격벽(13) 사이에 분사시켜서 도포한다. 이때, 패널을 격벽(20)의 길이방향으로 이동시켜서 스트라이프 형상으로 형광체 잉크를 도포한다. 그 후에는 500℃에서 10분간 소성하여 형광체 층(14)을 형성한다.

이상으로 백 패널(9)이 완성된다.

또한, 상기 방법의 예에서는 프런트패널 유리(3) 및 백 패널 유리(10)를 소다 라임 유리로 구성하는 것으로 하였으나 이는 재료의 일례로 든 것이며, 이외의 재료로 구성해도 좋다.

(프런트패널(2)의 제작)

두께 약 2.6㎜의 소다 라임 유리로 이루어지는 프런트패널 유리(3)의 면상에 표시 전극 쌍(6)을 제작한다. 여기에서는 인쇄법에 따라서 표시 전극 쌍(6)을 형성하는 예를 나타내지만, 이외에도 다이코트 법, 블레이드코트 법 등으로 형성할 수가 있다.

먼저, ITO, SnO₂, ZnO 등의 투명전극재료를 최종 두께 약 100㎚로 스트라이프 등의 소정의 패턴으로 프런트패널 유리(3) 상에 도포하여 건조시킨다. 이에 의해 투명전극(41, 51)이 제작된다.

한편, Ag분말과 유기 비히클에 감광성 수지(광 분해성 수지)를 혼합하여 이루어지는 감광성 페이스트를 조정하여, 이것을 상기 투명전극(41, 51) 상에 중첩해서 도포하고, 형성하는 표시 전극의 패턴을 갖는 마스크로 덮는다. 그리고 당해 마스크 상에서 노광하는 현상공정을 거쳐서 590~600℃ 정도의 소성온도로 소성한다. 이에 의해 투명전극(41, 51) 상에 최종 두께가 수 ㎛의 버스 라인(42, 52)이 형성된다. 이 포토마스크 법에 의하면, 종래는 100㎛의 선 폭이 한계로 되어 있던 스크린 인쇄법에 비해서 30㎛ 정도의 선 폭까지 버스 라인(42, 52)을 세선화할 수 있다. 버스 라인(42, 52)의 금속재료로는 Ag 외에 Pt, Au, Al, Ni, Cr, 또는 산화주석, 산화 인듐 등을 이용할 수 있다. 버스 라인(42, 52)은 상기 방법 이외에도 증착법, 스퍼터링법 등으로 전극재료를 성막 한 후, 에칭 처리해 형성하는 것도 가능하다.

다음에, 형성한 표시 전극 쌍(6) 상에 연화점이 550℃~600℃의 납 계열 혹은 비 납 계열의 저 융점 유리나 SiO₂ 재료 분말과 부틸 카비톨 아세테이트(butyl carbitol acetate) 등으로 이루어지는 유기바인더를 혼합한 페이스트를 도포한다. 그리고 550℃~650℃ 정도에서 소성하여 최종 두께가 막 두께 수 ㎛~수십 ㎛의 유전체 층(7)을 형성한다.

(표면층의 형성)

실시형태 1 또는 2의 PDP(1) 또는 PDP(1a)의 표면층을 각각 이하의 어느 스텝으로 형성한다.

먼저, 표면층(베이스 층)(8)을 전자빔 증착법으로 형성하는 경우에 대해서 설명한다.

증착 원(蒸着源)용 펠릿을 준비한다. 당해 펠릿의 제작방법으로는, 먼저 CeO₂ 분말과 알칼리토류금속 원소의 탄산화물인 BaCO₃ 분말을 혼합하고, 이 혼합 분말을 금형에 넣어서 가압 성형한다. 그 후, 이것을 알루미나 도가니에 넣고 대기 중에서 1400℃ 정도의 온도로 약 30분간 소성하면 소결체로서 펠릿을 얻을 수 있다.

이 소결체 내지는 펠릿을 전자빔 증착장치의 증착 도가니에 넣고, 이것을 증착 원으로 하여 유전체 층(7)의 표면에 증착시킴으로써 CeO₂와 Ba를 포함하는 표면층(8)을 성막 한다. 스트론튬의 농도의 조정은 알루미나 도가니에 넣는 혼합 분말을 얻는 단계에서 CeO₂와 탄산 스트론튬의 혼합비율을 조절함으로써 실시한다. 이에 의해 PDP(1)의 표면층이 완성한다.

또, 표면층(베이스 층)(8)의 성막 방법은 전자빔 증착법만이 아니라 스퍼터링법, 이온 도금법 등의 공지의 방법도 마찬가지로 적용할 수 있다.

다음에, PDP(1a)를 제조하는 경우에는, MgO 미립자(16)를 제작한다. MgO 미립자는 이하에 설명하는 기상합성법 또는 전구체 소성 중 어느 하나로 제조할 수 있다.

[기상합성법]

마그네슘 금속재료(순도 99.9%)를 불활성 가스가 채워진 분위기 하에서 가열한다. 이 가열상태를 유지하면서 불활성 가스 분위기에 산소를 소량 도입하여, 마그네슘을 직접 산화시킴으로써 MgO 미립자(16)를 제작한다.

[전구체 소성법]

다음에 예시하는 MgO 전구체를 고온(예를 들어 700℃ 이상)에서 균일하게 소성하고, 이것을 서서히 냉각하여 MgO 미립자(16)를 얻는다. MgO 전구체로는 예를 들어 마그네슘 알콕시드(Mg(OR)₂), 마그네슘 아세틸 아세톤(Mg(acac)₂), 수산화 마그네슘(Mg(OH)₂), MgCO₃, 염화마그네슘(MgCl₂), 황산 마그네슘(MgSO₄), 초산 마그네슘(Mg(NO₃)₂), 유산 마그네슘(MgC₂O₄) 중 어느 1종 이상(2종 이상을 혼합해서 사용해도 좋다)을 선택할 수가 있다. 또한, 선택한 화합물에 따라서는 통상 수화물의 형태를 취하는 것도 있으나, 이와 같은 수화물을 이용해도 좋다.

MgO 전구체가 되는 마그네슘 화합물은 소성 후에 얻어지는 MgO의 순도가 99.95% 이상, 최적 치로는 99.98% 이상이 되도록 조정한다. 이것은 마그네슘 화합물에 각종 알칼리금속, B, Si, Fe, Al 등의 불순물 원소가 일정량 이상 혼합되어 있으면 열처리시에 불필요한 입자 간 유착이나 소결을 일으켜서 고 결정성의 MgO 미립자(16)를 얻기가 어렵기 때문이다. 이런 이유에서 불순물 원소를 제거하는 등에 의해 미리 전구체를 조정한다.

상기 어느 한 방법으로 얻은 MgO 미립자(16)를 용매에 분산시킨다. 그리고 당해 분산액을 스프레이 법이나 스크린 인쇄법, 정전도포법에 의거해서 상기 제작한 베이스 층(8)의 표면에 분산 산포한다. 그 후에는 건조·소성공정을 거쳐서 용매 제거를 도모하여 미립자(16)를 베이스 층(8)의 표면에 정착시킨다.

이상의 공정으로 PDP(1a)의 표면층(8a)이 형성된다.

(PDP의 완성)

제작한 프런트패널(2)과 백 패널(9)을 밀봉부착용 유리를 이용해서 접합한다. 그 후, 방전공간(15)의 내부를 고진공(1.0×10-4Pa) 정도로 배기하고, 여기에 소정의 압력(여기에서는 66.5kPa~101kPa)으로 Ne-Xe계나 He-Ne-Xe계, Ne-Xe-Ar계 등의 방전가스를 봉입한다.

이상의 각 공정을 거침으로써 PDP(1) 또는 PDP(1a)가 완성된다.

(성능확인실험)

이어서, 본 발명의 성능을 확인하기 위해서 기본 구성은 동일하고 표면층만이 다른 이하의 샘플 1~8의 PDP를 준비하였다.

CeO₂를 주체로 하는 표면층(베이스 층) 중에 포함되는 Ba 양을 나타내는 방법으로 Ba/(Ba+Ce)*100으로 나타내지는 원자 수의 비율(이하 「XBa」라고 표기한다)을 이용하였다. 이 원자 수의 비율은 Ce와 Ba의 합계의 원자 수에 대한 Ba 원자 수의 비율을 나타낸다.

또, 이 XBa의 단위는 수치는 그대로 (%) 또는 (mol%) 중 어느 것으로도 표기할 수 있으나, 편의상 이하에서는 (mol%)로 표시한다.

샘플 1(비교 예 1)은 가장 기본적인 PDP의 종래 구성으로 하기 위해서, EB 증착으로 성막한 MgO로 이루어지는 표면층(Ce, Ba는 포함하지 않는다)을 갖는 것으로 하였다.

샘플 2, 7(비교 예 2~4)은 CeO₂에 Ba를 첨가한 표면층에서, 각각 동일한 순으로 XBa가 0 mol%, 9.3 mol%, 100 mol%인 표면층을 갖는 것으로 하였다.

샘플 4~6(실시 예 1~3)은 실시형태 1의 PDP(1)의 구성에 상당한다. 즉, CeO₂에 Ba를 첨가한 표면층에서, 각각 동일한 순서로 XBa가 16.4 mol%, 23.8 mol%, 31.2 mol%인 표면층을 갖는 것으로 하였다.

샘플 8(실시 예 4)은 실시형태 2의 PDP(1a)의 구성에 상당한다. 즉, CeO₂에 Ba를 첨가하고 XBa가 31.2 mol%인 베이스 층과, 그 위에 전구체 소성으로 제작된 MgO 미립자가 분산 배치된 표면층을 갖는 것으로 하였다.

각 샘플 1~8의 표면층의 구성과 이들을 이용해서 얻어진 실험 데이터를 표 1에 정리해서 나타낸다.

[실험 1] 막의 물성평가

(결정구조 해석)

상기한 각 샘플의 결정구조를 조사하기 위해서 θ/2θ X선 회절 측정을 하였다. 그 측정결과를 도 7에, 해석 결과를 표 1에 나타낸다. 도 7에서는 XBa가 각각 0 mol%, 9.3 mol%, 16.4 mol%, 23.8 mol%, 31.2mol%(샘플 2, 3, 4, 5, 6)인 샘플의 프로파일을 나타내었다.

XBa가 0 mol%, 9.3 mol%, 16.4 mol%, 23.8 mol%인 샘플(샘플 2~5)에서 형석 구조인 CeO₂만 존재하는 것이 확인되었다.

한편, XBa가 31.2 mol% 정도로 함유되어 있는 Ba의 양이 많은 영역(샘플 6)에서는 BaO의 단상(單相)이 되어 있다는 것을 알았다.

Ce를 포함하지 않는 BaO로 이루어지는 막에서는 대기에 폭로되면 바로 수산화·탄산화가 진행된다. X선 회절 측정을 하면 이와 같은 수산화·탄산화를 나타내는 상이 동정되며(identified), BaO의 상은 검출되지 않게 된다. 그러나 상기와 같이 Ba와 Ce의 비를 적절히 조절해서 산화물을 생성하면 안정성이 높은 BaO를 주체로 하는 층을 생성할 수가 있다.

(표면안정성의 평가)

일반적으로, 표면층 중에 포함되는 탄산화물이 많으면 표면층 본래의 2차 전자 방출특성을 얻을 수 없고, 결과적으로 동작전압이 상승해 버린다. 이것을 회피하기 위해서는 출하 전의 PDP를 일정시간 방전시켜서 표면층의 오염물을 제거하는 에이징 공정이 필요하다. 에이징 공정은 PDP의 생산성을 고려하면 단시간에 종료하는 것이 바람직하므로, 미리 에이징 공정 전에 표면층 중의 탄산화물의 양을 가능한 한 억제해 두는 것이 바람직하다.

그래서, MgO로 이루어지는 보호막에 불순물의 탄산화물을 함유시킨 경우의 각 샘플에 대해서 보호막 표면의 안정성을 조사하였다. 그 방법으로 보호막 표면에 포함되는 탄산화 양을 X선 광전자 분광법(XPS)에 의거해서 측정하였다. 각 샘플의 보호막은 성막 후 일정기간 대기 중에 폭로 처리하고, 측정용 플레이트에 배치시켜서 XPS 측정 챔버에 투입하였다. 대기 중에 노출하고 있는 동안은 항상 막 표면의 탄산화 반응이 진행되고 있을 것으로 예상되므로, 샘플 간의 처리조건을 맞추기 위해서 상기 세팅에 요하는 대기 폭로시간을 5분으로 설정하였다.

XPS 측정장치로는 ULVAC-PHI사 제의 「QUANTERA」를 사용하였다. X선 원은 Al-Kα를 이용하고, 모노크로미터를 사용하였다. 중화 총 및 이온 총에 의해 절연체인 실험용 시료의 중화를 하였다. 측정은 Mg2p, Ce3d, C1s, O1s에 대응하는 에너지영역을 30 사이클 적산해서 측정하고, 얻어진 스펙트럼의 피크 면적과 감도 계수로부터 막 표면에서의 각 원소의 조성비를 구하였다. C1s스펙트럼 피크를 290eV 부근에서 검출되는 스펙트럼 피크와 285eV 부근에서 검출되는 C, CH의 스펙트럼 피크로 파형 분리하여 각각의 비율을 구하고, C의 조성비와 그 중에서의 CO의 비율의 곱으로부터 막 표면에서의 CO 양을 구하였다. 이 XPS에 의해 구해진 막 중의 CO 양에 의해 막 표면의 안정성, 즉 탄산화의 정도를 비교하였다.

상기 조건을 기초로 XPS 측정을 하여 표면에서 차지하는 탄산화물의 비율을 플롯 한 그래프를 도 8에 나타낸다.

도 8에 나타내는 각 측정 위치로부터, Ba의 첨가량에 비례해서 막 중에 포함되는 탄산화물의 비율이 커지고 있다는 것을 알 수 있다. 이 결과로부터, 탄산화물에 의한 막의 표면오염을 억제하기 위해서는 막 중의 Ba의 양을 가능한 한 적게 하는 것이 바람직하다고 할 수 있다.

또, 표 1에 나타내는 결과에서는, 실시 예 1, 2의 샘플에서 특히 탄산화물의 비율이 비교적 작은 우수한 결과가 얻어지고 있다. 이 결과로부터, 적어도 XBa를 16 mol% 이상 24 mol% 이하의 범위로 설정해서 표면층을 구성하면 양호한 탄산화물의 감소효과를 기대할 수 있다고 생각된다.

[실험 2] 방전특성 평가

(방전전압)

상기한 각 샘플의 작동전압의 특성을 조사하기 위해서 각각의 샘플과 방전가스로 Xe 분압이 15%인 Xe-Ne 혼합가스를 이용한 PDP를 제작하여 방전유지전압의 측정을 하였다.

도 9는 상기 조건으로 측정을 한 막 중의 XBa에 대한 방전개시전압의 거동을 플롯한 것이다.

도 9 및 표 1에 나타내는 것과 같이, XBa를 16 mol% 이상 31 mol% 이하(대략 실시 예 1~3에 상당하는 범위)로 설정하면 원래 175V 정도인 방전유지전압이 140V이하까지 내려가며, 저전력 구동화가 촉진된다는 것을 알았다. 또 XBa가 26 mol% 이상 29 mol% 이하(실시 예 2 및 3 부근)인 때는 130V 정도로까지 전압이 감소하고 있어서 특히 저전력 구동화의 효과가 높다는 것을 알았다.

이와 같은 결과를 얻을 수 있던 이유로, Ba를 첨가함으로써 표면층(베이스 층)의 가전자대의 위치를 밀어 올릴 수 있고, 그 결과 2차 전자 방출특성이 향상했기 때문이라고 생각된다.

그러나 XBa가 31 mol%를 크게 넘으면 역으로 전압 상승을 확인할 수 있다(비교 예 4). 이는 층 상태가 BaO가 주체가 되어 버려서 패널제작 프로세스에서 표면층이 오염되어 버리기 때문이다.

이와 같은 결과를 종합하면 표면층에 함유시키는 Ba의 양이 너무 많아도 바람직하지 않으며, 적당한 농도범위가 있다는 것을 알았다.

(방전지연의 측정)

다음에, 상기와 같은 방전가스를 이용하면서 보호막 상에 MgO 미립자를 배치한 표면층을 갖는 샘플에 대해서 기입 방전에서의 방전지연의 정도를 평가하였다. 그 평가방법으로 각 샘플 1~8의 PDP에서의 임의의 1 셀에 대해서 도 3에 나타내는 구동 파형의 예의 초기화펄스에 상당하는 펄스를 인가하고, 그 후, 데이터펄스 및 주사펄스를 인가한 때에 발생하는 통계지연을 측정하였다.

그 결과, MgO 미립자를 배치한 샘플 8(실시 예 4)에서는 샘플 2~7에 비해서 방전지연이 효과적으로 감소하고 있다는 것을 알았다.

또, PDP에서의 방전지연의 방지효과는 MgO 미립자를 배치함으로써 한층 더 높아지나, 그 효과는 기상법으로 제작한 MgO 미립자보다 전구체 소성으로 제작한 MgO 미립자를 사용하는 것이 크다. 따라서 전구체 소성은 본 발명에 매우 적합한 MgO 미립자의 제작방법이라고 할 수 있다.

이상의 샘플 8(실시 예 4)의 실험데이터가 나타내는 것과 같이 소정의 Ba 농도를 갖는 표면층의 표면에 MgO 미립자를 분산하여 표면층을 구성하면, 저전력구동을 실현하면서도 방전지연도 작은 PDP를 얻을 수 있음을 알았다.

본 발명의 PDP는 예를 들어 고 정세 동영상을 저전압구동에 의해 화상 표시하는 가스방전패널에 적용할 수 있다. 그 외에, 교통기관 및 공공시설에서의 정보표시장치, 혹은 가정이나 직장 등에서의 텔레비전장치 또는 컴퓨터 디스플레이 등에 이용 가능하다.

1, 1x PDP
2 프런트패널
3 프런트패널 유리
4 유지 전극
5 주사 전극
6 표시 전극 쌍
7, 12 유전체 층
8, 8a 표면층(고 γ막)
9 백 패널
10 백 패널 유리
11 데이터(어드레스)전극
13 격벽
14, 14R, 14G, 14B 형광체 층
15 방전공간
16 MgO 미립자

Claims (5)

1. 복수의 표시 전극 쌍이 배치된 제 1 기판이 방전공간을 개재하여 제 2 기판과 대향 배치되고, 양 기판 사이에 방전가스가 채워져서 내부 밀봉된 플라스마 디스플레이 패널로,
   제 1 기판의 방전공간에 면하는 면에는, CeO₂를 주성분으로 하고, Ba를 16 mol% 이상 31 mol% 이하의 범위에서 함유하는 표면층이 배치되어 있는 플라스마 디스플레이 패널.
2. 청구항 1에 있어서,
   상기 표면층은 Ba를 16 mol% 이상 24 mol% 이하의 범위에서 함유하는 플라스마 디스플레이 패널.
3. 청구항 1에 있어서,
   상기 표면층은 Ba를 26 mol% 이상 29 mol% 이하의 범위에서 함유하는 플라스마 디스플레이 패널.
4. 청구항 2에 있어서,
   상기 표면층은 형석 구조(fluorite structure)를 갖는 플라스마 디스플레이 패널.
5. 청구항 1에 있어서,
   표면층의 방전공간 측에는 MgO 미립자가 더 배치되어 있는 플라스마 디스플레이 패널.

Images