CN101542674B - 等离子体显示面板及其制造方法 - Google Patents
等离子体显示面板及其制造方法 Download PDFInfo
- Publication number
- CN101542674B CN101542674B CN2008800005949A CN200880000594A CN101542674B CN 101542674 B CN101542674 B CN 101542674B CN 2008800005949 A CN2008800005949 A CN 2008800005949A CN 200880000594 A CN200880000594 A CN 200880000594A CN 101542674 B CN101542674 B CN 101542674B
- Authority
- CN
- China
- Prior art keywords
- magnesium oxide
- oxide particle
- magnesium
- dielectric layer
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
本发明提供能够通过改良保护层的放电特性,抑制放电延迟的发生,即使是高精细单元结构也能够得到优异的图像显示性能的PDP及其制造方法。具体地说,在表面层(8)的表面部分,形成在表面和表面附近的区域将包含卤素原子的氧化镁微粒(16a)平面分散配置的氧化镁微粒层(16)。具体地说,调整为卤素原子包含于氧化镁微粒(16a)的表面以及表面附近(特别是从粒子表面向粒子内部至少4nm以下的区域)。
Description
技术领域
本发明涉及等离子体显示面板及其制造方法,特别是涉及具备主要由氧化镁构成的保护层的等离子体显示面板及其制造方法。
背景技术
等离子体显示面板(以下简称PDP)是平面面板显示器(FPD)的一种,能够高速显示,而且容易实现大型化,因此在图像显示装置以及广告显示装置等领域得到广泛应用。
图10是作为一般的AC型PDP的放电单位的放电单元的结构的示意图。该图10所示的PDP1x是将前面板2和后面板9贴合形成的。前面板2是跨越多对将扫描电极5和维持电极4作为一对的显示电极对6地配设在前面板玻璃3的一个面上,覆盖着该显示电极对6依序叠层电介质层7和保护层8形成的。扫描电极5、维持电极4是分别将透明电极51、41和总线52、42叠层构成的。
电介质层7由玻璃软化点为550℃~600℃左右范围的低熔点玻璃形成,具有AC型PDP特有的电流限制功能。
表面层8具有保护上述电介质层7和显示电极对6使其不受等离子体放电的离子的轰击,同时高效率发射二次电子,使放电开始电压降低的作用。通常该表面层8使用二次电子发射特性、耐溅射性、光学透明性优异的氧化镁(MgO),用真空蒸镀方法(专利文献1、2)或印刷方法(专利文献3)形成厚度0.5微米~1微米左右的膜。还有,与表面层8相同的结构除了保护电介质层7和显示电极对6外,也作为以确保二次电子发射特性为目的的保护层设置。
另一方面,后面板9是在后面板玻璃10上并设写入图像数据用的多个数据(地址)电极11,而且使其与所述前面板2的显示电极对6在正交方向上交叉。在后面板玻璃10上,以覆盖着数据电极11的方式配设低熔点玻璃构成的电介质层12。在电介质层12中与相邻的放电单元(图示省略)的边界上,将“井”字形桁架等图案部1231、1232组合,形成由低熔点玻璃构成的规定高度的隔壁(凸棱)13,以划分放电空间15。电介质层12表面与隔壁13的侧面上,形成涂布和烧结R、G、B各色荧光体墨液形成的荧光体层14(荧光体层14R、14G、14B)。
前面板2和后面板9配置为使显示电极对6与数据电极11隔着放电空间15相互正交,其各周围被密封。这时在内部密封的放电空间15以约数十kPa压力封入Xe-Ne或Xe-He等稀有气体作为放电气体。以上构成PDP1x。
为了用PDP进行图像显示,采用将一个场的图像分割为多个子场(S.F.)的灰度表现方式(例如场内时分割显示方式)。
但是,近年来,对PDP要求高精细度化(full spec high vision TV等)和高速驱动,因此广泛研究放电特性的提高技术。研究的重要课题项目有“放电延迟”的防止和抑制。
所谓“放电延迟”是指使驱动脉冲的宽度变窄进行高速驱动时,从脉冲上升沿开始延迟而发生放电的现象。当“放电延迟”变得明显时,在所施加的脉冲宽度内放电结束的概率变低,不能够在本来应该点亮的单元进行写入等,发生点亮不良的情况。在高精细单元结构中,放电延迟的问题在进行高速驱动的情况下有可能变得特别明显,有必要及早采取对策。
“放电延迟”的主要原因可以认为是由保护层的特性引起的。从而,在当前谋求在氧化镁中添加Fe、Cr、V等和Si、A1等元素作为掺杂剂。谋求利用该掺杂剂改善保护层的放电特性(专利文献1、2)。另一方面,在电介质层上直接或隔着用薄膜法制造的氧化镁薄膜,层状配置气相氧化法制造的氧化镁单晶微粒,试图改善保护层表面的放电特性(专利文献3)。如果采用该专利文献3的方法,则能够谋求在一定的程度上减小低温时的放电延迟。
专利文献1:日本特开平8-236028号公报
专利文献2:日本特开平10-334809号公报
专利文献3:日本特开2006-173018号公报
专利文献4:日本特开2006-147417号公报
专利文献5:日本特开昭64-28273号公报
但是在当前,上述任何一种专利文献所记载的现有技术,都没有达到能够充分解决有关放电延迟的问题的程度。
例如专利文献3采用气相氧化方法制造的氧化镁微粒(粉末),但是用气相氧化法制作的微粒,其粒径波动比较大,粒径比较大的颗粒包含许多微粒。这样的许多微粒中实质上包含对防止、抑制放电延迟没有贡献的微粒。从而,在PDP中,如果不将比较多的氧化镁微粒分散使用,则得不到实用的放电延迟抑制效果。
另一方面,如果对电介质层或表面层配设大量的氧化镁微粒,则有散射荧光体产生的可见光,减小可见光的透射率的缺点。
为了解决这些问题,(专利文献4)提出了利用分级方法去除小直径的氧化镁微粒的方法。但是在该情况下需要分级工序这样的新的工序,工序数目增加除了使制造效率下降外还有需要大型分级装置的问题。而且还发生分级工序后留下的不能够使用的氧化镁材料等问题。实际上在制造成本上发生各种问题。
如上所述,可以认为,在PDP中实用上放电延迟增大的问题还没有有效解决。又,这一问题在full spec high vision TV(全面规范高清晰电视)等的高精细单元结构中,在高速驱动的情况下有可能变得特别明显,因此希望早日采取对策。
发明内容
本发明是鉴于上述存在问题而作出的,其目的在于,提供能够通过改善保护层的放电特性,抑制放电延迟的发生,即使是高精细单元结构也能够得到优异的图像显示性能的PDP及其制造方法。
为了解决上述课题,本发明的等离子体显示面板是,配设有电极和电介质层的第1基板隔着放电空间与第2基板相对配置,该第1和第2两个基板的周围被密封,其特征在于,在所述第1基板的表面上,面对所述放电空间配设由包含卤素原子的氧化镁微粒构成的氧化镁微粒群,在所述氧化镁微粒中,相对于所述镁原子以6.12atm%(即原子%)以上21.99atm%以下的比例含有所述卤素原子。
又,所述卤素原子相对于所述镁原子的比例也可以在6.12atm%以上19.30atm%以下的范围内。
在这里,可以采用在所述电介质层的放电空间一侧设置包含氧化镁(MgO)、氧化钙(CaO)、氧化钡(BaO)、氧化锶(SrO)中选择出的至少一种金属氧化物的表面层,所述氧化镁微粒群配设于所述表面层的放电空间一侧的结构。
又,所述卤素原子至少包含于所述氧化镁微粒的表面到该表面层附近的深度上的区域。
在这里,所谓“表面附近的区域”是指从氧化镁微粒的表面向内部至少4nm以内的区域。
而且,具体地说,所述卤素原子可以采用氟原子或氯原子。
在这里,氧化镁微粒群也可以形成对电介质层以1.0%以上31.5%以下的投影面积比覆盖的结构。
还有,本发明的等离子体显示面板的制造方法,具有对配设有电极和电介质层的第1基板,在所述电介质层的表面上配设氧化镁微粒的氧化镁微粒配设工序、以及将第1基板与第2基板对置配设并且加以密封的工序,其特征在于,在氧化镁微粒配设工序中,使用对氧化镁前体添加氟化镁、氯化镁、氟化铝、氟化钙、氟化锂、氯化钠中的一种以上作为烧结助剂,对添加助剂后的材料进行烧结得到的氧化镁微粒。
又,本发明的等离子体显示面板的制造方法,具有对配设有电极和电介质层的第1基板,在所述电介质层的表面上形成表面层的表面层形成工序、以及将第1基板与第2基板对置配设并且加以密封的工序,其特征在于,在表面层形成工序与密封工序之间,具有在表面层的表面上配设氧化镁微粒的氧化镁微粒配设工序,在表面层形成工序中,对氧化镁表面用包含氧化镁、氧化钙、氧化钡、氧化锶一群中选择出的至少一种金属氧化物的材料形成表面层;在氧化镁微粒配设工序中使用对氧化镁前体添加氟化镁、氯化镁、氟化铝、氟化钙、氟化锂、氯化钠中的一种以上作为烧结助剂,对添加助剂后的材料进行烧结得到的氧化镁微粒。
具有如上所述构成的本发明的PDP中,包含卤素原子的氧化镁微粒具有比只包含氧化镁的微粒高的二次电子发射系数γ。因此在驱动本发明的PDP时,从该氧化镁微粒向放电空间内发射出丰富的二次电子。其结果是,以与已有的PDP相同的放电开始电压开始放电,而且能够对放电延迟的发生进行恰当的抑制。
其放电延迟抑制效果是由从氧化镁微粒表面到数百pm的非常浅的区域中的材料的特性实现的。
又,在本发明中,即使是氧化镁微粒层对表面层或电介质层的覆盖率不那么高,也能够得到很好的效果。从而,氧化镁微粒层的厚度可以做得很薄,与其相应,前面板可以得到合适的可见光透射率。借助于此,可以得到放电延迟的抑制效果,而且能够实现优异的图像显示性能。
又,在本发明中,通过氧化镁前体的烧结得到比已有的氧化镁粒径更均匀的氧化镁微粒,因此不需要用于排除对防止、抑制放电延迟没有贡献的微粒的分级工序,可以直接使用生成的氧化镁微粒。因此能够省去分级工序,谋求工序的简化,除了在制造效率和成本方面有好处外,也可以用已有的一般的陶瓷粉末制造工艺实施,可以期待能够有效的抑制制造成本。
附图说明
图1是表示本发明实施形态1的PDP的结构的剖面图。
图2是表示各电极与驱动器的关系的示意图。
图3表示PDP的驱动波形例。
图4是表示本发明实施形态2的PDP的结构的剖面图。
图5是表示已有的通常的PDP结构的组图。
符号说明
1、1a、1x PDP
2前面板
3前面板玻璃
4维持电极
5扫描电极
6显示电极对
7、12电介质层
8表面层
9后面板
10后面板玻璃
11数据(地址)电极
13隔壁
14荧光体层
15放电空间
16a氧化镁微粒
16由包含卤素原子的氧化镁微粒构成的氧化镁微粒层
17保护层
具体实施方式
下面对本发明的实施形态和实施例进行说明,当然本发明不限于这些形式,在不超出本发明的技术范围的范围内可以在适当变更后实施。
实施形态1
PDP的结构例
图1是本发明实施形态1的PDP1的沿xz平面的示意剖面图。该PDP1除了保护层周边的结构外,总体说来与以往的结构(上述图10)相同。还有,在图1中为了说明方便,表面层8的表面上配设的氧化镁微粒层16画得比实际大,是示意性表示。
PDP1在这里采用42英寸级的1024×768(像素数目)的NTSC标准的例子,但是本发明当然也可以使用于XGA和SXGA等其他标准的例子。具有HD(高清晰)以上的分辨率的高精细PDP,可以以例如下述标准例示。即面板尺寸为37、42、50英寸的各种尺寸的情况下,依序可以设定为1024×720(像素数目)、1024×768(像素数目)、1366×768(像素数目)。此外,还可以包含比该HD面板更高分辨率的面板。作为具有HD以上的分辨率的面板可以包含具备1920×1080(像素数目)的全HD面板。
如图1所示,PDP1的构成大体分为将主面相互对置配设第1基板(前面板2)以及第2基板(后面板9)。
作为前面板2的基板的前面板玻璃3上,以x轴方向为长边方向,在y轴方向上形成多对在其一主面上保持规定的放电间隙(75微米)配设的成对的显示电极对6(扫描电极5、维持电极4)。各显示电极对6在氧化铟锡(ITO)、氧化锌(ZnO)、氧化锡(SnO2)等透明导电材料构成的带状透明电极51、41(厚度0.1微米、宽度150微米)上叠层银厚膜(厚度2微米~10微米)、铝薄膜(厚度0.1微米~1微米)或Cr/Cu/Cr叠层薄膜(厚度0.1微米~1微米)等构成的总线52、42(厚度7微米、宽度95微米)。借助于该总线52、42,使透明电极51、41的薄片电阻下降。
在这里,所谓“厚膜”是指涂布包含导电性材料的导电膏等之后进行烧结形成的、利用各种厚膜法形成的膜。又,所谓“薄膜”是指利用包含溅射方法、离子镀方法、电子束蒸镀法等的真空工艺的各种薄膜法形成的膜。
在配设显示电极对6的前面板玻璃3上,在跨其整个主面,利用网板印刷方法等形成以氧化铅(PbO)、三氧化二铋(Bi2O3)或氧化磷(PO4)为主成分的低熔点玻璃(厚度30微米)的电介质层7。
电介质层7具有AC型PDP特有的电流限制功能,与DC型PDP相比是实现长寿命化的要素。
在电介质层7的放电空间一侧的面上,配设膜厚约1微米的表面层8和配设于该表面层8的表面的氧化镁微粒层16。借助于该表面层8以及氧化镁微粒层16的组合,构成电介质层7的保护层17。
表面层8是为了保护电介质层7以及显示电极6免受等离子体放电的离子轰击,同时使其高效率发射电子,降低放电开始电压的目的而配设的薄膜,由耐溅射和二次电子发射系数γ优异的氧化镁材料构成。该材料还具有良好的光学透明性和电绝缘性。另一方面,氧化镁微粒层16由以氧化镁成分为主成分,作为卤素原子包含氟原子的氧化镁微粒16a构成。下面将对该氧化镁微粒层16进行详细叙述。
在作为后面板9的基板的后面板玻璃10上,在其一主面上形成由银厚膜(厚度2微米~10微米)、铝薄膜(厚度0.1微米~1微米)或Cr/Cu/Cr叠层薄膜(厚度0.1微米~1微米)等中的任意一种构成的数据电极11,该数据电极11宽度为100微米,以x方向为长边方向,在y方向上每一定间隔(360微米)设置,呈带状并排配设。而且,在后面板玻璃9的整个面上,包围着各数据电极11配设厚度30微米的电介质层12。
在电介质层12上还对应于相邻的数据电极11的间隙配设“井”字形桁架状的隔壁13(高度约为110微米,宽度为40微米),通过划分放电单元,起着防止发生误放电和光学性串扰的作用。
相邻的两个隔壁13的侧面与其间的电介质层12的面上,形成与彩色显示用的红色(R)、绿色(G)、蓝色(B)各颜色对应的荧光体层14。各色荧光体的组成,蓝色荧光体(B)采用已知的BAM:Eu;红色荧光体(R)采用(Y、Gd)BO3:Eu或Y2O3:Eu等;绿色荧光体(G)采用Zn2SiO4:Mn、YBO3:Tb、以及(Y、Gd)BO3:Tb等。
还有,电介质层12并不是必须具有的,也可以直接用荧光体层14内包数据电极11。
前面板2与后面板9相对配置,并且使得数据电极11的长边方向与显示电极对6相互的长边方向正交,两面板2、9的外周边缘部用玻璃料(frit)密封。在该两面板2、9之间以规定的压力封入包含He、Xe、Ne等惰性气体成分构成的放电气体。
隔壁13之间是放电空间15,相邻的一对显示电极对6和一个数据电极11夹着放电空间15交叉的区域与涉及图像显示的放电单元(也称为“子像素”)对应。放电单元间距为x方向675微米,y方向300微米。对应于相邻的RGB各色的三个放电单元构成一个像素(675微米×900微米)。
在各扫描电极5、维持电极4、以及数据电极11上,如图2所示,在面板xy方向端部附近,作为驱动电路,分别电气连接扫描电极驱动器111、维持电极驱动器112、数据电极驱动器113。在这里,维持电极4都连接于维持电极驱动器112,各扫描电极5和各数据电极11分别独立连接于扫描电极驱动器111或数据电极驱动器113。
PDP的驱动例
PDP1借助于包含各驱动器111~113的公知的驱动电路(未图示),驱动时在各显示电极对6的间隙上施加数十kHz~数百kHz的AC电压。借助于此,使得在任意放电单元内发生放电,包含激发的Xe原子产生的波长147nm为主体的谐振线和激发的Xe分子产生的波长172nm为主体的分子射线的紫外线(图1的虚线和箭头)照射于荧光体层14。荧光体层14受到激发产生可见光。然后,该可见光透过前面板2向前面发光。
作为这种驱动方法的一个例子,采用场内时分灰度显示方式。该方式将显示的场分为多个子场(S.F.),再将各子场分为多个期间。一个子场再分割为(1)使全部放电单元为初始化状态的初始化期间、(2)对各放电单元进行寻址,将与输入数据对应的显示状态有选择地输入各放电单元的写入期间、(3)使处于显示状态的放电单元发光显示的维持期间、(4)消除由于维持放电形成的壁电荷的消除期间这四个期间。
在各子场中,在初始化期间将整个画面的壁电荷用初始化脉冲复位后,在写入期间进行只使应该点亮的放电单元积蓄壁电荷的写入放电,在其后的放电维持期间对所有的放电单元一齐施加交流电压(维持电压),以此在一定时间维持放电以进行发光显示。
在这里,图3是场中的第m号子场的驱动波形例。如图3所示,对各子场分别分配初始化期间、寻址期间、维持期间、消除期间。
所谓“初始化期间”是为了防止此前放电单元点亮产生的影响(积蓄的壁电荷造成的影响)而对整个画面进行壁电荷消除(初始化放电)工作的期间。图3所示的驱动波形的例子中,对扫描电极5施加比数据电极11与维持电极4高的电压(初始化脉冲),使放电单元内的气体放电。以此发生的电荷积蓄于放电单元的壁面上,以抵消数据电极11、扫描电极5以及维持电极4之间的电位差,因此在扫描电极5附近的表面层8和氧化镁微粒层16的表面上积蓄了作为壁电荷的负电荷。又,在数据电极11附近的荧光体层14表面和维持电极4附近的表面层8和氧化镁微粒层16的表面上积蓄了作为壁电荷的正电荷。利用该壁电荷,在扫描电极5-数据电极11之间、扫描电极5-维持电极4之间产生规定值的壁电位。
寻址期间(写入期间)是进行根据分割为子场的图像信号选择的放电单元的寻址(点亮/不点亮的设定)的期间。在该期间,使放电单元点亮的情况下,在扫描电极5上施加比数据电极11和扫描电极4低的电压(扫描脉冲)。也就是说,在扫描电极5-数据电极11上,在与所述壁电位相同的方向上施加电压,同时在扫描电极5-维持电极4之间,在与壁电位相同的方向上施加数据脉冲,使其发生寻址放电(写入放电)。借助于此,在荧光体层14表面、维持电极4附近的表面层8、以及氧化镁微粒层16的表面上积蓄负电荷,在扫描电极5附近的表面层8和氧化镁微粒层16的表面上积蓄作为壁电荷的正电荷。用以上所述方法在维持电极4-扫描电极5之间产生规定值的壁电位。
维持期间是为了确保与灰度对应的辉度,将利用写入放电设定的点亮状态扩大,维持放电的期间。在这里,在存在所述壁电荷的放电单元,以互不相同的相位在一对扫描电极5和维持电极4上分别施加用于维持放电的电压脉冲(例如约200V的方波电压)。借助于此,对于写入显示状态的放电单元,每当电压极性发生变化就使其发生脉冲放电。
借助于该维持放电,放电空间中的激发的Xe原子发射147nm的谐振线,激发的Xe分子发射173nm为主体的分子线。该谐振线、分子线照射于荧光体层14表面,形成可见光的显示发光。然后,借助于RGB各色的以子场为单位的组合,实现多颜色、多灰度的显示。还有,在表面层8中没有写入壁电荷的非放电单元中,不发生维持放电,显示状态为黑显示状态。
在消除期间,对扫描电极5施加渐减型的消除脉冲,以此消除壁电荷。
保护层17的构成
PDP1的保护层17由层叠于电介质层7的表面层8、以及在其上配设的氧化镁微粒层16构成。
表面层8是厚度为约1微米的氧化镁薄膜,利用真空蒸镀方法、离子镀方法等公知的薄膜形成方法在电介质层7上形成。还有,该表面层8的材料不限于氧化镁,也可以构成为包含从氧化镁、氧化钙、氧化钡以及氧化锶中选出的至少一种金属氧化物。
氧化镁微粒层16具有比较均匀的粒径分布,具有使氧化镁微粒16a在平面上分散、凝集形成的结构。氧化镁微粒16a具备在表面附近,在一定的范围内包含卤素原子(氟原子)的结构。这种形态可以认为是例如一部分卤素原子与氧原子置换,以此在氧化镁的结晶结构中部分混合MgF2的结晶结构。这样的卤素原子包含于各氧化镁微粒16a中,至少包含在从表面到表面附近的区域,具体地说包含于从表面向微粒内部,深度4nm以内的范围为主的区域。
根据发明人的研究,利用氧化镁微粒16a对表面层8进行覆盖,以1.0%以上的投影面积比对表面层8进行覆盖是合适的。但是,本发明不限于此,,可以部分地以规定的覆盖率设置于表面层8的任意区域。或是例如也可以在各放电单元内的表面层8设置数个乃至于数百个左右的大型的氧化镁微粒16a。
在具有以上所述的氧化镁微粒层16a的PDP1中,在表面以及表面附近的区域存在卤素原子,因而二次电子发射系数γ增大的氧化镁微粒16a面对放电空间15地分散配置于表面层8,因此在PDP驱动时一旦接收到放电空间15内发生的放电产生的紫外线,就从各氧化镁微粒16a的表面向放电空间15内发射大量二次电子。其结果是,在PDP1中,与以往一样对驱动初期的放电开始电压Vf加以抑制,而且能够更好地开始放电,能够抑制放电延迟。
在这里,在PDP1中,配设氧化镁微粒层16a时,不在表面层8上覆盖那么多的氧化镁微粒16a,而采用平面分散配设的方式配设,将该氧化镁微粒层16对表面层8的覆盖率抑制在比较低的程度上。因此在前面板2,作为显示器能够确保适度的可见透射率,另一方面,对放电延迟的发生也有充分的抑制效果,其结果是,能够得到优异的图像显示功能。
通常,二次电子发射系数γ的增大对改善放电延迟的情况是比较有效的。为了增大二次电子发射系数γ,如专利文献1或2所述,已知有将氧缺陷或掺杂物引入晶格中,使能带中的局部能级(localizedlevel)增大的方法。但是这种方法中,氧化镁薄膜的结构会随时间变化而不够稳定,随着放电时间的增加,会发生结构劣化的情况,有可能发生放电特性的变化。
因此,在本发明的氧化镁微粒16a的制造方法中,如下所述,将各种卤化物作为烧结助剂使用,而且在烧结后形成用作为卤素原子的氟原子置换结晶中的氧原子的一部分的结构。这种制造方法中,不同于已有的用氧缺陷形成局部能级的方法,在结晶中借助于原子化控制形成局部能级。因此,能够随着时间的推移维持稳定的结晶结构,并且很好地且稳定地使二次电子发射系数γ增加,从而可望有能够改善放电延迟的作用。
还有,上述本发明的卤素原子的导入对放电延迟的改善效果通过控制从氧化镁微粒的颗粒表面发射电子而实现。也就是说,上述二次电子发射是主要发生于离颗粒表面深度数百pm的非常浅的区域的物理现象,因此氧化镁微粒表层的结构被认为是对放电延迟特性作出贡献的最大因素。本申请的发明人着眼于这一点潜心进行研究,作出了本发明,特别是对氧化镁颗粒表面和该表面附近的结构下了功夫。
这样,在本发明中,通过主动使卤素原子残留于氧化镁颗粒中,取得了一定的效果,与只是将卤素原子在烧结工序中作为助熔剂使用,不希望卤素原子残留的已有技术(专利文献5)相比具有不同的特征。
还有,在这里,例示了卤素原子采用氟原子的例子,但是此外也可以使用氯原子等各种卤族元素的原子。
又,在日本专利特开2006-202765号公报中记载了由包含卤素原子的氧化镁结晶膜构成的保护层的结构,但是该保护层中,面临放电空间的氧化镁薄膜的相同的表面附近包含卤素原子,这种结构与采用包含卤素原子的氧化镁微粒16a,而且卤素原子包围微粒的表面附近的结构不同。又,在本发明中,可以在表面层8的任意区域配设氧化镁微粒16a,具有能够精密控制卤素原子的使用量和使用区域的优点,因此本发明在这一点上也具有该已有技术的所没有的优点。
而且在该已有技术中,利用EB法形成氧化镁膜,同时能够在同一真空室实施将氟原子导入用的等离子体处理,但是可以认为该制造方法是不实际的制造方法,从制造成本等方面看来,显然对大量生产是不利的。与其相比,本发明的氧化镁微粒16a是如上所述在氧化镁前体中添加包含卤素原子的烧结助剂进行烧结得到的微粒,因此可以利用和以前相同的制造设施实现,包括制造成本,都是能够实现的,具有非常好的效果。
实施形态2
下面对本发明实施形态2的PDP1a,以与实施形态1的不同点为中心进行说明。
图4是表示实施形态2的PDP的结构的剖面图。
PDP1a的特征在于,不使用表面层8,在电介质层7的上面直接配设氧化镁微粒层16,以其作为保护层。形成氧化镁微粒层16的氧化镁微粒16a与实施形态1相同。
即使是采用具有这样的结构的PDP1a,也能够得到与PDP1相同的效果。也就是说,借助于在电介质层表面上配设的氧化镁微粒层16,在PDP驱动时,由于添加卤素原子,从二次电子发射系数γ增大的氧化镁微粒16a向放电空间15内发射大量的二次电子,对放电开始电压Vf和以往一样进行抑制,而且能够抑制放电延迟。又由于氧化镁微粒层16对电介质层7的覆盖率被抑制得比较低,能够在确保合适的可见透射率的同时也抑制放电延迟的发生,能够实现优异的图像显示特性。
此外,在PDP1a中,由于表面层8省略,所以形成该表面层用的工序(包含溅射法、离子镀法、电子束蒸镀法等的薄膜工艺)完全不需要。从而能够与其相应省略工序,而且能够降低制造成本,具有有效而且巨大的优点。
<PDP的制造方法>
下面对各实施形态的PDP1、1a的制造方法例进行说明。PDP1、1a的不同主要在于保护层附近的结构,其他制造工序是相同的。
后面板的制作
在厚度约2.6mm钠钙玻璃构成的后面板玻璃10的表面上,利用网板印刷方法以一定间隔涂布带状的以银为主成分的导体材料,形成厚度数微米(例如约5微米)的数据电极11。数据电极11的电极材料根据需要可以使用Ag、Al、Ni、Pt、Cr、Cu、Pd等金属、各种金属的碳化物或氮化物等导电性陶瓷等材料或这些材料的组合,或是将这些材料层叠形成的叠层电极。
在这里,为了将预定制作的PDP1做成40英寸级的NTSC标准或VGA标准的,将相邻的两个数据电极11的间隔设定为约0.4mm以下。
接着,在形成数据电极11的后面板玻璃10的整个面上涂布厚度约20~30微米的铅系或非铅系的低熔点玻璃和二氧化硅材料构成的玻璃糊,然后进行烧结形成电介质层12。
接着,在电介质层12面上以规定的图案形成隔壁13。该隔壁13是涂布低熔点玻璃材料糊,用喷砂法或光刻法将与相邻的放电单元(未图示)的边界周围隔开,将多个放电单元的排列形成为呈行和列分隔的“井”状形桁架图案。
如果形成了隔壁13,在隔壁13壁面与隔壁13之间露出的电介质层12的表面上涂布包含AC型PDP通常使用的红色(R)荧光体、绿色(G)荧光体、蓝色(B)荧光体中的某一种的荧光体墨液。将其烘干后烧结,分别作为荧光体层14。
能够使用的RGB各色荧光体的化学组成例如下所述。
红色荧光体;(Y、Gd)BO3:Eu、Y2O3:Eu
绿色荧光体;Zn2SiO4:Mn、YBO3:Tb、以及(Y、Gd)BO3:Tb
蓝色氧化体;BaMgAl10O17:Eu
各荧光体材料最好是平均粒径2.0微米的粉末。
上述荧光体墨液,是将例如30质量%的体积平均粒径2微米的蓝色荧光体、4.5质量%的质量平均分子量约为20万的乙基纤维素(ethycellulose)、65.5质量%的丁基卡必醇醋酸酯(butyl carbitolacetate)混合制作出的墨液。又,为了提高墨液对隔壁30的附着力,将粘度最终调整为2000~6000cps(2~6Pas)左右。然后利用例如弯液面(meniscu)方法、线喷法等公知的方法,用泵喷射荧光体墨液,将其从口径60微米的喷嘴向隔壁13之间喷射涂布。这时,使面板向隔壁20的长边方向移动,将荧光体墨液涂布成带状。其后,涂布的墨液在500℃烧结10分钟,形成荧光体层14。
如上所述,完成了后面板9的制作。
前面板2的制作
在厚度约2.6mm的钠钙玻璃构成的前面板玻璃3的面上制作显示电极对6。在这里,表示出利用印刷方法形成显示电极对6的例子,但是也可以用此外的其他方法,例如染色涂层、刮片涂层等方法形成。
首先,将ITO、SnO2、ZnO等透明电极材料按照最终形成约100nm的厚度的要求,以带状等规定的图案涂布在前面板玻璃上,使其干燥。以此制作透明电极41、51。
另一方面,在银粉与有机赋形剂(vehicle)中添加感光性树脂(光分解性树脂)混合形成的感光性膏经过调整,将其重叠涂布于所述透明电极41、51上,以具有与形成的总线的图案相配的开口部的掩模覆盖。然后从该掩模上曝光,经过显像工序,然后在590~600℃左右的烧结温度下烧结。以此在透明电极41、51上形成最终厚度为数微米的总线42、52。如果采用这种光掩模方法,与以往的100微米线宽为限的网板印刷方法相比,能够将总线42、52的线宽细化到30微米左右。总线42、52的金属材料除了银以外还可以采用Pt、Au、Al、Ni、Cr、或氧化锡、氧化铟等。总线42、52除了上述方法外,也可以采用蒸镀法、溅射法等形成电极材料膜后,用蚀刻处理形成。
接着,从显示电极对6上面,涂布软化点为550℃~600℃的铅系或非铅系的低熔点玻璃或二氧化硅材料粉末与丁基卡必醇醋酸酯(butyl carbitol acetate)等构成的有机粘接剂混合的糊。然后在550℃~650℃左右的温度下烧结,形成最终厚度为数微米~数十微米的电介质层7。
包含卤素原子的氧化镁微粒16a的制造方法
包含使用于氧化镁微粒层16的卤素原子的氧化镁微粒16a通过烧结氧化镁前体与烧结助剂的混合材料得到。
氧化镁前体可以使用氢氧化镁(Mg(OH)2)、碳酸镁(MgCO3)、醇镁、硝酸镁、醋酸镁中的一种以上。
烧结助剂可以使用氟化镁(MgF2)、氯化镁(MgCl2)、氟化铝(AlF3)、氟化钙(CaF2)、氟化锂(LiF)、氯化钠(NaCl)等卤素化合物中的一种以上。烧结以后残留的元素包含镁以外的元素的情况下,有些种类的元素有可能对放电特性有不良影响。因此,为了确保良好的放电特性,镁的卤素化合物是比较合适的。这样,可以分别使用不同的烧结助剂。
原料的混合方法可以采用使用溶剂的湿式混合、或使用干燥的粉末的干式混合。
在进行湿式混合的情况下,溶剂除了水以外可以采用乙醇、甲醇、异丙醇、正丙醇、正丁氧基醇(n-butoxy alcohol)、仲丁氧基醇、叔丁氧基醇等醇类;或醋酸丁酯、醋酸乙酯、醋酸甲酯、2-甲氧基醋酸乙酯等醋酸酯;或丙酮、甲基乙基酮、甲基异丁基酮等酮类,没有特别限定。
在进行干式混合的情况下,工业上通常使用的球磨机、媒体搅拌碾磨机、行星式球磨机、振动粉碎机、喷射粉碎机、V型混合机等。还有,原料中的粗大颗粒对放电特性有不良影响,因此为了粒度均匀,最好是预先进行分级。
氧化镁前体与烧结助剂的混合粉末在600℃~1800℃,最好是900℃~1500℃的温度下烧结15分钟~10小时,得到氧化镁微粒16a。
烧结温度和烧结时间有必要根据使用的前体的粒径和分级条件、烧结助剂的添加量、混合粉末量等各种条件进行适当调整。而且,为了得到所希望的放电特性,也可以控制烧结时气氛为氧化气氛或还原气氛。根据烧结的粉末量,为了提高与烧结助剂的混合的均匀性,在正式烧结之前经过预烧是理想的。
预烧工序是在大气中以700~1000℃的温度烧结15分钟~5小时,与正式烧结工序一样,烧结温度和烧结时间有必要根据上述各种条件的不同适当调整。预烧工序得到的粉末经过破碎混合之后在正式烧结工序中进行处理。这时预烧结的粉末的混合方法也可以是湿式混合和干式混合中的任意一种,但是在湿式混合的情况下,例如像水那样会同时溶解氧化镁的溶剂是不能够使用的,因此必须留意。各烧结工序中使用的烧结炉,可以采用工业上通常使用的炉子,例如推料炉等连续烧结式的炉子或间歇式的电炉、煤气烧结炉等。
而且,在正式烧结工序中得到的氧化镁微粒16a用球磨机或喷射粉碎机再度进行破碎,根据进行分级,以此能够调整氧化镁微粒16a的粒度分布和流动性。
在这里,通常用气相法制造的氧化镁微粒,其粒径比较参差不齐,因此,为了得到良好而且均匀的放电特性,需要选择在一定的粒径范围内微粒的分级工序。
而在本发明中,不采用气相氧化法,而如上所述采用对氧化镁前体进行烧结的方法。采用这种前体烧结法,前体的种类从候补(包含材料种类、粒径、粒度分布等各种条件不同的候补材料)中选定,而且对其烧结条件(烧结温度、烧结气氛、烧结时间等烧结所需要的各种条件)进行适当控制,这样可以适当控制氧化镁微粒的粒度分布。因此,用该方法得到的氧化镁微粒16a能够做得比气相氧化法得到的微粒粒径更均匀,而且能够将粒径控制在一定范围内(100nm~8微米,特别是在500nm~1微米)范围。
由于这个理由,在本发明中,通过使用前体烧结法,基本上不需要实施分级工序,可以原封不动地使用氧化镁微粒16a。因此,省略了分级工序使工序得到简化,对于提高制造效率和降低成本是非常有利的。而且本发明不像气相法那样需要专门的设备,具有能够用已有的一般的陶瓷制粉工序实施的优点,因此可以期望能够有效地抑制制造成本。
另一方面,本发明的制造方法中,能够得到比气相氧化法制作的微粒比表面积(BET)更小的微粒。在这里,比表面积小意味着氧化镁微粒16a不容易吸附不需要的气体,也就是意味着有良好的耐吸附性,因此能够得到具有良好的电子发射性能和均匀的放电特性的氧化镁微粒16a。
还有,包括正式烧结和预烧结,在烧结工序中,在烧结炉中的气氛下如果有过度的气体流动,则作为烧结助剂添加的卤素成分会随着流通的气体一起被烧掉,有时候最终生成物氧化镁微粒中的卤素浓度会比较低。这样的卤素浓度低下对氧化镁微粒表面的浓度调整有妨碍。因此,最好是采取防止发生这样的卤素成分被烧掉的情况的对策。例如将材料成分放入高纯铝制造的坩埚中,采取加盖等适当的密封对策,然后在烧结炉中进行烧结。
又,在本发明中,通过将卤素原子添加到氧化镁微粒中,以提高氧化镁的结晶性能,同时还有能够降低烧结温度的优点。氧化镁的烧结温度向来通常都在2000℃以上,但是通过将卤素原子添加到材料中,能够将烧结温度减少到大约500℃(即降低到约1500℃以下)。
氧化镁微粒表面附近的元素的分析
对于氧化镁微粒表面附近的卤族元素的定量分析,可以利用X光电子分光方法(XPS)进行测定。XPS方法是对试样表面照射波长已知的X线(例如Al Kα线、能量值1487eV),测定从试样飞出的光电子能量的表面分析方法,可以有选择地获得试样表面约4nm左右的信息。这种技术已经弄清楚了各种元素的相对灵敏度因子,利用XPS进行试样表面的金属元素组成比的测定可以说是已经建立的技术。
还有,在本发明中的所谓氧化镁微粒的表面附近,是指利用XPS进行测定的范围,是指从氧化镁表面向中心方向约4nm左右的区域。
在这里,如上所述,本发明的氧化镁微粒具有的二次电子发射特性主要由从微粒表面到深度数百pm的非常浅的区域的特性实现的,因此可以说使用XPS分析该例子的特性的方法是最合适的。
例如采用市售的XPS测定装置(ULVAC-PHI.INC制造的扫描行X射线光电子分光分析装置Quantera SXM),从Mg2p、F1s引起的峰值的强度比(峰值面积比)可以算出氟原子相对于Mg原子的比,因此可以用atm%等单位表示该计算出的结果。还有,在算出该原子比时,可以利用Shirley法去除背景,同时将高斯函数使用于峰拟合(peakfitting)。
保护层形成工序
接着,在后面板上形成保护层。在这里,在形成实施形态1的保护层17的情况下,在电介质层7上,利用氧化镁材料借助于真空蒸镀法或离子镀法等公知的薄膜形成法形成表面层8,其最终厚度约为1微米。
还有,该表面层8的材料可以由耐溅射性和二次电子发射系数γ优异的各种材料、例如碱土金属氧化物CaO、SrO、BaO、MgO中的至少一种以上构成。
接着,在形成的表面层8的表面上,利用喷雾法或静电涂布法、狭缝涂布法、刮板涂布法、模具涂布法,涂布上述制作的包含卤素原子的氧化镁微粒16a使其形成平面凝结。该涂布方法没有限定,可以用上述任何一种方法或此外的其他方法。考虑到制造成本,作为厚膜形成技术,通常使用工业上广泛应用的网板印刷方法。该印刷方法借助于使用的墨液的固形分的比例和网板的网目的规格能够容易地控制涂布量,这一点也是这种方法的优点。
还有,氧化镁微粒16a的涂布量可以由根据氧化镁微粒层16成膜前后前面板的直线透射光的变化量(可见光)的测定值定义的“覆盖率”进行设定。
该覆盖率具体地说可以用下式表示。
覆盖率(%)=(MgO微粒层16的成膜前的前面板直线透光量)/(MgO微粒层16的成膜后的前面板直线透光量)×100
在将氧化镁微粒16a涂布于表面层8之后,使溶剂干燥将其去除使各微粒固定下来。以此配设氧化镁微粒层16,完成实施形态1的保护层17。
另一方面,在形成实施形态2的保护层的情况下,在电介质层7的表面用网板印刷方法或喷雾方法直接将氧化镁微粒16a固定。借助于此,配设氧化镁微粒层16,形成实施形态2的保护层。
一旦利用上述步骤形成保护层,就完成了前面板2的制作。
PDP的完成
将制作的前面板2与后面板9用密封构件(玻璃料;frit glass)贴合,将数据电极11与显示电极对6正交配置,将前面板2与后面板9的外周边部作为密封区域。其后将放电空间15的内部抽真空到高真空(1.0×10-4Pa)程度左右,去除大气和杂质气体。然后,在该内部封入规定压力(通常是6.7×104~1.0×105Pa左右)的Ne-Xe系或He-Ne-Xe系、Ne-Xe-Ar系等Xe混合气体作为放电气体。混合气体中的Xe浓度采用15%~100%。
经过以上工序,完成了PDP1或1a。
还有,上述方法的例子中,前面板玻璃3和后面板玻璃10采用钠钙玻璃构成的面板,但是这是对于材料举出的一个例子,也可以采用此外的其他材料。
测量评价实验
接着,与比较例同时制作本发明的实施例,进行本发明的性能评价试验。还有,当然实施例的结构和性能评价试验的方法不是对本发明进行某种限定。
以完全不包含氟,在各种烧结温度中的某一温度烧结的试样作为比较例1~4。其中不添加MgF2(0.00mol%),在1000℃烧结的试样作为比较例1。又将含规定量的氟,在各烧结温度中的某一温度烧结的试样作为实施例1~14。
比较例1~4、实施例1~14的制作方法是,氧化镁前体采用纯度99.99%、平均粒径3微米的氢氧化镁。在实施例1~14中,还使用纯度99.9%的氟化镁作为烧结助剂。将这些材料称量出所希望的组成,使用行星式碾磨机和氧化锆珠,在纯水中进行湿式混合。将该混合物烘干后用乳钵粉碎,然后在高纯度氧化铝坩埚中烧结。
在这里,如上所述,在混合粉末量多的情况下,有必要经过预烧结过程,但是,比较例1~4、实施例1~14中,以相对于烧结炉的能力(容积、功率),足够少的量进行烧结,因此不经过预烧结过程。烧结条件采用1000℃、1050℃、1100℃、1200℃、1300℃中的任意温度,分别以其为最高温度,在烧结时保温15分钟。
表1表示以上所述的合成条件的一览表。
表1
烧结后的各氧化镁微粒用球磨机进行干式粉碎,然后使其通过尼龙制的筛子,进行分级,除去粗大的颗粒。
接着,在预先形成于前面板玻璃上的表面层上利用网板印刷方法形成氧化镁微粒层的薄膜。这时,调整氧化镁微粒与溶剂、树脂的混合比,以使所述覆盖率为4.5%,用3辊式辊轧机,形成网板印刷用的墨液。成膜后,在100℃的温度下烘干1小时后,在500℃温度下进行3小时烧结,烧去有机成分。
使用这样得到的前面板,制作与<PDP的制造方法>所说明的PDP相同的交流面放电型PDP(比较例1~4、实施例1~14)。
对制作完成的PDP进行放电延迟时间的评价。具体的方法是,每对各PDP中的任意一个像素反复施加数据脉冲和扫描脉冲,就测定施加脉冲之后到发生放电的时间(放电延迟时间)100次,计算出测定的放电延迟时间的最大值和最小值的平均值。延迟时间通过利用光传感器模块接收荧光体伴随放电发生的光,用数字式示波器观察所施加的脉冲波形与接收的光信号的波形而得到的。
测定值以将比较例1的放电延迟时间作为100的情况下的值进行归一化。这时将各PDP的放电延迟时间作为相对值A。该相对值A越小表示放电延迟时间越短。关于该评价,在这里,在放电延迟时间的相对值A降低到40%以下的情况下,判断为具有有效减小放电延迟的效果。而如果放电延迟时间的相对值A为20%以下,则判断为有极好的减小放电延迟的效果。
利用这样的方法进行测定评价的结果示于表2。在该表2中,表示出利用XPS对表1的各比较例1~4以及实施例1~14的氧化镁微粒进行组成分析,以镁原子的检测量归一化后的F原子的检测量。
<表2>
放电延迟时间的相对值A和氟相对于镁的含量
在表2所示的结果中,比较例1~4尽管是不添加MgF2制作的,但是,还是检测出很少的F原子的存在。其原因未能确定,但是被认为可能是XPS法的测定误差,或是在制造工序中从烧结炉的炉壁挥发出来的F成分或是从坩埚混入等非恒定的原因造成的,因此不是对实质性评价有影响的因素。
从表2可知,相对于比较例1,在本发明的实施例1~14中,放电延迟时间的相对值减小到40%以下。而且在其中,在实施例1~12中,上述相对值降低到20.3%以下,可以确认已经发挥了更明显的效果。
从而,根据表2所示的结果,可以说放电延迟的降低效果在F量相对于Mg量为6.12atm%以上,21.99atm%以下范围是理想的。又,更理想的范围可以说是6.12atm%以上,19.30atm%以下。
另一方面,在比较例1~4中,都是F量相对于Mg量为1.00atm%以下的结构,其中比较例2、4中可以看到放电延迟在某种程度上得到改善。但是在比较例3中,看不出这样的放电延迟的改善效果。根据该结果可以认为如果F量相对于Mg量小于1.00atm%,则放电延迟多少有一些改善,但是不能够得到稳定的放电特性。
接着,以表2的试验结果中表示出最好的放电特性的PDP(实施例9)为依据,制作改变氧化镁微粒对表面层的覆盖率的各种面板。所述覆盖率通过调节包含于网板印刷用的墨液中的氧化镁微粒量和印刷次数达到所希望的数值。又,PDP的总体的制造方法采用以上述制造方法为依据的方法。
使覆盖率在0.1%~30%的范围内变化,对上述放电特性进行评价。又,制作不具备氧化镁微粒层的PDP作为比较例5,提供评价。还制作具备利用气相合成方法制作的市售的氧化镁微粒构成的氧化镁微粒层的PDP(覆盖率约17%~75%),提供评价。
放电延迟时间的评价是以将比较例5的放电时间作为100的情况下的相对值为放电延迟时间的相对值B进行的。关于这时的评价,在放电延迟时间的相对值B降低到15%以下的情况下判定为有一定的效果。而更理想的是如果放电延迟时间的相对值B为5%以下,则判定为极其有效。
其结果示于表3。
表3
覆盖率与放电延迟时间的相对值B
※与实施例9相同
如表3所示,在本发明的实施例15~20中,都可以确认放电特性得到改善。又,其中实施例17~20中,可以确认该放电特性有更明显的改善。
另一方面,在使用气相氧化法制作的氧化镁的比较例6~8中,例如在比较例6中覆盖率为5.8%的情况下,放电延迟的相对值为83.33%,放电延迟不能得到充分的改善效果。还有,像比较例8那样,覆盖率一旦达到75%,放电延迟时间充分缩小,但是这样的结构由于会发生别的如下所述的问题,因此是不理想的。
也就是说,通常从前面板一侧被观察到的荧光体发出的可见光,由于与上述覆盖率成反比例而被遮住,因此覆盖率基本上应该被抑制在较小的程度。从而,比较例8的PDP中,其放电延迟虽然有一定的改善效果,但是发出的可见光少,导致辉度下降,有可能对图像显示性能发生影响,因此是不理想的。
在这里,在本发明中,利用以包含卤素原子的氧化镁微粒形成的氧化镁微粒层,这样即使是比较小的覆盖率也能够得到良好的防止放电延迟的效果。从而,本发明的结构即使是放电延迟时间与比较例相同或稍小,也能够借助于将覆盖率抑制在较低的水平,确保良好的可见光发光量。结果,由于在减小放电延迟时间的同时也得到良好的辉度,可以说在能够发挥优良的图像显示特性这一点上是很有优势的。
从上述各种考察确认,相对于已有的PDP,本发明是具有优势的。
工业应用性
本发明的PDP,特别是作为能够以低电压驱动高精细图像显示的气体放电面板技术,可以使用于交通设备和公共设施、家庭等的电视装置以及计算机用的显示装置等。
Claims (8)
1.一种等离子体显示面板,其配设电极和电介质层的第1基板隔着放电空间与第2基板相对配置,该第1和第2两个基板的周围被密封,其特征在于,
在所述第1基板的表面上,面对所述放电空间配设包含卤素原子的氧化镁微粒构成的氧化镁微粒群,
在所述氧化镁微粒中,相对于镁原子以6.12atm%以上21.99atm%以下的比例含有所述卤素原子。
2.根据权利要求1所述的等离子体显示面板,其特征在于,
所述卤素原子相对于镁原子的比例为6.12atm%以上19.30atm%以下。
3.根据权利要求1所述的等离子体显示面板,其特征在于,
在所述电介质层的放电空间一侧设置包含从氧化镁、氧化钙、氧化钡、氧化锶中选择出的至少一种金属氧化物的表面层,所述氧化镁微粒群配设于所述表面层的放电空间一侧。
4.根据权利要求1所述的等离子体显示面板,其特征在于,
所述卤素原子至少包含于从所述氧化镁微粒的表面到向内部4nm以内的区域。
5.根据权利要求1所述的等离子体显示面板,其特征在于,
所述卤素原子是氟原子或氯原子。
6.根据权利要求1所述的等离子体显示面板,其特征在于,
氧化镁微粒群对电介质层以1.0%以上31.5%以下的投影面积比覆盖。
7.一种等离子体显示面板的制造方法,具有对配设电极和电介质层的第1基板在所述电介质层的表面上配设氧化镁微粒的氧化镁微粒配设工序;以及将第1基板与第2基板对置配设并且加以密封的工序,其特征在于,
在氧化镁微粒配设工序中使用的氧化镁微粒是
对氧化镁前体添加氟化镁、氯化镁、氟化铝、氟化钙、氟化锂、氯化钠中的一种以上作为烧结助剂,对添加烧结助剂后的材料进行烧结得到的,而且
在所述氧化镁微粒中,相对于镁原子以6.12atm%以上21.99atm%以下的比例含有卤素原子。
8.一种等离子体显示面板的制造方法,具有对配设电极和电介质层的第1基板,在所述电介质层的表面上形成表面层的表面层形成工序;以及将第1基板与第2基板对置配设并且加以密封的工序,其特征在于,
在表面层形成工序与密封工序之间,具有在表面层的表面上配设氧化镁微粒的氧化镁微粒配设工序,
在表面层形成工序中,对于电介质层的表面,采用包含氧化镁、氧化钙、氧化钡、氧化锶中选择出的至少一种金属氧化物的材料来形成表面层,
在氧化镁微粒配设工序中使用的氧化镁微粒是
对氧化镁前体添加氟化镁、氯化镁、氟化铝、氟化钙、氟化锂、氯化钠中的一种以上作为烧结助剂,对添加烧结助剂后的材料进行烧结得到的,而且
在所述氧化镁微粒中,相对于镁原子以6.12atm%以上21.99atm%以下的比例含有卤素原子。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070152 | 2007-03-19 | ||
JP070152/2007 | 2007-03-19 | ||
JP174433/2007 | 2007-07-02 | ||
JP2007174433 | 2007-07-02 | ||
PCT/JP2008/000543 WO2008129775A1 (ja) | 2007-03-19 | 2008-03-12 | プラズマディスプレイパネルとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101542674A CN101542674A (zh) | 2009-09-23 |
CN101542674B true CN101542674B (zh) | 2011-12-07 |
Family
ID=39875312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008800005949A Expired - Fee Related CN101542674B (zh) | 2007-03-19 | 2008-03-12 | 等离子体显示面板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8072143B2 (zh) |
JP (1) | JP4659118B2 (zh) |
KR (1) | KR20090122336A (zh) |
CN (1) | CN101542674B (zh) |
WO (1) | WO2008129775A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010015699A (ja) * | 2008-07-01 | 2010-01-21 | Panasonic Corp | プラズマディスプレイパネルの製造方法及びプラズマディスプレイパネル用金属酸化物ペーストの製造方法 |
JP2010238489A (ja) * | 2009-03-31 | 2010-10-21 | Panasonic Corp | プラズマディスプレイパネル |
KR20120095467A (ko) * | 2010-01-22 | 2012-08-28 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 제조 방법 |
JP5587131B2 (ja) * | 2010-10-15 | 2014-09-10 | パナソニック株式会社 | プラズマディスプレイパネル |
JP5745821B2 (ja) * | 2010-11-12 | 2015-07-08 | タテホ化学工業株式会社 | フッ素含有酸化マグネシウム発光体及びその製造方法 |
JP6049509B2 (ja) * | 2012-03-28 | 2016-12-21 | 日本碍子株式会社 | セラミックヒーター、ヒーター電極及びセラミックヒーターの製法 |
JP2014179570A (ja) * | 2013-03-15 | 2014-09-25 | Taiyo Yuden Co Ltd | コモンモードチョークコイル |
CN103311072A (zh) * | 2013-06-21 | 2013-09-18 | 四川虹欧显示器件有限公司 | 一种新型pdp功能层浆料配方与量产应用工艺 |
CN105315992A (zh) * | 2014-06-25 | 2016-02-10 | 松下知识产权经营株式会社 | 荧光体、深紫外光发光器件以及荧光体的制造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428273A (en) | 1987-07-24 | 1989-01-30 | Harima Ceramic Co Ltd | Production of high-purity magnesium oxide sintered compact |
JP3918879B2 (ja) | 1995-02-27 | 2007-05-23 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイ用二次電子放出材料及びプラズマディスプレイパネル |
JPH09141348A (ja) | 1995-11-17 | 1997-06-03 | Takao Nishifuji | 凹凸付与装置 |
JP3247632B2 (ja) | 1997-05-30 | 2002-01-21 | 富士通株式会社 | プラズマディスプレイパネル及びプラズマ表示装置 |
JP2003303547A (ja) * | 2002-04-11 | 2003-10-24 | Hitachi Ltd | プラズマ表示装置用保護膜及びプラズマ表示装置 |
DE60329013D1 (de) | 2002-11-22 | 2009-10-08 | Panasonic Corp | Plasmaanzeigetafel und verfahren zu ihrer herstellung |
JP4481131B2 (ja) | 2004-05-25 | 2010-06-16 | パナソニック株式会社 | プラズマディスプレイ装置 |
TW200613235A (en) | 2004-06-04 | 2006-05-01 | Tateho Kagaku Kogyo Kk | Monocrystal oxide magnesium sintered body and fabricating method thereof and plasma display panel |
JP4575035B2 (ja) * | 2004-06-04 | 2010-11-04 | タテホ化学工業株式会社 | 単結晶酸化マグネシウム焼結体及びその製造方法並びにプラズマディスプレイパネル用保護膜 |
JP4399344B2 (ja) | 2004-11-22 | 2010-01-13 | パナソニック株式会社 | プラズマディスプレイパネルおよびその製造方法 |
JP4541868B2 (ja) | 2004-12-17 | 2010-09-08 | パナソニック株式会社 | プラズマディスプレイパネルおよびその製造方法 |
KR100726668B1 (ko) * | 2005-01-21 | 2007-06-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 제조방법 |
US7749686B2 (en) * | 2005-09-30 | 2010-07-06 | Fujifilm Corporation | Method for producing conductive film and light-sensitive material for conductive film production |
JP4562742B2 (ja) | 2006-02-21 | 2010-10-13 | 宇部マテリアルズ株式会社 | フッ素含有酸化マグネシウム粉末 |
US8004190B2 (en) * | 2006-10-20 | 2011-08-23 | Panasonic Corporation | Plasma display panel and method for manufacture of the same |
JP4542080B2 (ja) * | 2006-11-10 | 2010-09-08 | パナソニック株式会社 | プラズマディスプレイパネル及びその製造方法 |
US7495927B2 (en) | 2007-01-24 | 2009-02-24 | Epson Imaging Devices Corporation | Mount structure, electro-optical device, and electronic apparatus |
-
2008
- 2008-03-12 CN CN2008800005949A patent/CN101542674B/zh not_active Expired - Fee Related
- 2008-03-12 US US12/375,295 patent/US8072143B2/en not_active Expired - Fee Related
- 2008-03-12 WO PCT/JP2008/000543 patent/WO2008129775A1/ja active Application Filing
- 2008-03-12 JP JP2009510755A patent/JP4659118B2/ja not_active Expired - Fee Related
- 2008-03-12 KR KR1020097002291A patent/KR20090122336A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20090122336A (ko) | 2009-11-27 |
JPWO2008129775A1 (ja) | 2010-07-22 |
WO2008129775A1 (ja) | 2008-10-30 |
US8072143B2 (en) | 2011-12-06 |
JP4659118B2 (ja) | 2011-03-30 |
US20090309496A1 (en) | 2009-12-17 |
CN101542674A (zh) | 2009-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101542674B (zh) | 等离子体显示面板及其制造方法 | |
CN101479827B (zh) | 等离子显示面板及其制造方法 | |
CN101496126B (zh) | 等离子体显示面板 | |
CN101595547B (zh) | 等离子体显示面板及其制造方法 | |
CN101681761A (zh) | 等离子显示面板 | |
JP2008112745A (ja) | プラズマディスプレイパネルとその製造方法 | |
CN101563748B (zh) | 等离子体显示面板及其制造方法 | |
JP2009170191A (ja) | プラズマディスプレイパネルとその製造方法 | |
CN101790769B (zh) | 等离子体显示面板 | |
KR101102721B1 (ko) | 플라스마 디스플레이 패널 | |
KR100524777B1 (ko) | 플라즈마 디스플레이 패널 제조 방법 | |
CN102893366A (zh) | 等离子体显示面板 | |
JP2009301841A (ja) | プラズマディスプレイパネル | |
WO2010095343A1 (ja) | プラズマディスプレイパネル | |
JP2009301865A (ja) | プラズマディスプレイパネル | |
JP2011238381A (ja) | プラズマディスプレイパネル | |
JP2011171221A (ja) | プラズマディスプレイパネルとその製造方法 | |
JP2011238382A (ja) | プラズマディスプレイパネルおよびその製造方法 | |
JP2013008507A (ja) | プラズマディスプレイパネル | |
CN101636809A (zh) | 等离子体显示屏 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20140312 |