CN101593737B - 集成电路的封环结构 - Google Patents

集成电路的封环结构 Download PDF

Info

Publication number
CN101593737B
CN101593737B CN2009101362916A CN200910136291A CN101593737B CN 101593737 B CN101593737 B CN 101593737B CN 2009101362916 A CN2009101362916 A CN 2009101362916A CN 200910136291 A CN200910136291 A CN 200910136291A CN 101593737 B CN101593737 B CN 101593737B
Authority
CN
China
Prior art keywords
seal ring
ring structure
envelope
zone
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101362916A
Other languages
English (en)
Other versions
CN101593737A (zh
Inventor
李东兴
张添昌
钟元鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101593737A publication Critical patent/CN101593737A/zh
Application granted granted Critical
Publication of CN101593737B publication Critical patent/CN101593737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供集成电路的多种封环结构，其中一种封环结构包括：封环，沿着集成电路的周边排列，其中，封环至少包括第一部分和第二部分，第二部分位于模拟和/或射频电路块的外侧，且第二部分将模拟和/或射频电路块进行屏蔽；P+区域，形成于P型衬底中，P+区域位于第二部分之下；以及浅沟隔离结构，围绕着P+区域并横向延伸至第二部分的导电环壁的底部。本发明提供的集成电路的封环结构能减少衬底的噪声耦合。

Description

集成电路的封环结构
技术领域
本发明是有关于半导体组件，更特别地，是有关于集成电路的封环(seal ring)结构。
背景技术
制造技术的改进促使整体功能块集成在单片IC上，而之前的整体功能块在电路板上以多个芯片的形式实现。混合信号电路是一个特别重要的发展，其组合模拟电路和数字电路在单片IC上。
然而，实现混合信号电路的一个主要技术障碍是IC的不同端口(例如，从数字端口到模拟端口)之间的噪声耦合。通常地，集成电路芯片包括一个封环，用以保护芯片免受潮湿降级(moisture degradation)或离子污染(ioniccontamination)的影响。封环典型地由金属和接触/通孔层(contact/via layer)的堆叠组成，并结合集成电路组件的制造，逐步地形成绝缘体和金属的序列沉积(sequential depositions)。
现已发现，噪声(例如可起源于数字电源信号线VDD或数字电路的信号焊盘的噪声)经过封环传送，并负面地影响敏感的模拟和/或射频(RF)电路的性能。
图1是传统的技术的封环结构524的概要的截面示意图。如图1所示，封环结构524分为两个部分，即第一部分524a和与第一部分524a空间相隔的第二部分524b。在第一部分524a和第二部分524b之间，有一个断开区域(chippedregion)525。第二部分524b包括一个导电环壁(conductive rampart)701，由金属层(M1和M2)和接触/通孔层(C和V1)的堆叠组成。第二部分524b进一步包括位于导电环壁701之下的P+区域702和位于P+区域702之下的P井704。P+区域702和P井704通过浅沟隔离(shallow trench isolation，STI)结构760与位于第一部分524a的导电环壁601之下的P+区域602和P井604相隔。
发明内容
混合信号电路的经过封环的噪声负面地影响敏感的模拟和/或RF电路的性能。本发明提供一种集成电路的封环结构以解决上述问题。
本发明提供一种集成电路的封环结构，包括：封环，沿着集成电路的周边排列，其中，封环至少包括第一部分和第二部分，第二部分位于模拟和/或射频电路块的外侧，且第二部分将模拟和/或射频电路块进行屏蔽，其中，该第二部分的导电环壁包括堆叠的硅层、金属层或接触/通孔层；P+区域，形成于P型衬底中，P+区域位于第二部分之下；以及浅沟隔离结构，围绕P+区域并横向延伸至第二部分的导电环壁的该硅层底部。
本发明另提供一种集成电路的封环结构，包括：封环，沿着集成电路的周边排列，其中，封环至少包括第一部分和第二部分，第二部分位于模拟和/或射频电路块的外侧，并将模拟和/或射频电路块进行屏蔽，其中，该第二部分的导电环壁包括堆叠的硅层、金属层或接触/通孔层；深N井，形成于P型衬底中，深N井位于第二部分之下；P+区域，位于深N井之上；以及浅沟隔离结构，围绕P+区域并横向延伸至该第二部分的导电环壁的该硅层的底部。
本发明提供的集成电路的封环结构能减少衬底的噪声耦合。
附图说明
图1是传统的技术的封环结构524的概要的截面示意图；
图2是本发明一实施例的具有封环结构12的集成电路芯片10的平面示意图；
图3是本发明的封环的第二部分布局(layout)的透视放大俯视示意图；
图4是本发明一实施例的概要的截面示意图；
图5是本发明另一实施例的概要的截面示意图；
图6是本发明再一实施例的概要的截面示意图；
图7是本发明另一较佳实施例的具有封环结构12的集成电路芯片10a的平面示意图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定组件。所属技术领域的技术人员应可理解，制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分准则。在通篇说明书及权利要求中所提及的“包含”为开放式用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。藉由以下的较佳实施例的叙述并配合全文的图2至图7说明本发明，但以下叙述中的装置、组件与方法、步骤乃用以解释本发明，而不应当用来限制本发明。
本发明是关于集成电路的封环结构。封环结构的封环数量取决于设计的需要而不是只限于下述实施例。如果是外部封环，那这个封环可以是一个连续封环，而内部封环可被划分为至少两个部分，包括位于集成电路的敏感的模拟和/或RF电路块之前的导电环壁。
位于导电环壁之下的深N井将模拟和/或RF电路进行屏蔽，免受衬底噪声(例如经过外部封环传送的噪声)的影响，因而减少噪声耦合效应。连续的外部封环防止水分和腐蚀性物质进入IC。本发明能通过延长内部封环的底部的分离的金属环壁部分和/或通过移除内部封环的底部的分离的金属环壁部分的P井，以减少或消除电阻式耦合噪声。当芯片衬底(bulk)的偏置电位和切换器的地电位相连时，电阻式耦合是指切换器的瞬态跳变通过P+型衬底的接触孔和衬底寄生电阻耦合到芯片的衬底电位。
图2至图7中，相同的数字指示相同的区域、层或组件。请参考图2至图4，图2是本发明一实施例的具有封环结构12的集成电路芯片10的平面示意图。图3是本发明的封环的第二部分布局(layout)的透视放大俯视示意图。图4是本发明一实施例的概要的截面示意图，进一步是为沿着图2的线路I-I’的概要的截面示意图。如图2所示，集成电路芯片10包括至少一个模拟和/或射频(RF)电路块14、数字电路16和围绕并保护模拟和/或RF电路块14和数字电路16的封环结构12。
集成电路芯片10进一步包括多个输入/输出(I/O)焊盘20。如上所述，噪声(例如起源于数字电源VDD信号线或数字电路16的信号输出焊盘20a的噪声)可经过封环传送并负面地影响敏感的模拟和/或RF电路14的性能。在图2中，特别指示出噪声传送路径30。噪声也可经过衬底传送，并负面地影响敏感的模拟和/或RF电路14的性能。本发明旨在处理此问题。
根据本发明，沿着芯片周边排列的封环结构12包括连续的外部封环122和非连续的内部封环124。尽管本实施例所示的封环结构12为双环结构，封环结构的封环数量取决于设计需要而不是只限于本实施例。此外，尽管在本实施例中外部封环122是连续的且内部封环124是非连续的，但内部封环既能是连续的又能是非连续的。内部封环124包括至少两个部分，即第一部分124a和与第一部分124a空间相隔的第二部分124b。在第一部分124a和第二部分124b之间，提供一个断开区域125。
如图4所示，第一部分124a和第二部分124b主要位于P型衬底100的主表面100a上。第一部分124a包括一个导电环壁201，导电环壁201包括堆叠的金属层(例如M1和M2)和接触/通孔层(例如C和V1)，并结合集成电路组件的制造，逐步地形成绝缘体和金属的序列沉积。第一部分124a进一步包括位于导电环壁201之下的P+区域202，根据本发明，在P+区域202之下可以不存在P井。
第二部分124b可直接位于模拟和/或RF电路块14的外侧，用以屏蔽经过连续的外部封环122传送的噪声。更适合的是，第二部分124b的长度等于或大于被屏蔽的模拟和/或RF电路块14的跨度(span)。在P型衬底100的主表面100a上，第二部分124b包括导电环壁301，导电环壁301包括堆叠的环状硅层300、金属层(例如M1和M2)和接触/通孔层(例如C和V1)，并结合集成电路组件的制造，逐步地形成绝缘体和金属的序列沉积。
如图3所示，由斜线区域所指示的环状硅层300，位于导电环壁301的底部，并围绕着P+区域302。在STI结构360上设置环状硅层300用以提供接触机械力，并避免芯片切割(die saw)问题。在导电环壁301的底部，STI结构360横向延伸，以增加电阻值，从而减少衬底噪声耦合。
在导电环壁301之下，第二部分124b进一步包括由STI结构360所环绕的P+区域302。根据本发明，P+区域302具有一个最小化表面区，且可使用严格的尺寸设计(dimension design)规则进行制造。P+区域302在制造过程中允许水分或离子的通过。在另一实施例中，可省略P+区域302，或将其从导电环壁301的下面移除。P+区域302的移除可增加电阻值，从而抑制衬底电阻式耦合噪声。通过延伸STI至导电环壁301之下，并通过从内部封环124中移除P井，可减少或消除电阻式耦合效应。
图5是本发明另一实施例的概要的截面示意图。如图5所示，内部封环124包括两个部分，即第一部分124a和与第一部分124a空间相隔的第二部分124b。在第一部分124a和第二部分124b之间，提供一个断开区域125。第二部分124b包括一个导电环壁301，导电环壁301包括堆叠的金属层(例如M1和M2)和接触/通孔层(例如C和V1)。第二部分124b进一步包括位于导电环壁301之下的P+区域302。P+区域302通过STI结构360’与位于导电环壁201之下的P+区域202相隔，其中在导电环壁301的底部STI结构360’并未横向延伸。从封环结构中移除P井以增加衬底电阻值。
图6是本发明再一实施例的概要的截面示意图。如图6所示，在内部封环124的第二部分124b的导电环壁301之下，设置P+区域302、STI结构360和深N井310，其中，P+区域302位于深N井310之上，图6除深N井310之外的其它结构与图4相同。根据本发明，深N井可具有一个大约19000-21000埃的结深(junction depth)。深N井310可接地或耦接到供应电压，例如VDD。使用本发明是有益的，因为深N井310位于第二部分124b之下，可抑制电容式耦合。
图7是本发明另一较佳实施例的具有封环结构12的集成电路芯片10a的平面示意图，其中相同的数字指示相同的区域，层或组件。如图7所示，同样地，集成电路芯片10a包括至少一个模拟和/或RF电路块14、数字电路16和围绕并保护模拟和/或RF电路块14和数字电路16的封环结构12。集成电路芯片10a进一步包括多个输入/输出(I/O)焊盘20。噪声(例如起源于数字电源VDD信号线或数字电路16的信号输出焊盘20a的噪声)可经过封环传送并负面地影响敏感的模拟和/或RF电路14的性能。
封环结构12包括连续外部封环122和非连续内部封环124。尽管本实施例所示的封环结构12为双环结构，封环结构的封环数量取决于设计需要而不是只限于本实施例。此外，尽管在本实施例中外部封环122是连续的且内部封环124是非连续的，但外部封环既能是连续的又能是非连续的，内部封环同样既能是连续的又能是非连续的。内部封环124包括至少两个部分，即第一部分124a和第二部分124b。第二部分124b屏蔽经过外部封环122而传送的噪声。更适合的是，第二部分124b的长度等于或大于被屏蔽的模拟和/或RF电路块14的跨度(span)。
第二部分124b的封环结构可类似于前述的图3和图4所示的结构。根据本发明，第二部分124b可耦接独立的接地端或独立的供应电压。根据本发明，第二部分124b可通过独立的焊盘和互连引线(interconnection trace)而耦接到独立的接地端。在此使用的“独立”意味着接地端、焊盘或供应电压不是模拟电路、RF电路或数字电路所常用的。
在本实施例中，第二部分124b可通过互连引线124c耦接一独立焊盘20b。互连引线124c可包括集成电路芯片10a的一个最顶金属层和一个铝层(图未显示)。通过这样处理，第二部分124b可耦接独立的接地端(图未显示)或独立的供应电压，例如Vss，因而显著地减少噪声耦合。
上述的实施例仅用来例举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何所属技术领域的技术人员依据本发明的精神而轻易完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。

Claims (14)

1.一种集成电路的封环结构，其特征在于，该封环结构包括：
封环，沿着该集成电路的周边排列，其中，该封环至少包括第一部分和第二部分，该第二部分位于模拟和/或射频电路块的外侧，且该第二部分将该模拟和/或射频电路块进行屏蔽，其中，该第二部分的导电环壁包括堆叠的硅层、金属层或接触/通孔层；
P+区域，形成于P型衬底中，该P+区域位于该第二部分之下；以及
浅沟隔离结构，围绕该P+区域并横向延伸至该第二部分的导电环壁的该硅层的底部。
2.如权利要求1所述的封环结构，其特征在于，该封环是非连续的，该第二部分与该第一部分空间相隔。
3.如权利要求1所述的封环结构，其特征在于，进一步包括位于该封环之外的连续的外部封环。
4.如权利要求1所述的封环结构，其特征在于，该第二部分的长度等于或大于该被屏蔽的模拟和/或射频电路块的跨度。
5.如权利要求1所述的封环结构，其特征在于，该导电环壁结合该集成电路的制造而形成。
6.如权利要求1所述的封环结构，其特征在于，在该P+区域之下无设置P井。
7.一种集成电路的封环结构，其特征在于，该封环结构包括：
封环，沿着该集成电路的周边排列，其中，该封环至少包括第一部分和第二部分，该第二部分位于模拟和/或射频电路块的外侧，并将该模拟和/或射频电路块进行屏蔽，其中，该第二部分的导电环壁包括堆叠的硅层、金属层或接触/通孔层；
深N井，形成于P型衬底中，该深N井位于该第二部分之下；
P+区域，位于该深N井之上；以及
浅沟隔离结构，围绕该P+区域并横向延伸至该第二部分的导电环壁的该硅层的底部。
8.如权利要求7所述的封环结构，其特征在于，该封环是非连续的，该第二部分与该第一部分空间相隔。
9.如权利要求7所述的封环结构，其特征在于，进一步包括位于该封环之外的连续外部封环。
10.如权利要求7所述的封环结构，其特征在于，该第二部分的长度等于或大于该被屏蔽的模拟和/或射频电路块的跨度。
11.如权利要求7所述的封环结构，其特征在于，该深N井具有一个19000-21000埃的结深。
12.如权利要求7所述的封环结构，其特征在于，该深N井接地或耦接到供应电压。
13.如权利要求7所述的封环结构，其特征在于，该导电环壁结合该集成电路的制造而形成。
14.如权利要求7所述的封环结构，其特征在于，在该P+区域之下无设置P井。
CN2009101362916A 2008-05-29 2009-05-05 集成电路的封环结构 Active CN101593737B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US5718508P 2008-05-29 2008-05-29
US61/057,185 2008-05-29
US12/340,737 2008-12-21
US12/340,737 US20090294897A1 (en) 2008-05-29 2008-12-21 Seal ring structure for integrated circuits

Publications (2)

Publication Number Publication Date
CN101593737A CN101593737A (zh) 2009-12-02
CN101593737B true CN101593737B (zh) 2012-04-04

Family

ID=41378730

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009100009306A Active CN101593745B (zh) 2008-05-29 2009-01-22 用于集成电路的封环结构
CN2009101362916A Active CN101593737B (zh) 2008-05-29 2009-05-05 集成电路的封环结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009100009306A Active CN101593745B (zh) 2008-05-29 2009-01-22 用于集成电路的封环结构

Country Status (4)

Country Link
US (3) US8188578B2 (zh)
JP (2) JP5274264B2 (zh)
CN (2) CN101593745B (zh)
TW (2) TWI412103B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803290B2 (en) * 2008-10-03 2014-08-12 Qualcomm Incorporated Double broken seal ring
US7898056B1 (en) * 2008-12-09 2011-03-01 Alvand Technology, Inc. Seal ring for reducing noise coupling within a system-on-a-chip (SoC)
US8933567B2 (en) * 2010-05-21 2015-01-13 Qualcomm Incorporated Electrically broken, but mechanically continuous die seal for integrated circuits
US8546903B2 (en) * 2010-10-07 2013-10-01 Texas Instruments Incorporated Ionic isolation ring
US8810001B2 (en) * 2011-06-13 2014-08-19 Mediatek Inc. Seal ring structure with capacitor
CN102930068B (zh) * 2011-10-26 2016-03-02 中国人民解放军重庆通信学院 一种结构-声耦合系统的等效电路模型
US8921978B2 (en) * 2012-01-10 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dual DNW isolation structure for reducing RF noise on high voltage semiconductor devices
US9295157B2 (en) 2012-07-13 2016-03-22 Skyworks Solutions, Inc. Racetrack design in radio frequency shielding applications
US8530997B1 (en) 2012-07-31 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Double seal ring
JP6157100B2 (ja) * 2012-12-13 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US8987067B2 (en) * 2013-03-01 2015-03-24 International Business Machines Corporation Segmented guard ring structures with electrically insulated gap structures and design structures thereof
JP6026322B2 (ja) * 2013-03-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置およびレイアウト設計システム
US8901714B2 (en) * 2013-03-14 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Transmission line formed adjacent seal ring
US8957496B2 (en) * 2013-04-17 2015-02-17 Freescale Semiconductor, Inc. Integrated circuit chip with discontinuous guard ring
US9601625B2 (en) * 2013-07-15 2017-03-21 Taiwan Semiconductor Manufacturing Company Limited Guard ring structure of semiconductor arrangement
CN104347596B (zh) * 2013-08-08 2017-02-08 中芯国际集成电路制造(上海)有限公司 芯片的密封环结构
CN104749806B (zh) * 2015-04-13 2016-03-02 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US10366956B2 (en) * 2015-06-10 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10410975B1 (en) * 2015-09-04 2019-09-10 Microsemi Solutions (U.S.), Inc. Processed wafer of scalable electrical circuits, method for making same, and device comprising scaled electrical circuits
US9865503B2 (en) * 2015-11-06 2018-01-09 Marvell Israel (M.I.S.L) Ltd. Method to produce a semiconductor wafer for versatile products
CN106876318B (zh) * 2015-12-11 2020-05-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US10374912B2 (en) * 2016-07-28 2019-08-06 Cisco Technology, Inc. Detecting and measuring microbursts in a networking device
US10546780B2 (en) 2016-09-07 2020-01-28 Texas Instruments Incorporated Methods and apparatus for scribe seal structures
US9923051B1 (en) * 2016-09-21 2018-03-20 Xilinx, Inc. Substrate noise isolation structures for semiconductor devices
US20180138081A1 (en) * 2016-11-15 2018-05-17 Vanguard International Semiconductor Corporation Semiconductor structures and method for fabricating the same
JP6936027B2 (ja) * 2017-03-09 2021-09-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10546822B2 (en) 2017-08-30 2020-01-28 Globalfoundries Inc. Seal ring structure of integrated circuit and method of forming same
US11456247B2 (en) 2019-06-13 2022-09-27 Nanya Technology Corporation Semiconductor device and fabrication method for the same
US11682632B2 (en) * 2020-04-15 2023-06-20 Qualcomm Incorporated Integrated device comprising periphery structure configured as an electrical guard ring and a crack stop
US11740418B2 (en) 2021-03-23 2023-08-29 Globalfoundries U.S. Inc. Barrier structure with passage for waveguide in photonic integrated circuit
CN117371171B (zh) * 2023-08-31 2024-05-24 湖北江城实验室科技服务有限公司 密封环可靠性的评估方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475255A (en) * 1994-06-30 1995-12-12 Motorola Inc. Circuit die having improved substrate noise isolation
US6537849B1 (en) * 2001-08-22 2003-03-25 Taiwan Semiconductor Manufacturing Company Seal ring structure for radio frequency integrated circuits

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring
US6424022B1 (en) * 2000-03-12 2002-07-23 Mobilink Telecom, Inc. Guard mesh for noise isolation in highly integrated circuits
US6879023B1 (en) * 2000-03-22 2005-04-12 Broadcom Corporation Seal ring for integrated circuits
US6492716B1 (en) * 2001-04-30 2002-12-10 Zeevo, Inc. Seal ring structure for IC containing integrated digital/RF/analog circuits and functions
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US6943063B2 (en) * 2001-11-20 2005-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. RF seal ring structure
TW560042B (en) * 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
US6744112B2 (en) * 2002-10-01 2004-06-01 International Business Machines Corporation Multiple chip guard rings for integrated circuit and chip guard ring interconnect
US7350160B2 (en) * 2003-06-24 2008-03-25 International Business Machines Corporation Method of displaying a guard ring within an integrated circuit
JP3802523B2 (ja) * 2003-09-10 2006-07-26 株式会社東芝 半導体装置
US7582938B2 (en) * 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
TWI221655B (en) * 2003-11-25 2004-10-01 Airoha Tech Corp Integrated circuit chip
CN1320647C (zh) * 2003-11-28 2007-06-06 络达科技股份有限公司 集成电路芯片
US7202114B2 (en) * 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US7145211B2 (en) * 2004-07-13 2006-12-05 Micrel, Incorporated Seal ring for mixed circuitry semiconductor devices
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7193292B2 (en) * 2004-12-02 2007-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Fuse structure with charge protection circuit
US7615841B2 (en) * 2005-05-02 2009-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Design structure for coupling noise prevention
US8587023B2 (en) * 2005-05-25 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Guard rings with local coupling capacitance
JP2007027639A (ja) * 2005-07-21 2007-02-01 Nec Electronics Corp 半導体装置
JP2007059676A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
JP5090696B2 (ja) * 2006-09-12 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5167671B2 (ja) * 2006-10-31 2013-03-21 ソニー株式会社 半導体素子
US7466284B2 (en) * 2006-11-30 2008-12-16 International Business Machines Corporation Chip seal ring having a serpentine geometry
US7820520B2 (en) * 2007-03-22 2010-10-26 Freescale Semiconductor, Inc. Semiconductor device with capacitor and/or inductor and method of making
US7893459B2 (en) * 2007-04-10 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures with reduced moisture-induced reliability degradation
US7898027B2 (en) * 2007-07-16 2011-03-01 United Microelectronics Corp. Metal-oxide-semiconductor device
US7602065B2 (en) * 2007-11-30 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring in semiconductor device
US8159254B2 (en) * 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475255A (en) * 1994-06-30 1995-12-12 Motorola Inc. Circuit die having improved substrate noise isolation
US6537849B1 (en) * 2001-08-22 2003-03-25 Taiwan Semiconductor Manufacturing Company Seal ring structure for radio frequency integrated circuits

Also Published As

Publication number Publication date
TWI412103B (zh) 2013-10-11
CN101593737A (zh) 2009-12-02
US8212323B2 (en) 2012-07-03
JP5274264B2 (ja) 2013-08-28
TW200949998A (en) 2009-12-01
US8188578B2 (en) 2012-05-29
US20090294897A1 (en) 2009-12-03
CN101593745A (zh) 2009-12-02
JP5064431B2 (ja) 2012-10-31
US20100295146A1 (en) 2010-11-25
JP2009290197A (ja) 2009-12-10
CN101593745B (zh) 2012-02-01
TW200949994A (en) 2009-12-01
US20090294929A1 (en) 2009-12-03
TWI396255B (zh) 2013-05-11
JP2009290191A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
CN101593737B (zh) 集成电路的封环结构
CN103367334B (zh) 具有硅通孔内连线的半导体封装及其封装方法
CN102420216B (zh) 具有基板通孔的噪声去耦合结构
US5514892A (en) Electrostatic discharge protection device
US7075133B1 (en) Semiconductor die with heat and electrical pipes
CN101673733B (zh) 集成电路芯片及集成电路芯片的封环结构
EP2342746B1 (en) Integrated circuit with interrupted seal ring
US20060267154A1 (en) Scribe seal structure for improved noise isolation
US20060087019A1 (en) Multi-layer integrated semiconductor structure having an electrical shielding portion
JP2008543079A (ja) 信号ノイズ分離が改善された集積回路及び信号ノイズ分離を改善するための方法
WO2004049444A1 (en) Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications
TW202008548A (zh) 側向暫態電壓抑制器
CN203134790U (zh) 半导体结构和芯片
CN104425459A (zh) 半导体装置及半导体装置的检查方法
US7772650B2 (en) Layout structure of electrostatic discharge protection circuit
KR100306858B1 (ko) 반도체장치및그제조방법
Jenkins Substrate coupling noise issues in silicon technology
US7642615B2 (en) Semiconductor device with a noise prevention structure
US11784104B2 (en) Method of forming electronic chip package having a conductive layer between a chip and a support
CN110008490B (zh) 用于双重区域分割的系统和方法
JP2006253467A (ja) 半導体装置
US20060197127A1 (en) Semiconductor device
US7550853B2 (en) Electrical isolation of monolithic circuits using a conductive through-hole in the substrate
JP2011053897A (ja) 入力装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant