JP2008543079A - 信号ノイズ分離が改善された集積回路及び信号ノイズ分離を改善するための方法 - Google Patents
信号ノイズ分離が改善された集積回路及び信号ノイズ分離を改善するための方法 Download PDFInfo
- Publication number
- JP2008543079A JP2008543079A JP2008514638A JP2008514638A JP2008543079A JP 2008543079 A JP2008543079 A JP 2008543079A JP 2008514638 A JP2008514638 A JP 2008514638A JP 2008514638 A JP2008514638 A JP 2008514638A JP 2008543079 A JP2008543079 A JP 2008543079A
- Authority
- JP
- Japan
- Prior art keywords
- isolation
- type well
- pad
- noise
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000035945 sensitivity Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 31
- 238000000926 separation method Methods 0.000 abstract description 13
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical compound O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
接地保護パッド(304)は、分離P型ウェル(126)からのノイズを収集し、これを接地に送る。専用接地分離パッド(306)は、第2のノイズ高感度回路(220)のP型ウェルリング(224)に接続される。専用接地分離パッド(306)はP型ウェルリング(224)からのノイズを収集し、これを接地に送る。専用接地分離パッド(306)及び接地パッド(304)は、第1及び第2のノイズ高感度回路(120,220)と同じ基板を共用する追加回路との間を通常は伝播することになるノイズを収集する。
【選択図】図1
Description
101 トランシーバ
110 半導体基板
112 P型ウェル領域
120 NMOSデバイス
122 深いN型ウェル領域
124 N型ウェルリング
126 分離P型ウェル構造
128 P+ソース/ドレインコンタクト(PSD)領域
130 N+ソース/ドレインコンタクト(NSD)領域
132 N+コンタクト領域
Claims (20)
- N型ウェルリング及び深いN型ウェル領域によって定められる分離P型ウェル内に形成された第1のノイズ高感度回路と、N型ウェル領域内に形成され且つ近傍にP+ソース/ドレインリングが形成された第2のノイズ高感度回路とを含む改善された信号ノイズ分離を有する集積回路であって、
該集積回路が、
前記N型ウェルリングに接続された第1の専用分離パッドと、
前記P+ソース/ドレインリングに接続された第2の専用分離パッドと、
を備える、
ことを特徴とする改善された信号ノイズ分離を有する集積回路。 - 前記第1の専用分離パッドが専用VDD分離パッドである、
ことを特徴とする請求項1に記載の改善された信号ノイズ分離を有する集積回路。 - 前記第2の専用分離パッドが専用接地分離パッドである、
ことを特徴とする請求項1に記載の改善された信号ノイズ分離を有する集積回路。 - 前記分離P型ウェルに延び且つ接地ESD保護パッドに接続されたP+ソース/ドレインコンタクト領域と、前記分離P型ウェルに延びるN+ソース/ドレインコンタクト領域とを更に含む、
ことを特徴とする請求項1に記載の改善された信号ノイズ分離を有する集積回路。 - 前記分離P型ウェルに延びる前記N+ソース/ドレインコンタクト領域が、前記分離P型ウェル内に形成されたNMOS構造のソースとドレインを形成する櫛形フィンガー構造である、
ことを特徴とする請求項4に記載の改善された信号ノイズ分離を有する集積回路。 - 前記N型ウェル領域に延び且つVDDパッドに接続されたN+ソース/ドレインコンタクト領域と、N型ウェル領域に延びるP+ソース/ドレインコンタクト領域とを更に含む、
ことを特徴とする請求項1に記載の改善された信号ノイズ分離を有する集積回路。 - 前記N型ウェル領域に延びるP+ソース/ドレインコンタクト領域は、PMOS構造のソースとドレインを形成する櫛形フィンガー構造である、
ことを特徴とする請求項6に記載の改善された信号ノイズ分離を有する集積回路。 - 前記集積回路がシステムオンチップの一部である、
ことを特徴とする請求項6に記載の改善された信号ノイズ分離を有する集積回路。 - N型ウェルリング及び深いN型ウェル領域によって定められる分離P型ウェル構造内に形成された第1のノイズ高感度回路と、P+ソース/ドレインリングが近傍に形成された第2のノイズ高感度回路とを含む改善された信号ノイズ分離を備える集積回路であって、
該集積回路が、
前記分離P型ウェル構造のN型ウェルリングに接続され且つ前記第1のノイズ高感度回路の信号分離を提供する第1の専用分離パッドと、
前記P+ソース/ドレインリングに接続され且つ接地コンタクト及び前記第2のノイズ高感度回路の信号分離を提供する第2の専用分離パッドと、
RF回路に入力信号を提供するRF INパッドと、
RF回路に出力信号を提供するRF OUTパッドと、
前記第1のノイズ高感度回路に接地接続を提供する接地パッドと、
前記第2のノイズ高感度回路に接続を提供するVDDパッドと、
を含む改善された信号ノイズ分離を備える集積回路。 - 前記第1の専用分離パッドが専用VDD分離パッドである、
ことを特徴とする請求項9に記載の改善された信号ノイズ分離を備える集積回路。 - 前記第2の専用分離パッドが専用接地分離パッドである、
ことを特徴とする請求項9に記載の改善された信号ノイズ分離を備える集積回路。 - 前記集積回路の周辺近傍に形成されたエッジシールに接続される専用接地エッジシールを更に含み、前記接地ESシールが前記第1及び第2のノイズ高感度回路の保護を提供する、
ことを特徴とする請求項9に記載の改善された信号ノイズ分離を備える集積回路。 - 複数のESDダイオードを更に含み、各々が分離P型ウェル内に形成され、前記VDD分離パッド及び前記接地ESD保護パッドに接続される、
ことを特徴とする請求項9に記載の改善された信号ノイズ分離を備える集積回路。 - 集積回路内の信号ノイズ分離を改善する方法であって、
近傍にP+ソース/ドレインリングが形成されるN型ウェルか、又はN型ウェルリング及び深いN型ウェル領域によって定められる分離P型ウェルの一方に形成される複数のノイズ高感度回路ブロックを含むミックスドシグナル回路を準備する段階と、
N型ウェル内に形成されたノイズ高感度回路ブロックの少なくとも1つをVDDパッドに接続し、前記少なくとも1つのノイズ高感度回路ブロックの近傍に形成されたP+ソース/ドレインリングを専用接地分離パッドに接続する段階と、
分離P型ウェル内に形成された前記ノイズ高感度回路ブロックの少なくとも1つを接地パッドに接続し、前記N型ウェルリング及び前記深いN型ウェル領域を専用VDD分離パッドに接続する段階と、
を含み、
前記専用VDD分離パッド及び前記専用接地分離パッドが前記ミックスドシグナル回路におけるノイズ分離を提供する、
ことを特徴とする方法。 - 複数のノイズ高感度回路を含む前記ミックスドシグナル回路が、第1のノイズ高感度回路及び第2のノイズ高感度回路を含み、前記第1及び第2のノイズ高感度回路がトランシーバを形成する、
ことを特徴とする請求項14に記載の集積回路内の信号ノイズ分離を改善する方法。 - 前記第1のノイズ高感度回路がNMOS構造である、
ことを特徴とする請求項15に記載の集積回路内の信号ノイズ分離を改善する方法。 - 前記第2のノイズ高感度回路がPMOS構造である、
ことを特徴とする請求項15に記載の集積回路内の信号ノイズ分離を改善する方法。 - 前記集積回路の周辺近傍に形成されたエッジシールを接地エッジシールパッドに接続する段階を更に含み、前記接地エッジシールパッドが前記複数のノイズ高感度回路の保護を提供する、
ことを特徴とする請求項14に記載の集積回路内の信号ノイズ分離を改善する方法。 - 前記複数のノイズ高感度回路に接続された複数のESDダイオード及びクランプを準備する段階を更に含む、
ことを特徴とする請求項14に記載の集積回路内の信号ノイズ分離を改善する方法。 - 分離P型ウェル内に形成された少なくとも1つのESDダイオードを準備する段階を更に含み、前記少なくとも1つのESDダイオードが前記専用VDD分離パッド及び前記接地パッドに接続される、
ことを特徴とする請求項19に記載の集積回路内の信号ノイズ分離を改善する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/142,433 US7138686B1 (en) | 2005-05-31 | 2005-05-31 | Integrated circuit with improved signal noise isolation and method for improving signal noise isolation |
PCT/US2006/015113 WO2006130260A2 (en) | 2005-05-31 | 2006-04-21 | Integrated circuit with improved signal noise isolation and method for improving signal noise isolation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008543079A true JP2008543079A (ja) | 2008-11-27 |
JP2008543079A5 JP2008543079A5 (ja) | 2009-06-18 |
Family
ID=37423216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008514638A Pending JP2008543079A (ja) | 2005-05-31 | 2006-04-21 | 信号ノイズ分離が改善された集積回路及び信号ノイズ分離を改善するための方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7138686B1 (ja) |
JP (1) | JP2008543079A (ja) |
WO (1) | WO2006130260A2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7401315B2 (en) * | 2005-11-14 | 2008-07-15 | Avago Technologies General Ip Pte Ltd | System and method for implementing package level IP preverification for system on chip devices |
US8633915B2 (en) * | 2007-10-04 | 2014-01-21 | Apple Inc. | Single-layer touch-sensitive display |
US20090174676A1 (en) | 2008-01-04 | 2009-07-09 | Apple Inc. | Motion component dominance factors for motion locking of touch sensor data |
US8487898B2 (en) * | 2008-04-25 | 2013-07-16 | Apple Inc. | Ground guard for capacitive sensing |
US8576193B2 (en) * | 2008-04-25 | 2013-11-05 | Apple Inc. | Brick layout and stackup for a touch screen |
US20100059294A1 (en) * | 2008-09-08 | 2010-03-11 | Apple Inc. | Bandwidth enhancement for a touch sensor panel |
US8922521B2 (en) | 2009-02-02 | 2014-12-30 | Apple Inc. | Switching circuitry for touch sensitive display |
US9261997B2 (en) * | 2009-02-02 | 2016-02-16 | Apple Inc. | Touch regions in diamond configuration |
US8593410B2 (en) * | 2009-04-10 | 2013-11-26 | Apple Inc. | Touch sensor panel design |
US8957874B2 (en) | 2009-06-29 | 2015-02-17 | Apple Inc. | Touch sensor panel design |
US20110134050A1 (en) * | 2009-12-07 | 2011-06-09 | Harley Jonah A | Fabrication of touch sensor panel using laser ablation |
US9652088B2 (en) | 2010-07-30 | 2017-05-16 | Apple Inc. | Fabrication of touch sensor panel using laser ablation |
US8759871B2 (en) * | 2011-07-06 | 2014-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bidirectional dual-SCR circuit for ESD protection |
US8551841B2 (en) * | 2012-01-06 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | IO ESD device and methods for forming the same |
US9329723B2 (en) | 2012-04-16 | 2016-05-03 | Apple Inc. | Reconstruction of original touch image from differential touch image |
US8957496B2 (en) | 2013-04-17 | 2015-02-17 | Freescale Semiconductor, Inc. | Integrated circuit chip with discontinuous guard ring |
CN103887194A (zh) * | 2013-05-23 | 2014-06-25 | 上海华力微电子有限公司 | 并行测试器件 |
US9886141B2 (en) | 2013-08-16 | 2018-02-06 | Apple Inc. | Mutual and self capacitance touch measurements in touch panel |
WO2015178920A1 (en) | 2014-05-22 | 2015-11-26 | Onamp Research Llc | Panel bootstrapping architectures for in-cell self-capacitance |
US10289251B2 (en) | 2014-06-27 | 2019-05-14 | Apple Inc. | Reducing floating ground effects in pixelated self-capacitance touch screens |
US9280251B2 (en) | 2014-07-11 | 2016-03-08 | Apple Inc. | Funneled touch sensor routing |
US9880655B2 (en) | 2014-09-02 | 2018-01-30 | Apple Inc. | Method of disambiguating water from a finger touch on a touch sensor panel |
CN107077260B (zh) | 2014-09-22 | 2020-05-12 | 苹果公司 | 触摸控制器和用于触摸传感器面板的方法 |
CN107077262B (zh) | 2014-10-27 | 2020-11-10 | 苹果公司 | 像素化自电容水排斥 |
WO2016126525A1 (en) | 2015-02-02 | 2016-08-11 | Apple Inc. | Flexible self-capacitance and mutual capacitance touch sensing system architecture |
US10488992B2 (en) | 2015-03-10 | 2019-11-26 | Apple Inc. | Multi-chip touch architecture for scalability |
US10534481B2 (en) | 2015-09-30 | 2020-01-14 | Apple Inc. | High aspect ratio capacitive sensor panel |
US10365773B2 (en) | 2015-09-30 | 2019-07-30 | Apple Inc. | Flexible scan plan using coarse mutual capacitance and fully-guarded measurements |
AU2017208277B2 (en) | 2016-09-06 | 2018-12-20 | Apple Inc. | Back of cover touch sensors |
US10642418B2 (en) | 2017-04-20 | 2020-05-05 | Apple Inc. | Finger tracking in wet environment |
US20200066709A1 (en) * | 2018-08-21 | 2020-02-27 | Mediatek Inc. | Semiconductor device having noise isolation between power regulator circuit and electrostatic discharge clamp circuit |
US11662867B1 (en) | 2020-05-30 | 2023-05-30 | Apple Inc. | Hover detection on a touch sensor panel |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274319A (ja) * | 1997-12-31 | 1999-10-08 | St Microelectronics Srl | 静電放電保護ネットワ―ク |
JP2000101021A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体集積回路 |
WO2003092074A1 (en) * | 2002-04-25 | 2003-11-06 | Medtronic, Inc. | Low input capacitance electrostatic discharge protection circuit utilizing feedback |
JP2004179255A (ja) * | 2002-11-25 | 2004-06-24 | Sony Corp | 半導体集積回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW369712B (en) * | 1994-10-14 | 1999-09-11 | Ibm | Structure and method for connecting to integrated circuitry |
TW495951B (en) | 2001-05-29 | 2002-07-21 | Taiwan Semiconductor Mfg | Electro-static discharge protection design for charged-device mode using deep well structure |
US7005708B2 (en) | 2001-06-14 | 2006-02-28 | Sarnoff Corporation | Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling |
US6762439B1 (en) | 2001-07-05 | 2004-07-13 | Taiwan Semiconductor Manufacturing Company | Diode for power protection |
US6801416B2 (en) | 2001-08-23 | 2004-10-05 | Institute Of Microelectronics | ESD protection system for high frequency applications |
US6563181B1 (en) | 2001-11-02 | 2003-05-13 | Motorola, Inc. | High frequency signal isolation in a semiconductor device |
US7052939B2 (en) | 2002-11-26 | 2006-05-30 | Freescale Semiconductor, Inc. | Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications |
US6891207B2 (en) * | 2003-01-09 | 2005-05-10 | International Business Machines Corporation | Electrostatic discharge protection networks for triple well semiconductor devices |
US20050224882A1 (en) * | 2004-04-08 | 2005-10-13 | International Business Machines Corporation | Low trigger voltage esd nmosfet triple-well cmos devices |
US7038292B2 (en) * | 2004-08-19 | 2006-05-02 | United Microelectronics Corp. | Substrate isolation design |
-
2005
- 2005-05-31 US US11/142,433 patent/US7138686B1/en active Active
-
2006
- 2006-04-21 JP JP2008514638A patent/JP2008543079A/ja active Pending
- 2006-04-21 WO PCT/US2006/015113 patent/WO2006130260A2/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274319A (ja) * | 1997-12-31 | 1999-10-08 | St Microelectronics Srl | 静電放電保護ネットワ―ク |
JP2000101021A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体集積回路 |
WO2003092074A1 (en) * | 2002-04-25 | 2003-11-06 | Medtronic, Inc. | Low input capacitance electrostatic discharge protection circuit utilizing feedback |
JP2004179255A (ja) * | 2002-11-25 | 2004-06-24 | Sony Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2006130260A2 (en) | 2006-12-07 |
US7138686B1 (en) | 2006-11-21 |
US20060267133A1 (en) | 2006-11-30 |
WO2006130260A3 (en) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008543079A (ja) | 信号ノイズ分離が改善された集積回路及び信号ノイズ分離を改善するための方法 | |
TWI396255B (zh) | 積體電路的封環結構 | |
US7052939B2 (en) | Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications | |
US8299533B2 (en) | Vertical NPNP structure in a triple well CMOS process | |
US6734054B2 (en) | Electrostatic discharge protection circuit device and a manufacturing method for the same | |
US8587023B2 (en) | Guard rings with local coupling capacitance | |
EP2382663A1 (en) | Method and apparatus to reduce footprint of esd protection within an integrated circuit | |
US6815821B2 (en) | Method of fabricating seal-ring structure with ESD protection | |
JP2002100761A (ja) | シリコンmosfet高周波半導体デバイスおよびその製造方法 | |
CN113261098B (zh) | 信号隔离装置和信号隔离方法 | |
KR100329895B1 (ko) | 디커플링 캐패시턴스 형성 방법 및 반도체 소자 | |
US7843009B2 (en) | Electrostatic discharge protection device for an integrated circuit | |
US7468546B2 (en) | Semiconductor device with a noise prevention structure | |
US6680838B2 (en) | Electrostatic discharge protection circuit | |
KR100526462B1 (ko) | 반도체 장치의 esd 보호회로 형성방법 | |
CN1996593B (zh) | 利用浮动和/或偏置多晶硅区域的静电保护系统和方法 | |
US6420774B1 (en) | Low junction capacitance semiconductor structure and I/O buffer | |
US8357990B2 (en) | Semiconductor device | |
US7741681B2 (en) | Latchup robust array I/O using through wafer via | |
US6987301B1 (en) | Electrostatic discharge protection | |
US20050224917A1 (en) | Junction diode | |
KR20070021607A (ko) | 액티브 저항의 레이아웃 구조 및 레이아웃 방법 | |
KR100280547B1 (ko) | 디램의 입력패드 | |
KR100335273B1 (ko) | 반도체소자의 패드 | |
JPH04239763A (ja) | 出力バッファ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090421 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |