CN102420216B - 具有基板通孔的噪声去耦合结构 - Google Patents

具有基板通孔的噪声去耦合结构 Download PDF

Info

Publication number
CN102420216B
CN102420216B CN201110060876.1A CN201110060876A CN102420216B CN 102420216 B CN102420216 B CN 102420216B CN 201110060876 A CN201110060876 A CN 201110060876A CN 102420216 B CN102420216 B CN 102420216B
Authority
CN
China
Prior art keywords
substrate
guard ring
well region
hole
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110060876.1A
Other languages
English (en)
Other versions
CN102420216A (zh
Inventor
陈家忠
周淳朴
刘莎莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102420216A publication Critical patent/CN102420216A/zh
Application granted granted Critical
Publication of CN102420216B publication Critical patent/CN102420216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种装置，其包括：基板，具有前表面和后表面；集成电路器件，在基板的前表面处；以及金属板，在基板的后表面上，其中，金属板与整个集成电路器件基本上重叠。保护环延伸到基板中并且环绕集成电路器件。保护环由导电材料形成。基板通孔(TSV)穿过基板并且电连接至金属板。

Description

具有基板通孔的噪声去耦合结构
技术领域
本发明涉及一种射频装置，更具体地说，涉及一种具有基板通孔的噪声去耦合结构。
背景技术
射频(RF)装置设计和制造的近期发展使得能够将高频RF装置集成在三维(3D)结构中。高频RF装置的使用导致装置之间严重的噪声耦合。例如，诸如差分放大器的模拟电路对差分输入端处的噪声非常敏感，从而特别会受到3D结构中生成的噪声影响。这明显限制了包括高频RF装置的电路的性能。从而，需要噪声隔离结构来防止装置之间的噪声耦合。由于使用高频RF装置，防止噪声耦合的要求变得更加苛刻。
发明内容
这些和其他问题通过提供具有基板通孔的噪声去耦合结构的本发明的示意性实施例来整体解决或克服，并且整体上实现技术优点。
根据本发明的一个方面，提供一种装置，其包括：基板，包括前表面和后表面；集成电路器件，在所述基板的所述前表面处；金属板，在所述基板的所述后表面上，其中，所述金属板与整个所述集成电路器件基本上重叠；保护环，延伸至所述基板并且环绕所述集成电路器件，其中，所述保护环由导电材料形成；以及基板通孔(TSV)，穿过所述基板并且电连接至所述金属板。
优选地，保护环包括形成阱环的阱区。
优选地，该装置进一步包括：深阱区，直接在所述集成电路器件下面并且电连接至所述保护环。
优选地，所述TSV穿过所述深阱区。
优选地，该装置进一步包括邻近所述集成电路器件的浅沟槽隔离(STI)区，其中，所述TSV穿过所述STI区。
优选地，所述TSV在所述保护环外侧。
优选地，所述TSV在所述保护环内侧，并且水平地位于所述集成电路器件和所述保护环之间。
优选地，该装置进一步包括环绕所述保护环的附加保护环，其中，所述TSV水平地位于所述保护环和所述附加保护环之间。
根据本发明的另一方面，提供一种装置，该装置包括：半导体基板，包括前表面和后表面；集成电路器件，在所述基板的所述前表面处；金属板，在所述基板的所述后表面上，其中，所述金属板与整个所述集成电路器件基本上重叠；第一保护环，延伸至所述基板并且环绕所述集成电路器件，其中，所述第一保护环由第一阱区形成；深阱区，直接在所述集成电路器件下面并且与所述第一保护环接触，其中，所述第一保护环和所述深阱区具有相同导电类型；以及基板通孔(TSV)，穿过所述基板和所述深阱区，并且电连接至所述金属板。
优选地，所述第一保护环和所述TSV接地。
优选地，该装置进一步包括穿过所述基板和所述深阱区并且电连接至所述金属板的多个TSV，其中，所述多个TSV和所述TSV围绕所述集成电路器件基本上均匀分布。
优选地，该装置进一步包括环绕所述第一保护环的第二保护环，其中，所述TSV水平位于所述第一保护环和所述第二保护环之间，其中，所述TSV穿过横向设置在所述第一保护环和所述第二保护环之间的浅沟槽隔离(STI)区，并且其中，所述STI区形成环绕所述第一保护环的环。
优选地，所述半导体基板具有绝缘体上半导体(SOI)结构，并且所述TSV穿过所述SOI结构。
优选地，该装置进一步包括：直接在所述深阱区之上的第二阱区，其中，所述第二阱区由所述第一保护环环绕并与所述第一保护环接触，并且其中，所述第二阱区和所述深阱区具有相反的导电类型。
根据本发明的再一方面，提供一种装置，该装置包括：p-型半导体基板；所述半导体基板中的深n-阱区；p-阱区，在所述深阱区上方并与所述深阱区接触；保护环，由p-型半导体基板中的n-阱区形成并且环绕所述p-阱区，其中，所述保护环从所述p-型半导体基板的前表面延伸到所述p-型半导体基板，并且其中，所述保护环与所述深n-阱区接触；金属板，与所述半导体基板的后表面接触；以及基板通孔(TSV)，穿过所述p-型半导体基板并且与金属板接触。
优选地，该装置进一步包括：集成电路器件，其包括所述p-型阱区中被所述保护环环绕的至少一部分，其中，所述集成电路器件选自主要由以下组成的组：金属氧化物半导体(MOS)、MOS变抗器、及其组合。
优选地，TSV穿过所述深n-阱区。
优选地，TSV在所述保护环的内侧。
优选地，TSV在所述保护环的内侧，并且其中，所述深阱区与整个所述p-阱区和整个所述保护环重叠，并且，横向延伸超过所述保护环的外边界，并且其中，TSV穿过所述深n-阱区。
优选地，进一步包括附加保护环，所述附加保护环由所述半导体基板中的附加n-阱区形成且环绕所述保护环，其中，所述附加保护环从所述p-型半导体基板的所述前表面延伸至所述p-型半导体基板，并且其中，TSV水平位于所述保护环和所述附加保护环之间。
附图说明
为了更好地理解实施例及其优点，现在结合附图进行以下描述作为参考，其中：
图1A、图1B和图1C分别示出噪声去耦合结构的横截面图、顶视图、以及透视图；
图2、图3A和图4是根据多个可选实施例的噪声去耦合结构的顶视图；以及
图3B示出图3A中所示的结构的横截面图。
具体实施方式
以下详细描述本公开的实施例的制造和使用。然而，应该明白，实施例提供可以在多种特定环境中具体化的多种可应用发明思想。所述特定实施例仅是示意性的，并不限制本公开的范围。
提供根据实施例的新噪声去耦合结构，然后描述实施例的改变和操作。贯穿多个视图和示意性实施例，使用类似参考标号指明类似元件。贯穿说明书，用于隔离n-型装置的噪声去耦合结构(其进一步形成在p-阱区中)用作一个实例。本领域技术人员通过本公开的实施例的教导将实现p-型装置的噪声去耦合结构。
图1A、图1B和图1C分别示出噪声去耦合结构的横截面图、顶视图和透视图。参考图1A，噪声去耦合结构包括深n-阱区22、保护环26、基板通孔(TSV)50、以及金属板36。集成电路器件24邻近半导体基板20的表面20a形成。在一个实施例中，半导体基板20为包括诸如硅、硅-锗等的半导体材料的大块基板。在可选实施例中，半导体基板20具有绝缘体上半导体(SOI)结构，该结构包括形成在上层半导体层和下层半导体层之间的埋氧层21(使用虚线示出)。在一个实施例中，半导体基板20少量掺杂有p-型杂质，然而还可以为n-型的杂质。
集成电路器件24可以为金属氧化物半导体(MOS)器件，其可以进一步为适于在高频(例如，高于约1GHz)操作的射频(RF)MOS器件。在可选实施例中，集成电路器件24可以为MOS变抗器、电感器、双极结晶体管、二极管等。集成电路器件24可以包括单个器件或多个器件。保护环26形成在基板20中，并且可以环绕(还请参考图1B)集成电路器件24。在一个实施例中，其上形成有n-型MOS器件24的p-阱区28由保护环26环绕并且可以与保护环26接触。在这种情况下，保护环26由n-阱区形成。浅沟槽隔离(STI)区30可以形成在基板20中，并且保护环26的深度大于STI区30的深度。而且，深n-阱区22直接形成在p-阱区28之下并且与p-阱区28接触。深n-阱区22可以与保护环26接触，并且形成与保护环26一起的开盖盒(uncapped box)，保护环26形成开盖盒的侧面，并且深n-阱区22形成开盖盒的底部。
可选地，形成还可以为n-阱区的附加保护环48以环绕保护环26。保护环48还可以与下层深n-阱区22接触，并且由STI区30A水平地与保护环26隔离，其还形成环绕保护环26的环。在一个实施例中，p-阱区51可以在保护环26和48之间，并且使保护环26和48相互隔离。在一个实施例中，保护环26和48包括由STI区30A横向隔离的上部以及相互接触的底部。在可选实施例中，p-阱区51存在于STI区30A之下，并且在保护环26和48之间并与保护环26和48接触。接触插塞34形成在保护环26和48之上并且与保护环26和48电连接。保护环26和48例如可以通过接触插塞34接地。
金属板36形成在基板20的背面，并且可以与基板20的后表面20b接触。金属板36的尺寸足够大，以覆盖整个集成电路器件24，甚至可以更大，以延伸至直接在整个保护环26之下并且纵向覆盖整个保护环26。进一步地，如果形成保护环48，则金属板36还可以延伸至直接在整个保护环48之下并且纵向覆盖整个保护环48。然而，金属板36不覆盖半导体基板20的整个背面。在一个实施例中，金属板36由铜、铝、银和/或其它形成。
基板通孔(TSV)50邻近集成电路器件24形成，并且从基板20的顶面20a延伸至基板20的后表面20b。TSV 50与可以接地的金属板36接触并电连接至可以接地的金属板36。在一个实施例中，仅形成一个TSV 50。在可选实施例中，形成多个TSV 50并且通过围绕集成电路器件24的四个侧面基本上均匀分布(参考图1B和图2至图4)。TSV 50可以穿过STI区30A，并且可以穿过深n-阱区22。进一步地，如果保护环26和/或48延伸至直接在STI区30A之下，则TSV 50还可以穿过保护环26和/或48。TSV50还可以例如通过接触插塞34接地。
图1B示出图1A中所示的结构的顶视图，其示出形成保护环26和48以环绕集成电路器件24。进一步地，TSV 50可以形成在保护环26的外侧或内侧。TSV 50可以调整成矩形，TSV 50沿着矩形的每个侧面布置。
图1C示出图1A和图1B中所示的结构的透视图。还示出了包括金属线52和通孔54(其电连接至TSV 50和集成电路器件24)的互连结构。电连接至TSV 50的金属线52和通孔54的多个部分延伸至上部金属层，诸如底部金属层(M1)、第二金属层(M2)、第三金属层(M3)、第四金属层(M4)、以及上层金属层(未示出)。
图2和图3A示出可选实施例的顶视图，其中，仅形成一个保护环来环绕集成电路器件24。图3B示出图3A中所示的结构的横截面图。参考图2，TSV 50形成在保护环26内侧。类似于图1A至图1C中所示的实施例，在这些实施例中，如果TSV 50包括MOS器件或MOS变抗器，则TSV 50形成在集成电路24的有源区外侧。在图3A中，TSV 50形成在保护环26外侧。在图2和图3A/图3B中所示的每个实施例中，深n-阱区22(在图2和图3A中未示出，请参考图1A和图3B)可以形成为直接在集成电路器件24下面，并且可以延伸成直接在STI区域30A和保护环26下面。在图2中所示的实施例中，TSV 50还可以穿过下层深n-阱区22。可选地，如图3B所示，深n-阱区22不延伸至TSV 50，从而TSV 50不穿过深n-阱区22。
还如图2和图3A所示，TSV 50可以被定位至围绕器件24的矩形区域的四个侧面中的每个上，并且可以排成一个或多个矩形。例如，在图2和图3A中，TSV 50排成矩形53A和53B的四个侧面。
图4示出还有的另一实施例，其中，不形成保护环。然而，依然形成TSV 50并且该TSV电连接至下层金属板36(在图4中未示出，请参考图1A)，其在集成电路器件24正下方并且纵向覆盖集成电路器件24。
虽然所述实施例提供了形成用于n-型MOS器件的噪声去耦合结构的方法，但是本领域技术人员将认识到，所提供的教导可以容易地用于形成用于p-型MOS器件的噪声去耦合结构，各个阱区和保护环的导电类型相反。
通过在各个基板的背面上形成金属板36，并且通过使金属板接地，除了通过保护环和深阱区隔离之外，集成电路还可以通过下层金属板隔离噪声。金属板可以收集从器件泄漏的电子，从而防止在垂直方向上，尤其是三维(3D)结构中的信号耦合。从而，可以实现更好的信号隔离。
根据实施例，装置包括：具有前表面和后表面的基板；在基板的前表面处的集成电路器件；以及在基板的后表面上的金属板，其中，金属板基本覆盖整个集成电路器件。保护环延伸至基板并且环绕集成电路器件。保护环由导电材料形成。TSV穿过基板并且电连接至金属板。
根据其他实施例，半导体基板包括：前表面和后表面；在基板的前表面处的集成电路器件；在基板的后表面上的金属板，其中，金属板基本覆盖整个集成电路器件；保护环，延伸至基板并且环绕集成电路器件，其中，保护环由第一阱区形成；深阱区，直接在集成电路器件下面并且与保护环接触，其中，保护环和深阱区具有相同导电类型；以及TSV，穿过基板和深阱区，并且电连接至金属板。
根据还有的其他实施例，装置包括：p-型半导体基板；在半导体基板上的深n-阱区；p-阱区，在深阱区之上并与深阱区接触；保护环，由p-型半导体基板中的n-阱区形成并且环绕p-阱区，其中，保护环从p-型半导体基板的前表面延伸到p-型半导体基板，并且其中，保护环与深n-阱区接触；金属板，与半导体基板的后表面接触；以及TSV，穿过p-型半导体基板并且与金属板接触。
虽然已经详细地描述了实施例及其优点，但是应该明白，在不脱离所附权利要求限定的实施例的精神和范围的情况下，可以作出多种改变、替换和修改。而且，本发明的范围不旨在限于处理、机器、制造、物质成分以及说明书中描述的手段、方法和步骤的结合的特定实施例。如本领域技术人员从当前存在或随后开发的披露、处理、机器、制造、物质成分、手段、方法或步骤的组合很容易想到的，可以根据本公开执行与在此所披露的相应实施例相同的功能或实现基本相同的结果。从而，所附权利要求旨在包括在这种处理、机器、制造、物质成分、手段、方法或步骤的组合内。另外，每项权利要求都构成独立的实施例，并且多种权利要求和实施例的结合包括在本公开的范围内。

Claims (19)

1.一种噪声去耦合装置，包括：
基板，包括前表面和后表面；
集成电路器件，在所述基板的所述前表面处；
金属板，在所述基板的所述后表面上，其中，所述金属板与整个所述集成电路器件基本上重叠；
保护环，延伸至所述基板并且环绕所述集成电路器件，其中，所述保护环由导电材料形成；
基板通孔，穿过所述基板并且电连接至所述金属板；
并且，进一步包括：深阱区，直接在所述集成电路器件下面并且电连接至所述保护环。
2.根据权利要求1所述的装置，其中，所述保护环包括形成阱环的阱区。
3.根据权利要求1所述的装置，其中，所述基板通孔穿过所述深阱区。
4.根据权利要求1所述的装置，进一步包括邻近所述集成电路器件的浅沟槽隔离区，其中，所述基板通孔穿过所述浅沟槽隔离区。
5.根据权利要求1所述的装置，其中，所述基板通孔在所述保护环外侧。
6.根据权利要求1所述的装置，其中，所述基板通孔在所述保护环内侧，并且水平地位于所述集成电路器件和所述保护环之间。
7.根据权利要求1所述的装置，进一步包括环绕所述保护环的附加保护环，其中，所述基板通孔水平地位于所述保护环和所述附加保护环之间。
8.一种噪声去耦合装置，包括：
半导体基板，包括前表面和后表面；
集成电路器件，在所述基板的所述前表面处；
金属板，在所述基板的所述后表面上，其中，所述金属板与整个所述集成电路器件基本上重叠；
第一保护环，延伸至所述基板并且环绕所述集成电路器件，其中，所述第一保护环由第一阱区形成；
深阱区，直接在所述集成电路器件下面并且与所述第一保护环接触，其中，所述第一保护环和所述深阱区具有相同导电类型；以及
基板通孔，穿过所述基板和所述深阱区，并且电连接至所述金属板。
9.根据权利要求8所述的装置，其中，所述第一保护环和所述基板通孔接地。
10.根据权利要求8所述的装置，进一步包括穿过所述基板和所述深阱区并且电连接至所述金属板的多个基板通孔，其中，所述多个基板通孔和所述基板通孔围绕所述集成电路器件基本上均匀分布。
11.根据权利要求8所述的装置，进一步包括环绕所述第一保护环的第二保护环，其中，所述基板通孔水平位于所述第一保护环和所述第二保护环之间，其中，所述基板通孔穿过横向设置在所述第一保护环和所述第二保护环之间的浅沟槽隔离区，并且其中，所述浅沟槽隔离区形成环绕所述第一保护环的环。
12.根据权利要求8所述的装置，其中，所述半导体基板具有绝缘体上半导体结构，并且所述基板通孔穿过所述绝缘体上半导体结构。
13.根据权利要求8所述的装置，进一步包括：直接在所述深阱区之上的第二阱区，其中，所述第二阱区由所述第一保护环环绕并与所述第一保护环接触，并且其中，所述第二阱区和所述深阱区具有相反的导电类型。
14.一种噪声去耦合装置，包括：
p-型半导体基板；
所述半导体基板中的深n-阱区；
p-阱区，在所述深阱区上方并与所述深阱区接触；
保护环，由p-型半导体基板中的n-阱区形成并且环绕所述p-阱区，其中，所述保护环从所述p-型半导体基板的前表面延伸到所述p-型半导体基板，并且其中，所述保护环与所述深n-阱区接触；
金属板，与所述半导体基板的后表面接触；以及
基板通孔，穿过所述p-型半导体基板并且与金属板接触。
15.根据权利要求14所述的装置，进一步包括：集成电路器件，其包括所述p-型阱区中被所述保护环环绕的至少一部分，其中，所述集成电路器件选自主要由以下组成的组：金属氧化物半导体、MOS变抗器、电感器及其组合。
16.根据权利要求14所述的装置，其中，基板通孔穿过所述深n-阱区。
17.根据权利要求14所述的装置，其中，基板通孔在所述保护环的内侧。
18.根据权利要求14所示，其中基板通孔在所述保护环的外侧，并且其中，所述深阱区与整个所述p-阱区和整个所述保护环重叠，并且，横向延伸超过所述保护环的外边界，并且其中，基板通孔穿过所述深n-阱区。
19.根据权利要求14所述的装置，进一步包括附加保护环，所述附加保护环由所述半导体基板中的附加n-阱区形成且环绕所述保护环，其中，所述附加保护环从所述p-型半导体基板的所述前表面延伸至所述p-型半导体基板，并且其中，基板通孔水平位于所述保护环和所述附加保护环之间。
CN201110060876.1A 2010-09-24 2011-03-14 具有基板通孔的噪声去耦合结构 Active CN102420216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/889,650 2010-09-24
US12/889,650 US8928127B2 (en) 2010-09-24 2010-09-24 Noise decoupling structure with through-substrate vias

Publications (2)

Publication Number Publication Date
CN102420216A CN102420216A (zh) 2012-04-18
CN102420216B true CN102420216B (zh) 2014-03-26

Family

ID=45869794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110060876.1A Active CN102420216B (zh) 2010-09-24 2011-03-14 具有基板通孔的噪声去耦合结构

Country Status (2)

Country Link
US (2) US8928127B2 (zh)
CN (1) CN102420216B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928127B2 (en) * 2010-09-24 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Noise decoupling structure with through-substrate vias
US20120313173A1 (en) * 2011-06-07 2012-12-13 Rf Micro Devices, Inc. Method for isolating rf functional blocks on silicon-on-insulator (soi) substrates
US9793153B2 (en) * 2011-09-20 2017-10-17 Alpha And Omega Semiconductor Incorporated Low cost and mask reduction method for high voltage devices
US8716832B2 (en) * 2011-09-27 2014-05-06 Infineon Technologies Ag Semiconductor structure including guard ring
US9048019B2 (en) 2011-09-27 2015-06-02 Infineon Technologies Ag Semiconductor structure including guard ring
US8637993B2 (en) * 2012-04-23 2014-01-28 GlobalFoundries, Inc. 3D integrated circuit system with connecting via structure and method for forming the same
KR101974198B1 (ko) * 2012-07-12 2019-04-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9577035B2 (en) * 2012-08-24 2017-02-21 Newport Fab, Llc Isolated through silicon vias in RF technologies
US9196671B2 (en) 2012-11-02 2015-11-24 International Business Machines Corporation Integrated decoupling capacitor utilizing through-silicon via
US9997443B2 (en) 2013-02-25 2018-06-12 Infineon Technologies Ag Through vias and methods of formation thereof
US9219038B2 (en) * 2013-03-12 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding for through-silicon-via
US9653615B2 (en) 2013-03-13 2017-05-16 International Business Machines Corporation Hybrid ETSOI structure to minimize noise coupling from TSV
CN104282747B (zh) * 2013-07-01 2018-11-20 联华电子股份有限公司 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法
US9847272B2 (en) * 2013-12-23 2017-12-19 Globalfoundries Singapore Pte. Ltd. Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
KR102211938B1 (ko) * 2014-01-16 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9418915B2 (en) * 2014-01-16 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US9799557B2 (en) * 2014-01-22 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with metal ring on silicon-on-insulator (SOI) substrate
US9543232B2 (en) * 2015-01-21 2017-01-10 Mediatek Inc. Semiconductor package structure and method for forming the same
US10373865B2 (en) * 2015-07-24 2019-08-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and manufacturing method thereof
US20170033061A1 (en) * 2015-07-29 2017-02-02 Globalfoundries Inc. Mitigating transient tsv-induced ic substrate noise and resulting devices
US9997510B2 (en) * 2015-09-09 2018-06-12 Vanguard International Semiconductor Corporation Semiconductor device layout structure
US9754966B1 (en) * 2016-04-26 2017-09-05 Nxp Usa, Inc. Semiconductor on insulator (SOI) block with a guard ring
US10930730B2 (en) * 2017-07-18 2021-02-23 Qualcomm Incorporated Enhanced active and passive devices for radio frequency (RF) process and design technology
US10804267B2 (en) * 2017-09-28 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded semiconductor region for latch-up susceptibility improvement
US10672873B2 (en) * 2018-05-15 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US10896953B2 (en) * 2019-04-12 2021-01-19 Globalfoundries Inc. Diode structures
KR20200133630A (ko) 2019-05-20 2020-11-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN113488467A (zh) * 2020-07-02 2021-10-08 长江存储科技有限责任公司 一种半导体器件及其制作方法
CN114188311A (zh) * 2020-09-15 2022-03-15 联华电子股份有限公司 半导体结构
KR20220167549A (ko) 2021-06-14 2022-12-21 삼성전자주식회사 웰 영역을 포함하는 반도체 장치
CN115548118B (zh) * 2021-06-29 2024-05-14 苏州华太电子技术股份有限公司 一种高集成度射频前端模块的隔离结构及隔离方法
TWI811821B (zh) * 2021-10-26 2023-08-11 華邦電子股份有限公司 半導體結構及其形成方法
US11978638B2 (en) 2022-01-14 2024-05-07 Winbond Electronics Corp. Semiconductor structure and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151770A (en) * 1989-11-24 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Shielded semiconductor device
US5442223A (en) * 1990-10-17 1995-08-15 Nippondenso Co., Ltd. Semiconductor device with stress relief
US6879023B1 (en) * 2000-03-22 2005-04-12 Broadcom Corporation Seal ring for integrated circuits

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
JP3285435B2 (ja) * 1993-07-07 2002-05-27 三菱電機株式会社 半導体装置およびその製造方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
EP0948808A4 (en) 1996-10-29 2000-05-10 Trusi Technologies Llc INTEGRATED CIRCUITS AND MANUFACTURING METHODS THEREOF
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
KR100350648B1 (ko) * 2000-01-17 2002-08-28 페어차일드코리아반도체 주식회사 모스 트랜지스터 및 그 제조 방법
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7582938B2 (en) * 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
JP4432470B2 (ja) * 2003-11-25 2010-03-17 株式会社デンソー 半導体装置
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US20050179111A1 (en) * 2004-02-12 2005-08-18 Iwen Chao Semiconductor device with low resistive path barrier
US7541652B1 (en) * 2004-05-05 2009-06-02 Xilinx, Inc. Substrate coupled noise isolation for integrated circuits
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7071530B1 (en) * 2005-01-27 2006-07-04 International Business Machines Corporation Multiple layer structure for substrate noise isolation
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US7511346B2 (en) 2005-12-27 2009-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Design of high-frequency substrate noise isolation in BiCMOS technology
US7427803B2 (en) 2006-09-22 2008-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding using through-silicon vias
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
US8492872B2 (en) 2007-10-05 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip inductors with through-silicon-via fence for Q improvement
US7923808B2 (en) * 2007-11-20 2011-04-12 International Business Machines Corporation Structure of very high insertion loss of the substrate noise decoupling
TWI372457B (en) * 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
US8133774B2 (en) * 2009-03-26 2012-03-13 International Business Machines Corporation SOI radio frequency switch with enhanced electrical isolation
JP2011066246A (ja) * 2009-09-17 2011-03-31 Seiko Instruments Inc 静電気保護用半導体装置
US8928127B2 (en) * 2010-09-24 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Noise decoupling structure with through-substrate vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151770A (en) * 1989-11-24 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Shielded semiconductor device
US5442223A (en) * 1990-10-17 1995-08-15 Nippondenso Co., Ltd. Semiconductor device with stress relief
US6879023B1 (en) * 2000-03-22 2005-04-12 Broadcom Corporation Seal ring for integrated circuits

Also Published As

Publication number Publication date
US20120074515A1 (en) 2012-03-29
CN102420216A (zh) 2012-04-18
US20150104925A1 (en) 2015-04-16
US9425154B2 (en) 2016-08-23
US8928127B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
CN102420216B (zh) 具有基板通孔的噪声去耦合结构
CN106972028B (zh) 用于绝缘体上硅的s接触
CN103367334B (zh) 具有硅通孔内连线的半导体封装及其封装方法
US7999358B2 (en) Shielding device
US7052939B2 (en) Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications
US8450836B2 (en) Semiconductor device
US20100078779A1 (en) System on a Chip with On-Chip RF Shield
US11444075B2 (en) Isolation structure for IC with epi regions sharing the same tank
US20050179111A1 (en) Semiconductor device with low resistive path barrier
US9780164B2 (en) Silicon-on-insulator radio frequency device and silicon-on-insulator substrate
TW201711190A (zh) 於高電阻基板上形成的半導體器件及射頻模組
CN203134790U (zh) 半导体结构和芯片
US10903345B2 (en) Power MOSFET with metal filled deep sinker contact for CSP
CN107534063B (zh) 一种低损耗耦合电容器的装置和方法
US7642615B2 (en) Semiconductor device with a noise prevention structure
JP2013149710A (ja) 半導体装置
JP2006313861A (ja) 半導体装置
CN108054094A (zh) 双极晶体管及其制作方法
US7550853B2 (en) Electrical isolation of monolithic circuits using a conductive through-hole in the substrate
EP4044214A1 (en) Semiconductor device
CN106206565A (zh) 二极管与二极管串电路
CN101866919A (zh) 集成电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant