CN106876318B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106876318B
CN106876318B CN201510920864.XA CN201510920864A CN106876318B CN 106876318 B CN106876318 B CN 106876318B CN 201510920864 A CN201510920864 A CN 201510920864A CN 106876318 B CN106876318 B CN 106876318B
Authority
CN
China
Prior art keywords
region
substrate
guard ring
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510920864.XA
Other languages
English (en)
Other versions
CN106876318A (zh
Inventor
仲纪者
吴智华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510920864.XA priority Critical patent/CN106876318B/zh
Priority to US15/286,176 priority patent/US10032860B2/en
Priority to EP16200266.1A priority patent/EP3179511B1/en
Publication of CN106876318A publication Critical patent/CN106876318A/zh
Application granted granted Critical
Publication of CN106876318B publication Critical patent/CN106876318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其制造方法，所述制造方法包括：形成具有掺杂离子的衬底，包括器件区域和围绕器件区域的保护环区域；在保护环区域的衬底内形成与衬底的掺杂离子类型不同的深阱埋层；在深阱埋层上方的保护环区域衬底内形成环绕保护环区域的第一阱区以及环绕第一阱区的第二阱区，第一阱区和第二阱区均与深阱埋层相连并延伸至衬底表面，且掺杂离子类型与衬底不同；在衬底表面形成保护环结构。本发明通过形成深阱埋层、第一阱区和第二阱区，构成封闭的抗干扰护栏，由于深阱埋层、第一阱区和第二阱区的掺杂离子类型与衬底不同，因此构成的抗干扰护栏可以隔绝保护环区域的衬底，从而防止干扰信号通过保护环结构进入衬底内而影响其他器件的电学性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体器件及其制造方法。
背景技术
半导体器件的保护环结构主要用于保护芯片在切割时不受损坏，防止切割时因刀片产生的裂痕损坏到芯片。
所述保护环结构一般为接触孔、通孔、金属层相叠形成的一个金属屏蔽环，所述保护环结构与芯片具有一定的间距，与硅片的切割道也有一定的距离。其中，根据器件的不同，所述间距和距离也会相应不同。
所述保护环结构除了在切割时起到保护芯片的作用外，也能起到其他作用，例如屏蔽芯片外的干扰，可以防止潮气从侧面断口进入芯片内等。
但是现有技术形成的保护环结构容易使半导体器件的电学性能下降。
发明内容
本发明解决的问题是提供一种半导体器件及其制造方法，提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体器件的制造方法。包括如下步骤：形成衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；在所述保护环区域的衬底内形成环绕所述保护环区域的深阱埋层，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述深阱埋层上方的保护环区域衬底内形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述第一阱区、第二阱区以及深阱埋层围成的衬底内形成重掺杂区；在所述衬底上形成保护环结构，所述保护环结构与所述重掺杂区相连接。
可选的，所述衬底为P型衬底；所述深阱埋层、第一阱区和第二阱区的掺杂离子类型为N型；所述重掺杂区的掺杂离子类型为P型。
可选的，形成所述深阱埋层的步骤包括：对所述保护环区域的衬底进行第一离子注入工艺，形成环绕所述保护环区域的深阱埋层；所述第一离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至1000Kev，注入的离子剂量为1E12至1E14原子每平方厘米。
可选的，形成所述第一阱区和第二阱区的步骤包括：对所述保护环区域的衬底进行第二离子注入工艺，形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区；所述第二离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至500Kev，注入的离子剂量为5E12至1E14原子每平方厘米。
可选的，通过重掺杂注入工艺形成所述重掺杂区；所述重掺杂注入工艺的参数包括：注入的离子为硼离子、镓离子或铟离子，注入的离子能量为1ev至100Kev，注入的离子剂量为5E14至1E16原子每平方厘米。
可选的，在所述衬底表面形成保护环结构的步骤包括：在所述保护环区域的衬底表面形成层间介质层；在所述层间介质层内形成贯穿其厚度的接触孔栓塞，所述接触孔栓塞与所述重掺杂区相连接；在所述层间介质层表面形成金属互连层，所述金属互连层与所述接触孔栓塞相连接。
可选的，形成所述金属互连层包括：在所述层间介质层上依次形成多层金属层；形成所述金属层的步骤包括：在所述层间介质层上形成围绕所述器件区域的多圈金属线，在平行于所述衬底方向上，相邻圈金属线之间具有一预设间距。
可选的，所述多层金属层的预设间距相等。
可选的，所述预设间距为500μm至1000μm。
可选的，所述保护环区域为方形，包括四个拐角区域；对所述保护环区域的衬底进行第一离子注入工艺的步骤包括：在所述衬底表面形成第一图形层，所述第一图形层覆盖所述器件区域和保护环区域的四个拐角区域；对所述第一图形层暴露出的衬底进行第一离子注入工艺，在所述衬底内形成深阱埋层；去除所述第一图形层。
可选的，在所述衬底表面形成保护环结构之后，还包括：在所述保护环结构表面形成连接金属层，所述连接金属层接地。
可选的，所述连接金属层的材料为铝。
相应的，本发明还提供一种采用上述方法形成的半导体器件，包括：衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；深阱埋层，位于所述保护环区域的衬底内且环绕所述保护环区域，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；阱区，位于所述深阱埋层上方的保护环区域衬底内，包括环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；重掺杂区，位于所述第一阱区、第二阱区以及深阱埋层围成的衬底内；保护环结构，位于所述衬底上且与所述重掺杂区相连接。
可选的，所述衬底为P型衬底；所述深阱埋层、第一阱区和第二阱区的掺杂离子类型为N型；所述重掺杂区的掺杂离子类型为P型。
可选的，所述保护环结构包括：位于所述保护环区域的衬底表面的层间介质层；位于所述层间介质层内且贯穿其厚度的接触孔栓塞，所述接触孔栓塞与所述重掺杂区相连接；位于所述层间介质层表面的金属互连层，所述金属互连层与所述接触孔栓塞相连接。
可选的，所述金属互连层包括：依次位于所述层间介质层上的多层金属层；所述金属层包括：位于所述层间介质层上且围绕所述器件区域的多圈金属线，在平行于所述衬底方向上，相邻圈金属线之间具有一预设间距。
可选的，所述多层金属层的预设间距相等。
可选的，所述预设间距为500μm至1000μm。
可选的，所述半导体器件还包括：位于所述保护环结构表面的连接金属层，所述连接金属层接地。
可选的，所述连接金属层的材料为铝。
与现有技术相比，本发明的技术方案具有以下优点：在所述衬底表面形成保护环结构，所述保护环结构与所述重掺杂区相连接，干扰信号容易从所述保护环结构经所述重掺杂区进入衬底内，而器件区域与保护环区域的衬底为同一衬底，干扰信号进入衬底后，容易对其他器件产生影响。本发明通过形成与衬底掺杂离子类型不同的深阱埋层、第一阱区和第二阱区，构成封闭的抗干扰护栏，由于所述深阱埋层、第一阱区和第二阱区的掺杂离子类型与衬底的掺杂离子类型不同，因此构成的抗干扰护栏可以隔绝所述保护环区域的衬底，从而防止干扰信号通过所述保护环结构进入衬底内而影响其他器件的电学性能。
可选方案中，在所述保护环结构表面形成连接金属层，所述连接金属层接地，由于干扰信号来自于电势的高低差，因此，通过使所述连接金属层接地，可以防止在保护环结构中存在电势差，从而可以避免干扰信号的产生，进而提高半导体器件的电学性能。
可选方案中，所述保护环区域为方形，包括四个拐角区域，所述拐角区域的衬底内未形成所述深阱埋层、第一阱区和第二阱区，即未形成由所述深阱埋层、第一阱区和第二阱区构成的抗干扰护栏，由于在形成保护环结构的刻蚀工艺中容易聚等离子，因此通过使拐角区域的保护环结构与衬底相连通，可以通过所述拐角区域的保护环结构释放等离子体，避免等离子体聚集引起的器件等离子体损伤。
可选方案中，同层金属互连层由围绕所述器件区域的多圈金属线构成，在平行于衬底方向上，相邻圈金属线之间的间距为500μm至1000μm，干扰信号进入保护环结构后，经过所述多圈金属线而被逐渐消除，从而防止干扰信号在所述保护环结构内传输，进一步提高了所述保护环结构抗干扰信号的能力。
附图说明
图1至图3是现有技术半导体器件的制造方法各步骤对应的结构示意图；
图4至图12是本发明半导体器件的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
现有技术形成的保护环结构对干扰信号的屏蔽能力较差，容易使半导体器件的电学性能下降。结合现有技术半导体器件的制造方法分析其原因。参考图1至图3，示出了现有技术半导体器件的制造方法各步骤对应的结构示意图。所述半导体器件的制造方法包括以下步骤：
如图1所示，形成衬底100，所述衬底100包括器件区域Ⅱ和围绕所述器件区域Ⅱ的保护环区域Ⅰ；在所述保护环区域Ⅰ的衬底100内形成重掺杂区101，所述重掺杂区101的掺杂离子类型与所述衬底100的掺杂离子类型相同；如图2所示，形成所述重掺杂区101之后，在所述保护环区域Ⅰ的衬底100上形成保护环结构200；如图3所示，在所述保护环结构200表面依次形成第一钝化层210、连接金属层220和第二钝化层230，其中所述第二钝化层230覆盖所述连接金属层220，所述连接金属层220呈未接地状态。
射频(Radio Frequency，RF)器件一般位于围绕器件区域Ⅱ的保护环区域Ⅰ中，且具有用于产生电子噪声的电感器件和电容器件，当所述电感器件和电容器件位于靠近所述器件区域Ⅱ的保护环区域Ⅰ内时，由于所述重掺杂区101的掺杂离子类型与所述衬底100的掺杂离子类型相同，即所述重掺杂区101与所述保护环区域Ⅰ的衬底100相连通，且所述器件区域Ⅱ和保护环区域Ⅰ为同一衬底100，因此，RF器件形成的干扰信号容易通过保护环结构进入衬底100内，从而影响其他器件的电学性能。
为了解决所述技术问题，本发明提供一种半导体器件的制造方法，包括：形成衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；在所述保护环区域的衬底内形成环绕所述保护环区域的深阱埋层，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述深阱埋层上方的保护环区域衬底内形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述第一阱区、第二阱区以及深阱埋层围成的衬底内形成重掺杂区；在所述衬底表面形成保护环结构，所述保护环结构与所述重掺杂区相连接。
本发明通过形成与衬底掺杂离子类型不同的深阱埋层、第一阱区和第二阱区，构成封闭的抗干扰护栏，由于所述深阱埋层、第一阱区和第二阱区的掺杂离子类型与衬底的掺杂离子类型不同，因此构成的抗干扰护栏可以隔绝所述保护环区域的衬底，从而防止干扰信号通过所述保护环结构进入衬底内而影响其他器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图12是本发明半导体器件的制造方法一实施例中各步骤对应结构示意图。
结合参考图4和图5，图5是图4沿AA1方向的剖面结构示意图。提供衬底300，所述衬底300中具有掺杂离子，所述衬底300包括器件区域Ⅱ和围绕所述器件区域Ⅱ的保护环区域Ⅰ。
所述衬底300为后续器件结构的形成提供工艺平台。所述衬底300的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底300还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底300为硅衬底，且所述衬底300的掺杂离子类型为P型。
需要说明的是，所述保护环区域Ⅰ为方形，包括四个拐角区域C(如图4所示)。
如无特别说明，后续提供的结构示意图均基于图4沿AA1方向的剖面结构示意图。
参考图6，在所述保护环区域Ⅰ的衬底300内形成环绕所述护环区域Ⅰ的深阱埋层301，所述深阱埋层301的掺杂离子类型与所述衬底300的掺杂离子类型不同。
所述深阱埋层301与后续形成的阱区用于隔绝所述保护环区域Ⅰ的衬底300，从而能抑制和防止干扰信号通过所述衬底300对其他器件的电学性能产生影响。
本实施例中，所述衬底300的掺杂离子类型为P型，因此，所述深阱埋层301的掺杂离子类型为N型。形成所述深阱埋层301的步骤包括：对所述保护环区域Ⅰ的衬底300进行第一离子注入工艺，形成环绕所述护环区域Ⅰ的深阱埋层301。
具体地，所述保护环区域Ⅰ为方形，包括四个拐角区域C(如图4所示)，对所述保护环区域Ⅰ的衬底300进行第一离子注入工艺的步骤包括：在所述衬底300表面形成第一图形层901，所述第一图形层901覆盖所述器件区域Ⅱ，并覆盖所述保护环区域Ⅰ的四个拐角区域C(如图4所示)；对所述第一图形层901暴露出的衬底300进行第一离子注入工艺，在所述保护环区域Ⅰ的衬底300内形成深阱埋层301；去除所述第一图形层901。
本实施例中，所述第一离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至1000Kev，注入的离子剂量为1E12至1E14原子每平方厘米。
本实施例中，所述第一图形层901的材料为光刻胶。形成所述深阱埋层301之后，采用湿法去胶或灰化工艺去除所述第一图形层901。
参考图7，在所述深阱埋层301上方的保护环区域Ⅰ衬底300内形成环绕所述保护环区域Ⅰ的第一阱区302以及环绕所述第一阱区302的第二阱区302’，所述第一阱区302和第二阱区302’均与所述深阱埋层301相连并延伸至所述衬底300表面，所述第一阱区302和第二阱区302’的掺杂离子类型与所述衬底300的掺杂离子类型不同。
所述第一阱区302、第二阱区302’和深阱埋层301构成抗干扰护栏，用于隔绝所述保护环区域Ⅰ的衬底300，从而能抑制和防止干扰信号通过所述衬底300对其他器件的电学性能产生影响。
本实施例中，所述衬底300的掺杂离子类型为P型，因此，所述第一阱区302和第二阱区302’的掺杂离子类型为N型。形成所述第一阱区302和第二阱区302’的步骤包括：对所述保护环区域Ⅰ的衬底300进行第二离子注入工艺，形成环绕所述保护环区域Ⅰ的第一阱区302以及环绕所述第一阱区302的第二阱区302’。
具体地，所述保护环区域Ⅰ为方形，包括四个拐角区域C(如图4所示)，对所述保护环区域Ⅰ的衬底300进行第二离子注入工艺的步骤包括：在所述衬底300表面形成第二图形层902，所述第二图形层902覆盖所述器件区域Ⅱ、保护环区域Ⅰ的拐角区域C(如图4所示)以及部分所述保护环区域Ⅰ的衬底300表面，暴露出所述深阱埋层301上方的部分衬底300表面；对所述第二图形层902暴露出的衬底300进行第二离子注入工艺，在所述深阱埋层301上方的保护环区域Ⅰ衬底300内形成环绕所述保护环区域Ⅰ的第一阱区302以及环绕所述第一阱区302的第二阱区302’，所述第一阱区302和第二阱区302’均与所述深阱埋层301相连并延伸至所述衬底300表面；去除所述第二图形层902。
本实施例中，所述第二离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至500Kev，注入的离子剂量为5E12至1E14原子每平方厘米。
本实施例中，所述第二图形层902的材料为光刻胶。形成所述第一阱区302和第二阱区302’之后，采用湿法去胶或灰化工艺去除所述第二图形层902。
需要说明的是，所述保护环区域Ⅰ的拐角区域C(如图4所示)未形成所述深阱埋层301、第一阱区302和第二阱区302’，即未形成由所述深阱埋层301、第一阱区302和第二阱区302’构成的抗干扰护栏，使所述拐角区域C形成的保护环结构与所述衬底300相连通，从而可以通过所述拐角区域C的保护环结构释放等离子体，避免等离子体聚集引起的器件等离子体损伤。
参考图8，在所述第一阱区302、第二阱区302’以及深阱埋层301围成的衬底300内形成重掺杂区303。
本实施例中，所述衬底300的掺杂离子类型为P型，因此，所述重掺杂区303的掺杂离子类型为N型。通过重掺杂注入工艺形成所述重掺杂区303。
具体地，所述重掺杂注入工艺的步骤包括：在所述衬底300表面形成第三图形层903，所述第三图形层903覆盖所述器件区域Ⅱ、保护环区域Ⅰ的拐角区域C(如图4所示)、第一阱区302区域和第二阱区302’区域，暴露出所述第一阱区302和第二阱区302’之间的衬底300表面；对所述第三图形层903暴露出的衬底300进行重掺杂注入工艺，在所述第一阱区302、第二阱区302’以及深阱埋层301围成的衬底300内形成重掺杂区303；去除所述第三图形层903。
本实施例中，所述重掺杂注入工艺的参数包括：注入的离子为硼离子、镓离子或铟离子，注入的离子能量为1ev至100Kev，注入的离子剂量为5E14至1E16原子每平方厘米。
本实施例中，所述第三图形层903的材料为光刻胶。形成所述重掺杂区303之后，采用湿法去胶或灰化工艺去除所述第三图形层903。
需要说明的是，所述深阱埋层301、第一阱区302区域和第二阱区302’围绕所述重掺杂区303，也就是说，所述深阱埋层301、第一阱区302区域和第二阱区302’构成抗干扰护栏，由于所述深阱埋层301、第一阱区302区域和第二阱区302’的掺杂离子类型与所述衬底300的掺杂离子类型不同，所述抗干扰护栏可以隔绝所述保护环区域Ⅰ的衬底300，从而防止干扰信号通过所述保护环结构进入衬底300内而影响其他器件的电学性能。
参考图9，在所述衬底300上形成保护环结构400，所述保护环结构400与所述重掺杂区303相连接。
本实施例中，在所述衬底300上形成保护环结构400的步骤包括：在所述保护环区域Ⅰ的衬底300表面形成层间介质层410；在所述层间介质层410内形成贯穿其厚度的接触孔栓塞420，所述接触孔栓塞420与所述重掺杂区303相连接；在所述层间介质层410表面形成金属互连层430，所述金属互连层430与所述接触孔栓塞相连接。
本实施例中，所述层间介质层410为叠层结构，包括位于所述保护环区域Ⅰ的衬底300表面第一层间介质层(未图示)，以及位于所述第一层间介质层表面的第二层间介质层(未图示)。
所述层间介质层410作为接触孔栓塞420的隔离结构，以及金属互连层430与所述衬底300之间的隔离结构。
所述第一层间介质层的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，形成所述第一层间介质层的工艺为流动性化学气相沉积(FCVD)工艺，所述第一层间介质层的材料为氧化硅。
所述第二层间介质层的致密度大于所述第一层间介质层的致密度，所述第二层间介质层的电绝缘性能优于所述第一层间介质层的电绝缘性能，从而使得后续形成的隔离结构具有良好的电绝缘性能。所述第二层间介质层的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，形成所述第二层间介质层的工艺为高纵宽比(HARP)沉积工艺，所述第二层间介质层的材料为氧化硅。
具体地，形成所述层间介质层400的步骤包括：在所述保护环区域Ⅰ的衬底300表面形成第一层间介质层；在所述第一层间介质层表面形成第二层间介质膜；平坦化所述第二层间介质膜直至所述第二层间介质膜的厚度达到目标厚度值，形成第二层间介质层。
本实施例中，采用化学机械研磨工艺平坦化所述第二层间介质膜直至所述第二层间介质膜的厚度达到目标厚度值，形成第二层间介质层。
所述接触孔栓塞420用于使所述衬底300与金属互连层430之间实现电连接。
具体地，形成所述接触孔栓塞420的步骤包括：在所述层间介质层410表面形成图形层(未示图)，所述图形层内定义有接触孔图形；以所述图形层为掩膜，沿所述接触孔图形刻蚀所述层间介质层410，形成接触孔通孔(未标示)；在所述接触孔通孔内填充满导电材料，所述导电材料还覆盖所述层间介质层410表面；平坦化所述导电材料，去除高于所述层间介质层410表面的导电材料直至所述层间介质层410内的导电材料达到目标厚度值，在所述层间介质层410内形成贯穿其厚度的接触孔栓塞420。
本实施例中，采用等离子体干法刻蚀工艺刻蚀所述层间介质层410以形成接触孔通孔，采用化学机械研磨工艺去除高于所述层间介质层410表面的导电材料直至所述层间介质层410内的导电材料达到目标厚度值。
所述接触孔栓塞420的材料可以为铜或钨。本实施例中，所述接触孔栓塞420的材料为钨。
具体地，形成所述金属互连层430的步骤包括：在所述层间介质层410上依次形成多层金属层440。
结合参考图10和图11，图10为图9在面向所述金属层440方向上的俯视图，图11为图10中区域M的放大图。形成所述金属层440的步骤包括：在所述层间介质层410上形成围绕所述器件区域Ⅱ的多圈金属线445，在平行于所述衬底300的方向上，相邻圈金属线445之间具有一预设间距L(如图11所示)。
本实施例中，所述多层金属层440的相邻圈金属线445之间的预设间距L相等。
所述具有多圈金属线445的多层金属层440用于消除干扰信号。RF器件产生的干扰信号进入保护环结构后，逐层经过所述多圈金属线445时被逐渐消除，进而防止干扰信号在所述金属互连层430内进行传输，进一步提高了所述保护环结构抗干扰信号的能力。
需要说明的是，所述预设间距L不能过小也不能过大。如果所述预设间距L过小，在实际工艺中的工艺难度加大且相邻圈金属线445容易发生连接，从而影响保护环结构的质量；如果所述预设间距L过大，在所述保护环区域Ⅰ内难以形成满足数量要求的多圈金属线445，从而难以起到消除干扰信号的作用。为此，本实施例中，所述预设间距L为500μm至1000μm，所述多圈金属线445的数量为4圈。
所述金属互连层430的材料可以为铜、钨或铝。本实施例中，所述金属互连层430的材料为铜。
结合参考图12，在所述衬底300上形成保护环结构400之后，还包括：在所述保护环结构400表面形成连接金属层500，所述连接金属层500接地600。
所述连接金属层500用于实现器件与器件之间、器件与外部电路之间的电连接。本实施例中，所述连接金属层500的材料为铝。
本实施例中，在所述保护环结构400表面形成连接金属层600之前，还包括：在所述保护环结构400表面形成第一钝化层710；在所述保护环结构400表面形成所述连接金属层500之后，还包括：在所述连接金属层500表面形成第二钝化层720，所述第二钝化层720内形成有开口(未标示)，所述开口暴露出部分所述连接金属层500，且所述连接金属层500通过所述开口接地600。
由于干扰信号来自于电势的高低差，因此，通过使所述连接金属层500接地600，可以防止在保护环结构400中存在电势差，从而可以避免干扰信号的产生，进而提高半导体器件的电学性能。
相应的，本发明还提供一种采用上述方法所形成的半导体器件。
参考图12，示出了本发明半导体器件的结构示意图，所述半导体器件包括：
衬底300，所述衬底300中具有掺杂离子，所述衬底300包括器件区域Ⅱ和围绕所述器件区域Ⅱ的保护环区域Ⅰ；
深阱埋层301，位于所述保护环区域Ⅰ的衬底300内且围绕所述保护环区域Ⅰ，所述深阱埋层301的掺杂离子类型与所述衬底300的掺杂离子类型不同；
阱区，位于所述深阱埋层301上方的保护环区域Ⅰ衬底300内，包括环绕所述保护环区域Ⅰ的第一阱区302以及环绕所述第一阱区302的第二阱区302’，所述第一阱区302和第二阱区302’均与所述深阱埋层301相连并延伸至所述衬底300表面，所述第一阱区302和第二阱区302’的掺杂离子类型与所述衬底300的掺杂离子类型不同；
重掺杂区303，位于所述第一阱区302、第二阱区302’以及深阱埋层301围成的衬底300内；
保护环结构400，位于所述衬底300上且与所述重掺杂区303相连接。
本实施例中，所述衬底300为P型衬底，相应的，所述深阱埋层301的掺杂离子类型为N型；所述第一阱区302和第二阱区302’的掺杂离子类型为N型；所述重掺杂区303的掺杂离子类型为P型。
需要说明的是，所述保护环区域Ⅰ为方形，包括四个拐角区域C(如图4所示)。所述深阱埋层301、第一阱区302和第二阱区302’位于所述四个拐角区域C之外的保护环区域Ⅰ的衬底300内。从而使所述四个拐角区域C的保护环结构与所述衬底300相连通，从而可以通过所述四个拐角区域C的保护环结构释放等离子体，避免等离子体聚集引起的器件等离子体损伤。
本实施例中，所述保护环结构400包括：位于所述保护环区域Ⅰ的衬底300表面的层间介质层410；位于所述层间介质层410内且贯穿其厚度的接触孔栓塞420，所述接触孔栓塞420与所述重掺杂区303相连接；位于所述层间介质层410表面的金属互连层430，所述金属互连层430与所述接触孔栓塞相连接。
其中，所述金属互连层430包括：依次位于所述层间介质层410上的多层金属层440；结合参考图10和图11，所述金属层440包括：位于所述层间介质层410上且围绕所述器件区域Ⅱ的多圈金属线445，在平行于所述衬底300的方向上，相邻圈金属线445之间具有一预设间距L(如图11所示)。
所述具有多圈金属线445的多层金属层440用于消除干扰信号。RF器件产生的干扰信号进入保护环结构后，逐层经过所述多圈金属线445时被逐渐消除，进而防止干扰信号在所述金属互连层430内进行传输，进一步提高了所述保护环结构抗干扰信号的能力。
本实施例中，所述多层金属层440的相邻圈金属线445之间的预设间距L相等。
需要说明的是，所述预设间距L不能过小也不能过大。如果所述预设间距L过小，在实际工艺中的工艺难度加大且相邻圈金属线445容易发生连接，从而影响保护环结构的质量；如果所述预设间距L过大，在所述保护环区域Ⅰ内难以形成满足数量要求的多多圈金属线445，从而难以起到消除干扰信号的作用。为此，本实施例中，所述预设间距L为500μm至1000μm，所述多圈金属线445的数量为4圈。
所述金属互连层430的材料可以为铜、钨或铝。本实施例中，所述金属互连层430的材料为铜。
需要说明的是，所述半导体器件还包括：位于所述保护环结构400表面的连接金属层500，所述连接金属层500接地600。
所述连接金属层500用于实现器件与器件之间、器件与外部电路之间的电连接。本实施例中，所述连接金属层500的材料为铝。由于干扰信号来自于电势的高低差，因此，通过使所述连接金属层500接地600，可以防止在保护环结构400中存在电势差，从而可以避免干扰信号的产生，进而提高半导体器件的电学性能。
在所述衬底表面形成保护环结构，所述保护环结构与所述重掺杂区相连接，干扰信号容易从所述保护环结构经重掺杂区进入衬底内，而器件区域与保护环区域的衬底为同一衬底，干扰信号进入衬底后，容易对其他器件产生影响。本发明通过形成与衬底掺杂离子类型不同的深阱埋层、第一阱区和第二阱区，构成封闭的抗干扰护栏，由于所述深阱埋层、第一阱区和第二阱区的掺杂离子类型与衬底的掺杂离子类型不同，因此构成的抗干扰护栏可以隔绝所述保护环区域的衬底，从而防止干扰信号通过所述保护环结构进入衬底内而影响其他器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括：
形成衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；
在所述保护环区域的衬底内形成环绕所述保护环区域的深阱埋层，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；
在所述深阱埋层上方的保护环区域衬底内形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；
在所述第一阱区、第二阱区以及深阱埋层围成的衬底内形成重掺杂区；
在所述衬底上形成保护环结构，所述保护环结构与所述重掺杂区相连接；所述衬底为P型衬底；所述深阱埋层、第一阱区和第二阱区的掺杂离子类型为N型；所述重掺杂区的掺杂离子类型为P型；
形成所述深阱埋层的步骤包括：对所述保护环区域的衬底进行第一离子注入工艺，形成环绕所述保护环区域的深阱埋层；
所述第一离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至1000Kev，注入的离子剂量为1E12至1E14原子每平方厘米；
所述保护环区域为方形，包括四个拐角区域；
对所述保护环区域的衬底进行第一离子注入工艺的步骤包括：在所述衬底表面形成第一图形层，所述第一图形层覆盖所述器件区域和保护环区域的四个拐角区域；
对所述第一图形层暴露出的衬底进行第一离子注入工艺，在所述衬底内形成深阱埋层；
去除所述第一图形层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第一阱区和第二阱区的步骤包括：对所述保护环区域的衬底进行第二离子注入工艺，形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区；
所述第二离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至500Kev，注入的离子剂量为5E12至1E14原子每平方厘米。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，通过重掺杂注入工艺形成所述重掺杂区；
所述重掺杂注入工艺的参数包括：注入的离子为硼离子、镓离子或铟离子，注入的离子能量为1ev至100Kev，注入的离子剂量为5E14至1E16原子每平方厘米。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述衬底表面形成保护环结构的步骤包括：在所述保护环区域的衬底表面形成层间介质层；
在所述层间介质层内形成贯穿其厚度的接触孔栓塞，所述接触孔栓塞与所述重掺杂区相连接；
在所述层间介质层表面形成金属互连层，所述金属互连层与所述接触孔栓塞相连接。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，形成所述金属互连层包括：在所述层间介质层上依次形成多层金属层；
形成所述金属层的步骤包括：在所述层间介质层上形成围绕所述器件区域的多圈金属线，在平行于所述衬底方向上，相邻圈金属线之间具有一预设间距。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述多层金属层的预设间距相等。
7.如权利要求5所述的半导体器件的制造方法，其特征在于，所述预设间距为500μm至1000μm。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述衬底表面形成保护环结构之后，还包括：在所述保护环结构表面形成连接金属层，所述连接金属层接地。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述连接金属层的材料为铝。
CN201510920864.XA 2015-12-11 2015-12-11 半导体器件及其制造方法 Active CN106876318B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510920864.XA CN106876318B (zh) 2015-12-11 2015-12-11 半导体器件及其制造方法
US15/286,176 US10032860B2 (en) 2015-12-11 2016-10-05 Semiconductor device and fabrication method thereof
EP16200266.1A EP3179511B1 (en) 2015-12-11 2016-11-23 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510920864.XA CN106876318B (zh) 2015-12-11 2015-12-11 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106876318A CN106876318A (zh) 2017-06-20
CN106876318B true CN106876318B (zh) 2020-05-08

Family

ID=57394424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510920864.XA Active CN106876318B (zh) 2015-12-11 2015-12-11 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US10032860B2 (zh)
EP (1) EP3179511B1 (zh)
CN (1) CN106876318B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793227B1 (en) * 2016-04-21 2017-10-17 Peregrine Semiconductor San Diego Switchable die seal connection
WO2018040100A1 (zh) * 2016-09-05 2018-03-08 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件
CN109545841A (zh) * 2018-11-22 2019-03-29 长江存储科技有限责任公司 双保护环及其形成方法
CN114628368B (zh) * 2022-03-10 2022-11-11 深圳市赛元微电子股份有限公司 一种芯片电路模块的电磁屏蔽装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
CN1971911A (zh) * 2005-11-25 2007-05-30 联华电子股份有限公司 半导体结构
JP5167671B2 (ja) * 2006-10-31 2013-03-21 ソニー株式会社 半導体素子
US7804158B2 (en) * 2008-03-26 2010-09-28 Maxrise Inc. Electronic device with shielding structure and method of manufacturing the same
US8188578B2 (en) * 2008-05-29 2012-05-29 Mediatek Inc. Seal ring structure for integrated circuits
KR101458052B1 (ko) * 2008-06-12 2014-11-06 삼성전자주식회사 혼색 방지 구조를 갖는 시모스 이미지 센서 및 그 제조방법
US8395239B2 (en) * 2010-10-29 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Grounded seal ring structure in semiconductor devices
CN103887284B (zh) * 2012-12-24 2016-09-14 北京中电华大电子设计有限责任公司 一种基于深n阱结构的跨芯片保护环电路

Also Published As

Publication number Publication date
CN106876318A (zh) 2017-06-20
EP3179511A1 (en) 2017-06-14
US20170170263A1 (en) 2017-06-15
EP3179511B1 (en) 2020-01-01
US10032860B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
KR102557400B1 (ko) 반도체 장치
KR100770486B1 (ko) 반도체 장치의 제조방법
CN112018027B (zh) 半导体结构及其形成方法、晶圆切割方法
US10804150B2 (en) Semiconductor structure
CN106033741B (zh) 金属内连线结构及其制作方法
US10636698B2 (en) Skip via structures
CN106876318B (zh) 半导体器件及其制造方法
US8871638B2 (en) Semiconductor device and method for fabricating the same
KR20100045836A (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
CN104752325B (zh) 半导体器件及其形成方法、提高晶圆切割成品率的方法
KR101972969B1 (ko) 반도체 소자 및 그 제조 방법
CN104425357A (zh) 双镶嵌结构的形成方法
KR20120092878A (ko) 반도체 장치 및 그 제조방법
EP2620978B1 (en) Semiconductor device with internal substrate contact and method of production
TWI757074B (zh) 半導體元件及其製備方法
KR102051961B1 (ko) 메모리 장치 및 이의 제조 방법
CN112838048A (zh) 互连结构以及其制作方法
KR20210024893A (ko) 반도체 소자 제조 방법
US9601513B1 (en) Subsurface wires of integrated chip and methods of forming
US9349608B2 (en) Methods of protecting a dielectric mask layer and related semiconductor devices
KR101882753B1 (ko) 반도체 소자 및 그 제조 방법
KR20140064024A (ko) 반도체 소자 및 그 제조 방법
KR100779793B1 (ko) 반도체 장치
KR20100074507A (ko) 층간 절연막 내의 모바일 이온을 제거할 수 있는 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant