KR20140064024A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20140064024A
KR20140064024A KR1020120130882A KR20120130882A KR20140064024A KR 20140064024 A KR20140064024 A KR 20140064024A KR 1020120130882 A KR1020120130882 A KR 1020120130882A KR 20120130882 A KR20120130882 A KR 20120130882A KR 20140064024 A KR20140064024 A KR 20140064024A
Authority
KR
South Korea
Prior art keywords
film
insulating film
metal wiring
wiring
copper
Prior art date
Application number
KR1020120130882A
Other languages
English (en)
Inventor
김관수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120130882A priority Critical patent/KR20140064024A/ko
Publication of KR20140064024A publication Critical patent/KR20140064024A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리 금속 배선의 특성 및 신뢰성을 확보할 수 있는 반도체 소자를 개시한다. 본 기술에 따른 반도체 소자는 반도체 기판 상에 금속 배선용 트렌치가 형성된 절연막과, 트렌치 내에 매립된 금속 배선을 포함하되, 금속 배선은 금속 배선을 상하로 관통하는 다수의 슬롯이 형성된다

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 반도체 소자를 제조함에 있어 구리를 이용한 다마신(Damascne) 공정을 적용한 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간 또는 배선과 배선 간을 전기적으로 연결하기 위해 금속 배선이 형성된다.
금속 배선의 재료로는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)을 주로 이용하여 왔으며, 최근에는 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속 동작 소자에서 RC 신호지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속 배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 구리(Cu)의 경우 배선 형태를 만들기 위한 건식 식각 방법이 용이하지 않기 때문에 구리(Cu)로 금속 배선을 형성하기 위해서는 다마신(Damascene)이라는 새로운 공정 기술이 이용된다.
다마신 금속 배선 공정은 절연막을 식각해서 배선 영역을 형성하고, 이 배선 영역을 구리막으로 매립한 다음, 화학적 기계적 연마(CMP;Chemical Mechanical Polishing) 방식으로 절연막이 노출되는 지점까지 구리막을 연마하는 기술이다.
상기 다마신 공정의 적용하는 경우에는 다층 금속 배선에서 상층 금속 배선, 그리고 상기 상층 금속 배선과 하층 금속 배선을 콘택시키기 위한 콘택 플러그를 동시에 형성할 수 있을 뿐 아니라, 금속 배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
본 발명의 실시 예는 구리 금속 배선의 특성 및 신뢰성을 확보할 수 있는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막을 식각하여 배선 영역을 형성하는 단계와, 상기 배선 영역을 포함하는 상기 절연막에 다수의 슬롯이 형성되는 금속막(구리막)을 적층하는 단계 및 상기 금속막이 상기 배선 영역에 매립되도록 상기 절연막이 노출될 때까지 상기 금속막을 연마하는 단계를 포함하되, 상기 금속막에 상기 다수의 슬롯이 형성되도록, 상기 배선 영역 중 상기 다수의 슬롯에 대응되는 영역을 제외한 상태에서 상기 절연막 및 배리어막을 식각하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자는 반도체 기판 상에 금속 배선용 트렌치가 형성된 절연막과, 상기 트렌치 내에 매립된 금속 배선을 포함하되, 상기 금속 배선은 상기 금속 배선을 상하로 관통하는 다수의 슬롯이 형성된 것을 특징으로 한다.
본 기술에 의하면, 구리 금속 배선에 다수의 슬롯을 형성함에 따라, 구리 금속 배선의 폭이 일정 이상 커질 경우에도 구리 이온의 마이그레이션에 의한 원자뭉침 및 구리막과 질화막의 크랙 발생을 방지할 수 있으므로, 구리 금속 배선의 특성 및 신뢰성을 원활하게 확보할 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 2는 도 1d의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나, 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는' 이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하에서는 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 가장 먼저 도 1a에 도시된 바와 같이, 소정 공정으로 반도체 소자에 필요한 하부구조물(미도시)을 포함하는 반도체 기판(10) 상에 배리어막(20)과, 절연막(30) 및 하드 마스크(40)를 순차적으로 형성한다.
여기서 하부 구조물은 도시되지는 않았지만 반도체 기판(10)의 일면에 형성되는 게이트전극, 소스 및 드레인 등을 포함할 수 있다. 반도체 기판(10)은 실리콘(Si), GaAs, LiNbO3, 수정 등으로 이루어질 수 있다. 배리어막(20)은 하부 구조물의 식각을 방지하기 위해 사용되는 식각방지막으로, 이러한 배리어막(20)은 Si3N4, SiN 등을 포함하는 실리콘산질화막(SiNx)일 수 있다. 하드 마스크(40)는 절연막(30) 상에 배선 영역을 패터닝하기 위한 식각 마스크로서, 예를 들어 Si3N4, SiN 등을 포함하는 실리콘산질화막(SiNx)일 수 있다.
상기에서, 배리어막(20)과 하드 마스크(40)는 PECVD법으로 SiN 또는 SiC막을 100 내지 1000Å 범위의 두계로 증착하여 형성한다. 그리고 절연막(30)은 통상의 SiO2, FSG(Fluorine doped Silicate Glass) 또는 유전율이 3.0 이하인 저유전율 절연막을 사용하여 450℃ 이하의 온도에서 실시가 가능한 PECVD, HDP-CVD, APCVD, 스핀 코팅 방식 등으로 형성한다.
다음으로 도 1b에 도시된 바와 같이, 식각 선택비가 상이한 하드 마스크(40)를 식각 마스크로 하는 식각 공정을 통해 배리어막(20) 및 절연막(30)의 소정 영역 즉, 배선 영역을 식각하여 이후 금속 배선이 형성될 트렌치(35)를 형성한다. 이러한 과정 중 하부 구조물(미도시)을 포함하는 반도체 기판(10)은 배리어막(20)에 의해 보호될 수 있다.
또한, 상기 트렌치(35) 내에 배리어막(20') 및 절연막(30')으로 구성된 복수의 패턴을 잔류시킨다. 이러한 트렌치(35) 내의 복수의 패턴은 이후 형성될 금속 배선이 슬롯(55, 도 2 참조) 역할을 하게 된다.
계속해서 도 1c에 도시된 바와 같이, 배선 영역을 형성한 후에는 절연막(30) 상에 금속막(50)을 형성한다. 여기서 금속막(50)은 전기 전도도가 우수하고 저항이 낮아 고집적 고속 동작 소자에서 RC 신호지연 문제를 해결할 수 있는 구리(Cu)막이 이용될 수 있으며, 상기 금속막(50)은 트렌치(35)가 매립될 수 있는 두꼐로 형성된다.
다음으로 도 1d에 도시된 바와 같이, 금속막(50) 즉, 구리막을 절연막(30)이 노출될 때까지 화학적 기계적 연마(CMP) 방식으로 연마한다. 여기서 구리막을 화학적 기계적 연마 방식을 통해 연마하는 것은 구리(Cu)의 경우 식각 방식이 용이하지 않기 때문이다.
한편, 본 발명의 실시 예에 따른 반도체 소자는 배선 영역에 구리막이 매립되어 화학적 기계적 연마를 통해 연마되는 다마신 금속 배선 공정을 통해 금속 배선이 형성되되, 도 1d 및 도 2에 도시된 바와 같이 다수의 슬롯(55)을 갖는 금속 배선(50')이 형성될 수 있다. 이때의 다수의 슬롯(55)은 금속 배선(50')의 길이 방향을 따라 일정 간격으로 형성된다. 예를 들면, 다수의 슬롯(55)은 이 다수의 슬롯(55)을 연결하는 연결선이 격자무늬를 갖도록 형성될 수 있다. 하지만, 여기에 한정되지 않고 다양한 형태로 가변 가능하다.
통상적인 구리 금속 배선은 그 폭이 일정 이상 예를 들면, 1.5㎛ 이상으로 커지면, 구리 이온의 마이그레이션(Migration)에 의해 구리 금속 배선에 원자뭉침이 발생될 수 있는데, 상기와 같은 제조 방법을 통해 다수의 슬롯(55)을 갖는 구리 금속 배선(50')은 다수의 슬롯(55)을 통해 일정 구간마다 구리 금속 배선(50')의 폭이 줄어 구리 이온의 마이그레이션 패스(Path)를 줄일 수 있어 원자뭉침이 발생되는 것을 방지할 수 있다.
또, 통상적인 구리 금속 배선은 양측 하부에는 질화막(Nitride) 즉, 배리어막이 형성되는데, 이와 같은 경우 질화막과 구리막과의 계면 접촉 특성이 열악하여 크랙(Crack)이 발생되는 문제점을 갖는다.
하지만 상기와 같은 제조 방법을 통해 다수의 슬롯(55)을 갖는 구리 금속 배선(50')은 다수의 슬롯(55)에 의해 질화막과 구리막의 접촉면적을 감소시킴에 따라 질화막과 구리막과의 계면 접촉 특성에 의한 크랙이 발생되는 것을 감소시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 반도체 기판 20: 배리어막
30: 절연막 40: 하드 마스크
50: 금속막 50' : 금속 배선
55: 다수의 슬롯

Claims (7)

  1. 반도체 기판 상에 절연막을 형성하는 단계;
    상기 절연막을 식각하여 배선 영역을 형성하는 단계; 및
    상기 배선 영역을 포함하는 상기 절연막에 다수의 슬롯을 갖는 금속 배선을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제 1항에 있어서,
    상기 금속 배선을 형성하는 단계는,
    상기 배선 영역이 충진되도록 구리막을 증착하는 단계; 및
    상기 구리막을 연마하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 2항에 있어서,
    상기 배선 영역을 형성하는 단계는,
    상기 배선 영역을 한정하는 식각 시 상기 배선 영역 내에 복수의 절연 패턴이 잔류하도록 상기 절연막을 식각하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1항에 있어서,
    상기 절연막을 형성하는 단계 전에는 상기 반도체 기판 상에 배리어막을 형성하는 단계를 더 포함하고,
    상기 절연막은 상기 배리어막 상에 형성된 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 반도체 기판 상에 금속 배선용 트렌치가 형성된 절연막과,
    상기 트렌치 내에 매립된 금속 배선을 포함하되,
    상기 금속 배선은 상기 금속 배선을 상하로 관통하는 다수의 슬롯이 형성된 것을 특징으로 하는 반도체 소자.
  6. 제 5항에 있어서,
    상기 다수의 슬롯에는 상기 절연막이 구비된 것을 특징으로 하는 반도체 소자.
  7. 제 5항에 있어서,
    상기 다수의 슬롯은 상기 금속 배선의 길이방향을 따라 일정 간격으로 형성된 것을 특징으로 하는 반도체 소자.
KR1020120130882A 2012-11-19 2012-11-19 반도체 소자 및 그 제조 방법 KR20140064024A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120130882A KR20140064024A (ko) 2012-11-19 2012-11-19 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120130882A KR20140064024A (ko) 2012-11-19 2012-11-19 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140064024A true KR20140064024A (ko) 2014-05-28

Family

ID=50891548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120130882A KR20140064024A (ko) 2012-11-19 2012-11-19 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140064024A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096595A (ko) 2015-12-18 2018-08-29 스미도모쥬기가이고교 가부시키가이샤 쇼벨 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096595A (ko) 2015-12-18 2018-08-29 스미도모쥬기가이고교 가부시키가이샤 쇼벨 및 그 제어방법

Similar Documents

Publication Publication Date Title
TWI405301B (zh) 雙重線路的積體電路晶片
US7224068B2 (en) Stable metal structure with tungsten plug
US10181421B1 (en) Liner recess for fully aligned via
KR101369361B1 (ko) 일체형 크랙 스탑 구조물을 구비한 반도체 장치
CN102856247B (zh) 一种背面硅通孔制作方法
US8455985B2 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
WO2010017162A1 (en) Through silicon via and method of fabricating same
US20120091455A1 (en) Pad structure having contact bars extending into substrate and wafer having the pad structure
KR20200029835A (ko) 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선
CN112018027A (zh) 半导体结构及其形成方法、晶圆切割方法
CN108074910A (zh) 半导体器件及其制造方法
CN102760688B (zh) 双镶嵌结构及其形成方法、半导体器件
KR20170010710A (ko) 반도체 디바이스 및 그 제조 방법
CN102487038B (zh) 铜互连结构及其形成方法
US6794304B1 (en) Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process
KR100852207B1 (ko) 절연막 제거방법 및 금속 배선 형성방법
KR100818108B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR20140064024A (ko) 반도체 소자 및 그 제조 방법
KR101168507B1 (ko) 반도체 소자 및 그 형성 방법
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100866135B1 (ko) 반도체 소자의 제조방법
KR20080002027A (ko) 반도체 소자의 제조방법
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100475536B1 (ko) 반도체 소자의 제조 방법
KR20080047661A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination