CN114628368B - 一种芯片电路模块的电磁屏蔽装置 - Google Patents

Abstract

本发明提供一种芯片电路模块的电磁屏蔽装置，包括衬底、稳压电容部、连接结构和多个金属罩部；衬底包括一个或多个交替分布的第一类型衬底区域和第二类型衬底区域，其中外侧的衬底区域环绕位于内侧的衬底区域，第一类型衬底区域包括环形第一类型衬底接触区，环形第二类型衬底区域包括环形第二类型衬底接触区；稳压电容部，包括位于环形第一类型衬底接触区和环形第二类型衬底接触区的部分区域间隔分布的多晶材料层；多个金属罩部，每一金属罩部包括环形层和顶部网状层，环形层和顶部网状层中的各层通过间隔设置的多根连接柱连接；其中，每一金属罩部与环形第一类型衬底接触区和环形第二类型衬底接触区通过连接结构分别连接。

Description

一种芯片电路模块的电磁屏蔽装置

技术领域

本发明主要涉及半导体技术领域，尤其涉及一种芯片电路模块的电磁屏蔽装置。

背景技术

芯片的运用环境经常越来越复杂，会存在大量的电磁波干扰(EMI)和无线电波干扰(RFI)。同时，芯片内部也会产生大量的电磁辐射，对芯片，例如SOC(片上系统，System onChip)内部的高精度敏感模拟模块造成影响，从而对用于芯片电路模块的电磁屏蔽装置提出了需求。

发明内容

本发明要解决的技术问题是提供一种芯片电路模块的电磁屏蔽装置，实现对芯片电路模块的较好的电磁屏蔽作用。

为解决上述技术问题，本发明提供了一种芯片电路模块的电磁屏蔽装置，包括衬底、稳压电容部、连接结构和多个金属罩部；所述衬底包括一个或多个交替分布的第一类型衬底区域和第二类型衬底区域，其中外侧的衬底区域环绕位于内侧的衬底区域，所述第一类型衬底区域包括环形第一类型衬底接触区，所述环形第二类型衬底区域包括环形第二类型衬底接触区；稳压电容部，包括位于所述环形第一类型衬底接触区和环形第二类型衬底接触区的部分区域间隔分布的多晶材料层；多个金属罩部，其中每一所述金属罩部按由内向外次序依次罩设，每一所述金属罩部包括一个或多个环形层和顶部网状层，所述一个或多个环形层和顶部网状层中的各层通过间隔设置的多根连接柱连接；其中，每一所述金属罩部与所述环形第一类型衬底接触区和所述环形第二类型衬底接触区通过连接结构分别连接。

在本发明的一实施例中，每一所述金属罩部与所述环形第一类型衬底接触区和所述环形第二类型衬底接触区通过连接结构分别连接包括：

每一所述金属罩部的底部环形层通过多根连接柱与所述底部环形层下方的第一类型衬底区域或第二类型衬底区域连接，通过延伸接触部与所述底部环形层下方第一类型衬底区域相邻的第二类型衬底接触区或第二类型衬底区域相邻的第一类型衬底接触区接触；

其中，与所述第一类型衬底接触区或第二类型衬底接触区的接触通过与所述第一类型衬底接触区或第二类型衬底接触区上的稳压电容部接触实现。

在本发明的一实施例中，所述第一类型衬底接触区的第一类型掺杂浓度大于第一类型衬底区域的第一类型掺杂浓度；所述第二类型衬底接触区的第二类型掺杂浓度大于第二类型衬底区域的第二类型掺杂浓度。

在本发明的一实施例中，所述延伸接触部包括延伸连接部和与所述延伸连接部连接的延伸连接柱，所述延伸连接部与所述底部环形层连接，所述延伸连接柱与所述底部环形层下方第一类型衬底区域相邻的第二类型衬底接触区或第二类型衬底区域相邻的第一类型衬底接触区接触。

在本发明的一实施例中，所述顶部网状层包括矩形孔形状的网状层。

在本发明的一实施例中，当所述环形第一类型衬底接触区和环形第二类型衬底接触区为矩形环时，所述稳压电容部位于矩形环四边的非拐角区域。

在本发明的一实施例中，所述金属罩部的材质为铜或铝。

在本发明的一实施例中，所述多根连接柱的第二端在所述间隔设置的稳压电容部的间隔处与所述底部环形层下方的第一类型衬底区域或第二类型衬底区域连接。

在本发明的一实施例中，所述金属罩部的个数为2个至5个中的任一值；最内部的所述金属罩部的环形层和顶部环形层的层数总和为2层至4层中的任一值。

在本发明的一实施例中，当所述环形第一类型衬底区域上方未设有金属罩部时，所述环形第一类型衬底区域不设第一类型衬底接触区。

在本发明的一实施例中，所述电路模块包括数模转换模块、触控模块或基准电压模块。

在本发明的一实施例中，当所述第一类型为P型掺杂类型时，所述第二类型为N型掺杂类型；当所述第一类型为N型掺杂类型时，所述第二类型为P型掺杂类型。

与现有技术相比，本发明具有以下优点：本申请的芯片电路模块的电磁屏蔽装置能够为芯片上的电路功能模块提供电磁屏蔽作用，极大减少各电路模块之间的电磁耦合影响，使芯片实际使用功能更为趋近芯片的设计参数，提高芯片电路的运行性能。

附图说明

附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本申请原理的作用。附图中：

图1是本申请一实施例的芯片电路模块的电磁屏蔽装置在第一剖面位置的第一剖面图。

图2是本申请一实施例的芯片电路模块的电磁屏蔽装置在第二剖面位置的第二剖面图。

图3是本申请一实施例的芯片电路模块的电磁屏蔽装置的衬底结构和稳压电容部结构的俯视示意图。

图4是本申请一实施例的芯片电路模块的电磁屏蔽装置的底部环形层的俯视示意图。

图5是本申请一实施例的芯片电路模块的电磁屏蔽装置的整体结构的侧视图。

图6是本申请一实施例的芯片电路模块的电磁屏蔽装置在第三剖面位置的第三剖面图。

图7是本申请一实施例的芯片电路模块的电磁屏蔽装置在第四剖面位置的第四剖面图。

图8是本申请一实施例的芯片电路模块的电磁屏蔽装置的环形层的结构示意图。

图9是本申请一实施例的芯片电路模块的电磁屏蔽装置的次顶部网状层的结构示意图。

图10是本申请一实施例的芯片电路模块的电磁屏蔽装置的顶部网状层的结构示意图。

图11是本申请一实施例的芯片电路模块的电磁屏蔽装置的衬底结构和稳压电容部结构的俯视示意图。

图12是本申请一实施例的芯片电路模块的电磁屏蔽装置的底部环形层的俯视示意图。

具体实施方式

为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。

应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。

本申请的实施例描述一种芯片电路模块的电磁屏蔽装置。

图1是本申请一实施例的芯片电路模块的电磁屏蔽装置在第一剖面位置的第一剖面图。图2是本申请一实施例的芯片电路模块的电磁屏蔽装置在第二剖面位置的第二剖面图。

参考图1和图2，芯片电路模块A的电磁屏蔽装置110包括衬底101、稳压电容部104、连接结构102(包括102a和102b)和多个金属罩部。图1和图2中示出第一金属罩部103和第二金属罩部113。在衬底101的部分区域，设有稳压电容部结构。

在一些实施例中，图1和图2中的电路模块A例如包括数模转换模块、触控模块或基准电压模块，这些电路模块是芯片上实现特定功能的模块。

图3是本申请一实施例的芯片电路模块的电磁屏蔽装置的衬底结构和稳压电容部结构的俯视示意图。在图3中，亦示出了稳压电容部结构。

在一些实施例中，衬底包括一个或多个交替分布的第一类型衬底区域和第二类型衬底区域其中外侧的衬底区域环绕位于内侧的衬底区域。在图3所示的实施例中，衬底101包括第一类型衬底区域111和环绕所述第一类型衬底区域111的环形第二类型衬底区域121。

其中，稳压电容部可为第一类型衬底区域和第二类型衬底区域的电位提供稳压作用，其中衬底区域的电位由电磁屏蔽装置外接的导线提供。

图3是本申请一实施例的芯片电路模块的电磁屏蔽装置的衬底结构和稳压电容部结构的俯视示意图。

第一类型衬底区域的个数和第二类型衬底区域的个数根据需要进行设定。例如，在图11所示的实施例中，衬底101包括第一类型衬底区域111和依次环绕所述第一类型衬底区域111的环形第二类型衬底区域121、环形第一类型衬底区域131、环形第二类型衬底区域141和环形第一类型衬底区域151。即，在图3所示的实施例中，第一类型衬底区域111环绕有一个环形第二类型衬底区域，在图11所示的实施例中，第一类型衬底区域111环绕有两轮次的环形第二类型衬底区域和环形第一类型衬底区域。图1、图2及图11中的衬底厚度仅为示意。图3中，891为本电磁屏蔽装置之外的衬底区域。

在一些实施例中，所述第一类型衬底区域包括环形第一类型衬底接触区，所述环形第二类型衬底区域包括环形第二类型衬底接触区。在图2所示的实施例中，第一类型衬底区域111包括环形第一类型衬底接触区112，所述环形第二类型衬底区域121包括环形第二类型衬底接触区122。

在一些实施例中，当所述环形第一类型衬底区域上方未设有金属罩部时，所述环形第一类型衬底区域可不设置第一类型衬底接触区，并可作为电磁屏蔽装置外侧的衬底区域，例如图2中的衬底区域891。

在图11所示的实施例中，第一类型衬底区域111包括环形第一类型衬底接触区112，所述环形第二类型衬底区域121包括环形第二类型衬底接触区122。第一类型衬底区域131包括环形第一类型衬底接触区132，所述环形第二类型衬底区域141包括环形第二类型衬底接触区142。环形第一类型衬底接触区132和环形第一类型衬底接触区142的设置可参考环形第一类型衬底接触区122在环形第二类型衬底区域121中的设置。

在图11所示的实施例中，环形第一类型衬底接触区和环形第二类型衬底接触区未全部示出。

在一些实施例中，稳压电容部包括位于所述环形第一类型衬底接触区和环形第二类型衬底接触区的部分区域间隔分布的多晶材料层。多晶材料层例如包括多晶硅层。稳压电容部的尺寸，例如包括长度和宽度，可根据需要进行调整。

在一些实施例中，所述第一类型衬底接触区的第一类型掺杂浓度大于第一类型衬底区域的第一类型掺杂浓度；所述第二类型衬底接触区的第二类型掺杂浓度大于第二类型衬底区域的第二类型掺杂浓度。

在一些实施例中，当所述第一类型为P型掺杂类型时，所述第二类型为N型掺杂类型；当所述第一类型为N型掺杂类型时，所述第二类型为P型掺杂类型。P型掺杂例如在半导体材料(例如Si)中掺入三价元素(例如硼、镓)。N型掺杂例如在半导体材料中掺入五价元素(例如磷、砷)。

在一些实施例中，多个金属罩部中的每一金属罩部按由内向外次序依次罩设。在图1至图2所示的实施例中，包括两个金属罩部。具体地，金属罩部113和金属罩部103按由内向外次序依次罩设。

在一些实施例中，芯片电路模块的电磁屏蔽装置包括的金属罩部的个数为2个至5个中的任一值。

在一些实施例中，每一所述金属罩部包括一个或多个环形层和顶部网状层，所述一个或多个环形层和顶部网状层中的各层通过间隔设置的多根连接柱连接。

在图1至图2所示的实施例中，金属罩部113包括环形层161、环形层162、环形层163和顶部网状层164。金属罩部103包括环形层171、环形层172、环形层173、环形层174和顶部网状层175。其中，环形层161、环形层171也可分别称为金属罩部113和金属罩部103的底部环形层。

图4是本申请一实施例的芯片电路模块的电磁屏蔽装置的底部环形层的俯视示意图。底部环形层亦属于环形层，但底部环形层通过连接结构与环形第一类型衬底接触区和环形第二类型衬底接触区连接，从而实现金属罩部与环形第一类型衬底接触区和环形第二类型衬底接触区连接。

在一些实施例中，如前述，每一所述金属罩部与所述环形第一类型衬底接触区和所述环形第二类型衬底接触区通过连接结构分别连接。

图8是本申请一实施例的芯片电路模块的电磁屏蔽装置的环形层的结构示意图。图8所示的环形层示意图例如为图1至图2中的环形层162、环形层163、环形层172、环形层173和环形层174的结构示意图。图8可表示环形层162和环形层172的俯视结构示意图，或表示环形层163和环形层173的俯视结构示意图。

在图1至图3所示的实施例中，金属罩部103与环形第一类型衬底接触区112和环形第二类型衬底接触区122通过连接结构分别连接。金属罩部113与环形第一类型衬底接触区112和环形第二类型衬底接触区122通过连接结构分别连接。

在一些实施例中，每一所述金属罩部与所述环形第一类型衬底接触区和所述环形第二类型衬底接触区通过连接结构分别连接包括：

每一所述金属罩部的底部环形层通过多根连接柱与所述底部环形层下方的第一类型衬底区域或第二类型衬底区域连接，通过延伸接触部与所述底部环形层下方第一类型衬底区域相邻的第二类型衬底接触区或第二类型衬底区域相邻的第一类型衬底接触区接触。

在图1至图4所示的实施例中，金属罩部103通过连接柱102a与底部环形层171下方的第二类型衬底区域，通过延伸接触部102b与底部环形层下方第二类型衬底区域相邻的第一类型衬底接触区接触。金属罩部113通过连接柱102a与底部环形层161下方的第一类型衬底区域连接，通过延伸接触部102b与底部环形层161下方第一类型衬底区域相邻的第二类型衬底接触区接触。在一实施例中，与所述第一类型衬底接触区或第二类型衬底接触区的接触通过与第一类型衬底接触区或第二类型衬底接触区上的稳压电容部接触实现。

由此，金属罩部具有电性。通过对掺杂浓度和稳压金属部的尺寸和材料的选择与控制，实现对金属罩部所带电性强弱的控制，以实现对金属罩部的相互耦合进行控制，从而对电磁屏蔽的效果进行调整与控制。

在一些实施例中，所述延伸接触部包括延伸连接部和与所述延伸连接部连接的延伸连接柱，所述延伸连接部与所述底部环形层连接，所述延伸连接柱与所述底部环形层下方第一类型衬底区域相邻的第二类型衬底接触区或第二类型衬底区域相邻的第一类型衬底接触区接触。

参考图2和图4，延伸接触部102b包括延伸连接部181a和与延伸连接部181a连接的延伸连接柱181b。延伸连接部181a与底部环形层161或171连接，延伸连接柱181b与所述底部环形层下方第一类型衬底区域相邻的第二类型衬底接触区或第二类型衬底区域相邻的第一类型衬底接触区接触。延伸连接部181a见图4中的标示，延伸连接柱181b间图2中的标示。

对于底部环形层161，延伸连接柱181b与底部环形层161下方第一类型衬底区域相邻的第二类型衬底接触区接触，更具体地，与第二类型衬底接触区上的稳压电容部接触。对于底部环形层171，延伸连接柱181b与底部环形层171下方第二类型衬底区域相邻的第一类型衬底接触区接触，更具体地，与第一类型衬底接触区上的稳压电容部接触。

对于底部环形层161或171的连接柱102a，连接柱102a的第二端(在图中可称为下端)与底部环形层下方的第一类型衬底区域或第二类型衬底区域连接，更具体地，连接柱102a的第二端(下端)连接于间隔分布的稳压电容部之间的间隔处，实现与底部环形层下方的第一类型衬底区域或第二类型衬底区域的连接。连接柱102a的第一端与底部环形层连接。

在一些实施例中，参考图3，当所述环形第一类型衬底接触区和环形第二类型衬底接触区为矩形环时，所述稳压电容部位于矩形环四边的非拐角区域。通过对稳压电容部的合理布局，便于底部环形层与衬底电性区域的连接，从而便于实现金属罩部的电性连接。在各个边上对稳压电容部的合理布局，使得金属罩部的电性连接完整且均匀，有利于更好地实现电磁屏蔽装置的屏蔽效果。

在一些实施例中，芯片电路模块的电磁屏蔽装置的金属罩部的材质为铜或铝，连接柱的材质亦类似。

图9是本申请一实施例的芯片电路模块的电磁屏蔽装置的次顶部网状层的结构示意图。图10是本申请一实施例的芯片电路模块的电磁屏蔽装置的顶部网状层的结构示意图。

在一些实施例中，参考图9，芯片电路模块的电磁屏蔽装置的金属罩部113(即位于内侧的金属罩部)的顶部网状层(也可称为次顶部网状层)包括矩形孔形状的网状层。图9中，结合图1和图2，金属罩部113的顶部网状层与金属罩部103的环形层174同层，故亦示出了环形层174。图10则为金属罩部103顶部网状层175的俯视示意图，其中亦示出矩形孔形状的网状层，例如区域1001所例示。

对于环形层的俯视图，其实际亦是芯片电路模块的电磁屏蔽装置在某一水平剖面的剖面视图。

在一些实施例中，最内部的所述金属罩部的环形层和顶部环形层的层数总和为2层以上，具体可根据电磁屏蔽的需求和实际制造工艺情况进行设定。

图6是本申请一实施例的芯片电路模块的电磁屏蔽装置在第三剖面位置的第三剖面图。图7是本申请一实施例的芯片电路模块的电磁屏蔽装置在第四剖面位置的第四剖面图。图6和图7中的A为电路模块的位置示意。

图5是本申请一实施例的芯片电路模块的电磁屏蔽装置的整体结构的侧视图。

图12是本申请一实施例的芯片电路模块的电磁屏蔽装置的底部环形层的俯视示意图。

为展示本申请中芯片电路模块的电磁屏蔽装置的剖面位置，将图4重新示于图12，并标示剖面位置的示意图。图12中，第三剖面位置例如剖面线B-B’所在的截面。第四剖面位置例如剖面线C-C’所在的截面。关于图1和图2对应的第一剖面位置和第二剖面位置，在图12中，第一剖面位置例如剖面线D-D’所在的截面，第二剖面位置例如剖面线E-E’所在的截面。需要说明的是，为图示简洁起见，图12中的剖面线为部分剖面线，实际上表征的是穿个整体结构，例如图5所示的整体结构的剖面，从而形成图1、图2、图6和图7所示的剖面示意图。

本申请的芯片电路模块的电磁屏蔽装置能够为芯片上的电路功能模块提供电磁屏蔽作用，极大减少各电路模块之间的电磁耦合影响，使芯片实际使用功能与设计参数更为接近和一致。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (11)

1.一种芯片电路模块的电磁屏蔽装置，包括衬底、稳压电容部、连接结构和多个金属罩部；

所述衬底包括一个或多个交替分布的第一类型衬底区域和第二类型衬底区域，其中外侧的衬底区域环绕位于内侧的衬底区域，所述第一类型衬底区域包括环形第一类型衬底接触区，环形第二类型衬底区域包括环形第二类型衬底接触区；

稳压电容部，包括位于所述环形第一类型衬底接触区和环形第二类型衬底接触区的部分区域间隔分布的多晶材料层；

多个金属罩部，其中每一所述金属罩部按由内向外次序依次罩设，每一所述金属罩部包括一个或多个环形层和顶部网状层，所述一个或多个环形层和顶部网状层中的各层通过间隔设置的多根连接柱连接；

其中，每一所述金属罩部的底部环形层通过多根连接柱与所述底部环形层下方的第一类型衬底区域或第二类型衬底区域连接，通过延伸接触部与所述底部环形层下方第一类型衬底区域相邻的第二类型衬底接触区或第二类型衬底区域相邻的第一类型衬底接触区接触；

与所述第一类型衬底接触区或第二类型衬底接触区的接触通过与所述第一类型衬底接触区或第二类型衬底接触区上的稳压电容部接触实现。

2.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，所述第一类型衬底接触区的第一类型掺杂浓度大于第一类型衬底区域的第一类型掺杂浓度；所述第二类型衬底接触区的第二类型掺杂浓度大于第二类型衬底区域的第二类型掺杂浓度。

3.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，所述延伸接触部包括延伸连接部和与所述延伸连接部连接的延伸连接柱，所述延伸连接部与所述底部环形层连接，所述延伸连接柱与所述底部环形层下方第一类型衬底区域相邻的第二类型衬底接触区或第二类型衬底区域相邻的第一类型衬底接触区接触。

4.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，所述顶部网状层包括矩形孔形状的网状层。

5.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，当所述环形第一类型衬底接触区和环形第二类型衬底接触区为矩形环时，所述稳压电容部位于矩形环四边的非拐角区域。

6.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，所述金属罩部的材质为铜或铝。

7.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，所述多根连接柱的第二端在所述间隔设置的稳压电容部的间隔处与所述底部环形层下方的第一类型衬底区域或第二类型衬底区域连接。

8.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，所述金属罩部的个数为2个至5个中的任一值；最内部的所述金属罩部的环形层和顶部环形层的层数总和为2层以上。

9.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，当所述环形第一类型衬底区域上方未设有金属罩部时，所述环形第一类型衬底区域不设第一类型衬底接触区。

10.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，所述电路模块包括数模转换模块、触控模块或基准电压模块。

11.根据权利要求1所述的芯片电路模块的电磁屏蔽装置，其特征在于，当所述第一类型为P型掺杂类型时，所述第二类型为N型掺杂类型；当所述第一类型为N型掺杂类型时，所述第二类型为P型掺杂类型。

Images