CN101587891A - 半导体存储器件及其电容器的形成方法 - Google Patents

半导体存储器件及其电容器的形成方法 Download PDF

Info

Publication number
CN101587891A
CN101587891A CNA2009100049727A CN200910004972A CN101587891A CN 101587891 A CN101587891 A CN 101587891A CN A2009100049727 A CNA2009100049727 A CN A2009100049727A CN 200910004972 A CN200910004972 A CN 200910004972A CN 101587891 A CN101587891 A CN 101587891A
Authority
CN
China
Prior art keywords
layer
storage node
node contacts
storage
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100049727A
Other languages
English (en)
Inventor
朴钟范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101587891A publication Critical patent/CN101587891A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

本发明公开了一种可以避免存储节点漏斗缺陷或归因于阻挡层丧失的缺陷的半导体器件，以及其电容器的制造方法。所述半导体存储器件包括：在半导体衬底上的层间电介质层中形成的接触孔；形成于所述接触孔的底部上的阻挡层；由填充所述接触孔的其余部分的导电层形成的第一存储节点接触；形成于用第一存储节点接触形成的结果上以便与所述第一存储节点移位给定的距离的第二存储节点；在所述第二存储节点接触之间形成的绝缘层；与所述第二存储节点接触连接并且以单位单元为基隔离的存储电极；和覆盖所述储存电极的电介质层和板电极。

Description

半导体存储器件及其电容器的形成方法
技术领域
本发明涉及半导体器件及其制造方法，更具体地，涉及被提供以圆柱形存储电极的半导体存储器件和所述半导体存储器件的电容器的形成方法。
背景技术
由于高集成度和半导体器件的设计准则的相应下降，难于在有限的面积内实现存储器件。例如，在分别包括一晶体管和一电容器的单位存储单元构成的DRAM器件的情形，变得更为难于在有限的面积内实现具有足够电容的电容器。为了在有限面积内获得足够电容，可以希望增加存储电极的有效表面面积。在一解决方案中，可以优选增加存储电极的高度。具体地，在圆柱存储电极的情形，电极高度增加以便增加有效表面面积同时减小电极直径。因而，大幅度增加了圆柱存储电极的纵横比。
结果，电容器的电介质层的阶梯覆盖特性恶化并且电容下降，因此导致产率的减小。
图1至3是示出形成设置有圆柱存储电极的电容器的传统方法的截面图。
参考图1，第一和第二存储节点接触110和130形成于在半导体衬底(未示出)上形成的层间电介质层100和120中。第二存储节点接触130通过蚀刻层间电介质层120形成接触孔而形成，使得第一存储节点接触110被暴露，掺杂以杂质的多晶硅层被填充在接触孔中，并且随后掺杂的多晶硅层被回蚀刻。止蚀层140和牺牲层150顺序形成于用第二存储节点接触130形成的结果上。用于暴露第二存储节点接触130的开口通过顺序地各向异性蚀刻牺牲层150和止蚀层140而形成。
参考图2，用于降低存储电极和第二存储节点接触130之间的电阻的阻挡层160通过在开口的底部上形成硅化钛(TiSi2)而形成。此后，在用阻挡层160形成的所得的整个表面上，例如，氮化钛(TiN)以预定厚度沉积并且随后经历例如回蚀刻工艺或化学机械抛光(CMP)工艺，由此形成以单位单元为基隔离的存储电极170。
参考图3，存储电极170通过使用氧化物层蚀刻剂汲取(dip out)牺牲层(图2中的150)而以单位单元为基分离。电介质层180通过在该结果上沉积电介质材料而形成并且随后通过在电介质层180的整个表面上方沉积导电层而形成板电极190。
同时，在其中由于高集成度和半导体器件的设计准则的减小从而圆柱之间的间距变窄并且圆柱的高度变高的情形，存储电极的氮化钛(TiN)的厚度降低改善了电介质层的阶梯覆盖并且增加了圆柱的内部面积，导致单元电容的增加。
但是，存储电极的导电层的厚度的减小可以引起在使用湿蚀刻剂去除牺牲层的全汲取工艺期间，湿蚀刻剂穿透进入存储电极的导电层170的问题，并且因而存储节点漏斗缺陷(bunker defect)产生或放置在存储电极和第二存储节点接触之间的阻挡层160丧失。该现象根据蚀刻剂对于存储电极的导电层的穿透度而不同地产生。当穿透度低时，归因于阻挡层160丧失的单个位失效产生。相反，当穿透度高时，不仅归因于阻挡层160丧失而且归因于存储漏斗的多位失效产生，它对于器件具有不利影响。
存储漏斗随着蚀刻剂穿透进入存储电极的导电层而产生并且因而蚀刻层间电介质层140，并且通过导电材料在后续的工艺期间穿透进入漏斗而引起金属布线层和存储节点接触之间的断路。此外，在用于形成金属布线层的光刻工艺期间引起错误的图案，这可以引起产率的下降。此外，在传统圆柱中，存储电极相互接触并且因而产生桥接，导致多位失效。
发明内容
本发明提供了能够避免存储节点漏斗缺陷或归因于阻挡层丧失的缺陷的半导体器件及其电容器的形成方法。
在一实施例中，本发明提供了一种半导体存储器件，包括：各自具有底部并且形成于半导体衬底上的层间电介质层中的多个接触孔；形成于各接触孔的底部上的阻挡层；各自包括填充接触孔的导电层的多个第一存储节点接触；形成于第一存储节点接触上方，连接至第一存储节点接触，并且与第一存储节点接触移位预定距离的多个第二存储节点接触；形成于第二存储节点接触之间的绝缘层；连接到第二存储节点接触并且以单位单元为基隔离的存储电极；和覆盖存储电极的电介质层和板电极。
在另一实施例中，本发明提供了一种半导体存储器件的电容器的形成方法，包括：(a)在形成于半导体衬底上的第一层间电介质层中形成具有底部的第一接触孔；(b)形成阻挡层于第一接触孔的底部上；(c)形成填充第一接触孔的第一存储节点；(d)形成第二层间电介质层于其上形成第一存储节点接触的(c)的结果上；(e)形成暴露部分第一存储节点接触的第二接触孔；(f)通过用导电层填充第二接触孔而形成第二存储节点接触；(g)形成牺牲层于其中形成第二存储节点接触的(f)的结果上；(h)蚀刻牺牲层以便暴露第二存储节点接触；(i)形成以单位单元为基隔离的圆柱形存储电极于其上牺牲层被蚀刻的(h)的结果上；(j)通过汲取工艺去除牺牲层；并且(k)形成电介质层和板电极从而覆盖存储电极。
在另一实施例中，本发明提供了一种半导体存储器件的电容器的形成方法，包括：(a)在形成于半导体衬底上的第一层间电介质层中形成第一接触孔；(b)通过用导电层填充第一接触孔而形成第一存储电极；(c)形成第二层间电介质层于在第一存储节点接触上形成的(b)的结果上；(d)形成第二接触孔于第二层间电介质层中以暴露部分第一存储节点接触；(e)通过用导电层填充第二接触孔而形成第二存储节点接触；(f)去除第二层间电介质层；(g)形成止蚀层于从其第二层间电介质层被去除的(f)的结果上；(h)形成牺牲层于止蚀层上；(i)构图牺牲层和止蚀层以暴露第二存储节点接触；(j)形成以单位单元为基隔离的存储电极；(k)通过汲取工艺去除牺牲层；并且(i)形成覆盖存储电极的电介质层和板电极。
附图说明
图1至3是示出形成设置有圆柱形存储电极的电容器的传统方法的截面图。
图4是示出根据本发明一实施例的半导体存储器件的电容器的截面图。
图5至10是示出根据本发明一实施例的半导体存储器件的电容器的形成方法的截面图。
图11是示出根据本发明另一实施例的半导体存储器件的电容器的形成方法的截面图。
具体实施方式
以下将参考附图详细描述根据本发明的光掩模的制造方法。
图4是示出根据本发明实施例的半导体存储器件的电容器的截面图。为了描述的简化，电容器下面的结构，例如形成于半导体衬底上的晶体管、位线、和焊盘插塞接触未被示出。
参考图4，根据本发明一实施例的半导体存储器件包括：在半导体衬底200上的层间电介质层210中形成的接触孔、形成于该接触孔的底部上的阻挡层220、填充该接触孔的其余部分的第一存储节点接触230、连接至第一存储节点接触230的第二存储节点接触250、形成于第二存储节点接触250之间以便相互隔离第二存储节点接触250的绝缘层260、连接至第二存储节点接触250并且以单位单元为基隔离的圆柱形存储电极280、和板电极300。
阻挡层220避免半导体衬底200的导电区或形成于半导体衬底上的焊盘插塞接触与第一存储节点接触230之间的反应，因而减小了存储节点接触的电阻。阻挡层220优选由例如金属硅化物形成。用于金属硅化物的金属的实例包括钛(Ti)、钨(W)、和钴(Co)。
第一存储节点接触230和第二存储节点接触250优选由金属、金属氮化物或金属氧化物形成。第二存储节点接触250居间连接存储电极280和第一存储节点接触230并且被优选地布置从而与第一存储节点接触230移位预定的距离。用于第一和第二存储节点接触的材料的优选实例包括氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)。
绝缘层260通过被布置在第二存储节点接触250之间而电隔离第二存储节点接触250。绝缘层260优选由氧化物层(SiOx)或氮化物层(SiN)形成。当绝缘层260由氧化物层形成时，在汲取用于形成圆柱的牺牲层的工艺期间蚀刻剂的穿透被避免。此外，绝缘层260的高度优选，如同所示出的，高于或者等于第二存储节点接触250的高度。当绝缘层260比第二存储节点接触250高时，它可以支撑存储电极的下部从而避免存储电极的倒下。在该情形，优选绝缘层260比第二存储节点接触250高300埃至500埃。
存储电极280优选由氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、或氧化铱(IrO)形成。存储电极280越薄，后续电介质层的沉积时阶梯覆盖越好，并且圆柱的内部面积增加。但是，当存储电极280过薄时，蚀刻剂可以容易地在汲取牺牲层期间穿透并且因而存储电极可能倒塌。因而，优选存储电极的厚度是100埃至500埃。
根据上述半导体存储器件，由于第一和第二存储节点接触230和250优选由金属、金属氧化物、或金属氮化物形成，所以与多晶硅存储节点接触相比可以减小接触电阻。此外，由于阻挡层260布置在第一存储节点接触230下面，所以既便当通过汲取工艺去除牺牲层时氧化物蚀刻剂穿过存储电极280穿透进入第二存储节点接触250，也可以避免阻挡层的丧失。此外，由于氮化物层260被布置在第二存储节点接触250之间，所以不容易被氧化物层蚀刻剂蚀刻并且因而避免了漏斗缺陷。
图5至10是示出根据本发明一实施例的半导体存储器件的电容器的形成方法的截面图。
参考图5，接触孔通过蚀刻形成于半导体衬底200上的第一层间电介质层210而形成。尽管未被示出，下面的结构，例如晶体管、位线和焊盘插塞接触形成于半导体衬底200上方。在接触孔的底部上，形成避免第一存储节点接触和半导体衬底200或第一存储节点接触和形成与半导体衬底上的焊盘插塞接触(未示出)之间的反应的阻挡层220。
阻挡层220优选由金属硅化物形成。就此而言，金属层，例如，钛(Ti)层被沉积，优选以20埃至100埃的厚度。接着，在沉积的Ti层上进行快速热退火(RTA)或等效的工艺并且随后硅化钛(TiSi2)的阻挡层优选通过钛和半导体衬底200的硅之间的反应形成。RTA工艺优选在700℃至900℃在氮气(N2)的气氛下进行10秒至300秒。除了钛(Ti)之外，钨(W)或钴(Co)也适用于作为形成阻挡层220的金属。
在用阻挡层220形成的结果上，导电层以200埃至1000埃的厚度被沉积。优选通过在导电层上进行回蚀刻或化学机械抛光(CMP)工艺而形成填充接触孔的第一存储节点接触230。第一存储节点接触230优选由氮化钛(TiN)、、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一形成。当第一存储节点接触230由多晶硅层形成时，形成阻挡层的工艺可以被省略。
参考图6，在用第一存储节点接触230形成的结果上，优选通过沉积，例如氧化物层，形成第二层间电介质层240。通过各向异性蚀刻第二层间电介质层240，形成暴露第一存储节点接触230的接触孔。接触孔形成以便与第一存储节点接触230移位预定的距离，由此暴露第一存储节点接触230的一些部分。
为了填充接触孔，优选以200埃至1000埃的厚度沉积导电层，例如，氮化钛(TiN)。优选通过在导电层上进行回蚀刻或CMP工艺而形成第二存储节点接触250。
第二存储节点接触250优选由氮化钛(TiN)、、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一形成。当第二存储节点接触250由多晶硅层形成时，用于避免第二存储节点接触250和将要在后续的步骤中形成的存储电极之间的反应的阻挡层可以形成于第二存储节点接触250上。该阻挡层优选以与在第一存储节点接触230下面形成的阻挡层220相同的方式形成。
参考图7，去除第二层间电介质层以便避免氧化物蚀刻剂在后续的用于牺牲层的汲取工艺期间穿过存储电极的导电层与第二层间电介质层(图5中的240)接触。在其中第二层间电介质层由氧化物层形成的情形，第二层间电介质层优选使用含有缓冲剂的氧化物蚀刻剂(BOE)或稀释的氢氟酸(HF)溶液去除。
在第二层间电介质层被去除之后，止蚀层260形成于结果的整个表面上。止蚀层260形成为对于形成存储电极的牺牲层具有蚀刻选择性比的绝缘层。优选当牺牲层由氧化物层形成时止蚀层260由氮化硅形成。止蚀层260优选使用低压化学气相沉积(LP-CVD)或等离子体增强化学气相沉积(PE-CVD)形成。止蚀层260优选以300埃至1000埃的厚度形成，使得第二存储节点250不被暴露。
优选在止蚀层260上进行回蚀刻或CMP工艺以便暴露第二存储节点接触250，如图7中所示。
参考图8，在用止蚀层260形成的结果上，形成圆柱电极的牺牲层270形成，优选通过以预定的厚度，例如1000埃至30000埃，沉积氧化物层。牺牲层270的厚度由将要形成的存储电极的高度所确定。
作为牺牲层270，例如磷硅酸盐玻璃(PSG)或PE-TEOS的氧化物层优选形成于单层或多层中。当牺牲层形成为多层时，如果需要可以控制各层的厚度比率。
在牺牲层270上，形成界定将要用存储电极形成的区的光致抗蚀剂图案(未被示出)。通过使用光致抗蚀剂图案作为蚀刻掩模蚀刻牺牲层270和止蚀层260，第二存储节点接触250被暴露，并且随后去除光致抗蚀剂图案。在止蚀层260上进行蚀刻直至第二存储节点接触250被暴露。当在形成止蚀层260之后进行回蚀刻工艺或CMP以便暴露第二存储节点接触时，在止蚀层上的蚀刻可以被省略。
参考图9，在其上牺牲层和止蚀层被构图的结果上，存储电极的导电层被沉积。存储电极的导电层优选使用金属、金属氧化物或金属氮化物形成，例如氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、或氧化铱(IrO)。此外，为了增加电容并且通过圆柱孔面积的增加增强漏流特性并且改善电介质层的阶梯覆盖特性，优选存储电极的导电层以100埃至500埃的厚度形成。
接着，优选在沉积的存储电极的导电层上进行回蚀刻或CMP工艺，由此形成以单位单元为基隔离的存储电极280。形成存储电极之后，热处理可以在炉内进行以便改善存储电极的质量。该热处理优选在氮气(N2)的气氛下在550至650℃的温度进行10分钟至30分钟。
参考图10，优选使用氧化物蚀刻剂，例如BOE，去除保留在圆柱中的牺牲层(图8中的270)，由此完成圆柱形存储电极280。此时，当不仅去除圆柱内的牺牲层而且还去除圆柱之间的牺牲层时，由于可以使用圆柱的内部和外部两者作为有效电容区，所以可以增加电容。接着，电介质层290和板电极300通过在结果上顺序沉积电介质层和导电层而形成。
去除牺牲层的步骤优选以湿法蚀刻方式使用氧化物蚀刻剂进行。在该工序中，蚀刻剂可以穿透进入薄存储电极280。在传统实践中，由于第二存储电极接触(图3中的130)由多晶硅层形成，所以阻挡层(图3中的160)形成于第二存储节点接触的上部上以便避免第二存储节点接触和存储电极(图3中的170)之间的反应。因此，存在当氧化物蚀刻剂穿透进入薄存储电极时阻挡层(图3中的160)丧失的问题。此外，由于第二层间电介质层(图3中的120)由氧化物层形成，所以当蚀刻剂穿透进入第二层间电介质层(图3中的120)时漏斗缺陷可以出现，这对于半导体器件具有致命的影响。
然而，在本发明中，由于通过优选采用金属、金属氧化物、或金属氮化物形成第一和第二存储节点接触230和250，蚀刻剂穿过存储电极到达阻挡层的路径变长，所以不出现阻挡层丧失的问题。
图11是示出根据本发明另一实施例的半导体存储器件的电容器的形成方法的截面图。相同的数字指示与第一实施例相比相同的器件。
参考图11，在从其第二层间电介质层(图5中的240)被去除的结果上，止蚀层260形成，以便覆盖第二存储节点接触250。通过在止蚀层上进行回蚀刻或CMP工艺，第二存储节点接触250被暴露。此后，以与第一实施例相同的方式进行形成牺牲层和圆柱形存储电极的工艺。
尽管对于具体的实施例描述了本发明，但是可以进行各种改变和改进而不偏离在所附权利要求中所界定的本发明的精神和范围。

Claims (27)

1.一种半导体存储器件，包括：
各自具有底部并且形成于半导体衬底上的层间电介质层中的多个接触孔；
形成于各接触孔的底部上的阻挡层；
各自包括填充所述接触孔的导电层的多个第一存储节点接触；
形成于所述第一存储节点接触上方，连接至所述第一存储节点接触，并且与所述第一存储节点接触移位预定距离的多个第二存储节点接触；
形成于所述第二存储节点接触之间的绝缘层；
连接到所述第二存储节点接触并且以单位单元为基隔离的存储电极；和
覆盖所述存储电极的电介质层和板电极。
2.根据权利要求1的半导体存储器件，其中所述阻挡层包括硅化钛(TiSi2)、硅化钴(CoSi2)、和硅化钨(WSi)之一。
3.根据权利要求1的半导体存储器件，其中所述第一存储节点接触和所述第二存储节点接触包括金属、金属氧化物、和金属氮化物之一。
4.根据权利要求3的半导体存储器件，其中所述第一存储节点接触和所述第二存储节点接触的至少之一包括氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一。
5.根据权利要求1的半导体存储器件，其中形成于所述第二存储节点接触之间的绝缘层包括氮化物层。
6.根据权利要求1的半导体存储器件，其中形成于所述第二存储节点接触之间的绝缘层延伸至所述存储电极的下部以便支撑所述存储电极从而避免所述存储电极的倾斜或倒塌。
7.根据权利要求1的半导体存储器件，其中所述存储电极包括氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一。
8.一种半导体存储器件的电容器的形成方法，包括：
(a)在形成于半导体衬底上的第一层间电介质层中形成具有底部的第一接触孔；
(b)形成阻挡层于所述第一接触孔的底部上；
(c)形成填充所述第一接触孔的第一存储节点；
(d)形成第二层间电介质层于其上形成所述第一存储节点接触的(c)的结果上；
(e)形成暴露部分所述第一存储节点接触的第二接触孔；
(f)通过用导电层填充所述第二接触孔而形成第二存储节点接触；
(g)形成牺牲层于其中形成所述第二存储节点接触的(f)的结果上；
(h)蚀刻所述牺牲层以便暴露所述第二存储节点接触；
(i)形成以单位单元为基隔离的圆柱形存储电极于其上牺牲层被蚀刻的(h)的结果上；
(j)通过汲取工艺去除所述牺牲层；以及
(k)电介质层和板电极形成从而覆盖所述存储电极。
9.根据权利要求8的方法，其中在所述第一接触孔的底部上形成阻挡层包括：
在所述第一接触孔的底部上沉积用于硅化物的金属层；并且
通过热处理所述用于硅化物的金属层而形成金属硅化物。
10.根据权利要求9的方法，包括在氮气(N2)的气氛下在700至900℃的温度热处理所述金属层10秒至300秒。
11.根据权利要求9的方法，其中所述用于硅化物的金属层包括钛(Ti)、钨(W)、和钴(Co)之一。
12.根据权利要求8的方法，包括形成氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一的所述第一存储节点接触。
13.根据权利要求8的方法，包括形成氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一的所述第二存储节点接触。
14.根据权利要求8的方法，还包括，在形成所述牺牲层之前，形成所述牺牲层下面的止蚀层。
15.根据权利要求14的方法，包括形成氧化物层的牺牲层和形成氮化物层的止蚀层。
16.根据权利要求8的方法，包括形成氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一的存储电极。
17.一种半导体存储器件的电容器的形成方法，包括：
(a)在形成于半导体衬底上的第一层间电介质层中形成第一接触孔；
(b)通过用导电层填充所述第一接触孔而形成第一存储电极；
(c)形成第二层间电介质层于在所述第一存储节点接触上形成的(b)的结果上；
(d)形成第二接触孔于所述第二层间电介质层中以便暴露部分所述第一存储节点接触；
(e)通过用导电层填充所述第二接触孔而形成第二存储节点接触；
(f)去除所述第二层间电介质层；
(g)形成止蚀层于从其所述第二层间电介质层被去除的(f)的结果上；
(h)形成牺牲层于所述止蚀层上；
(i)构图所述牺牲层和所述止蚀层以便暴露所述第二存储节点接触；
(j)形成以单位单元为基隔离的存储电极；
(k)通过汲取工艺去除所述牺牲层；以及
(i)形成覆盖所述存储电极的电介质层和板电极。
18.根据权利要求17的方法，还包括在所述第一接触孔的底部上形成阻挡层。
19.根据权利要求18的方法，其中在所述第一接触孔的底部上形成所述阻挡层包括：
在所述第一接触孔的底部上沉积用于硅化物的金属层；并且
通过热处理所述用于硅化物的金属层而形成金属硅化物。
20.根据权利要求19的方法，包括在氮气(N2)的气氛下在700至900℃的温度热处理所述金属层10秒至300秒。
21.根据权利要求19的方法，其中所述用于硅化物的金属层包括钛(Ti)、钨(W)、和钴(Co)之一。
22.根据权利要求17的方法，包括形成氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一的所述第一存储节点接触。
23.根据权利要求17的方法，包括形成氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一的所述第二存储节点接触。
24.根据权利要求17的方法，还包括，在形成所述止蚀层之后，通过进行回蚀刻或化学机械抛光(CMP)工艺而暴露所述第二存储节点接触。
25.根据权利要求17的方法，包括形成比所述第二存储节点接触的高度高的止蚀层使得构图所述牺牲层和所述止蚀层之后部分所述止蚀层保留在所述存储电极之间。
26.根据权利要求17的方法，包括形成氧化物层的牺牲层和形成氮化物层的止蚀层。
27.根据权利要求17的方法，包括形成氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钨(W)、钌(Ru)、氧化钌(RuO2)、铂(Pt)、铱(Ir)、和氧化铱(IrO)之一的所述存储电极。
CNA2009100049727A 2008-05-21 2009-02-20 半导体存储器件及其电容器的形成方法 Pending CN101587891A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR47007/08 2008-05-21
KR1020080047007A KR100972864B1 (ko) 2008-05-21 2008-05-21 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법

Publications (1)

Publication Number Publication Date
CN101587891A true CN101587891A (zh) 2009-11-25

Family

ID=41341440

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100049727A Pending CN101587891A (zh) 2008-05-21 2009-02-20 半导体存储器件及其电容器的形成方法

Country Status (3)

Country Link
US (2) US20090289292A1 (zh)
KR (1) KR100972864B1 (zh)
CN (1) CN101587891A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011103735A1 (zh) * 2010-02-25 2011-09-01 中国科学院上海微系统与信息技术研究所 形成带有mim电容器的铜互连结构的方法及所形成的结构
CN108962909A (zh) * 2017-05-19 2018-12-07 爱思开海力士有限公司 包括电容器的半导体存储装置
CN111009491A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 半导体装置及其制造方法
CN112219289A (zh) * 2020-09-02 2021-01-12 长江存储科技有限责任公司 用于形成半导体器件中的片上电容器结构的方法
CN111009491B (zh) * 2018-10-04 2024-05-10 三星电子株式会社 半导体装置及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
KR101767107B1 (ko) * 2011-01-31 2017-08-10 삼성전자주식회사 반도체 장치의 캐패시터
US9755033B2 (en) * 2014-06-13 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming vertical structure
CN113517199B (zh) * 2020-04-10 2024-03-29 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法
CN113517288B (zh) * 2020-04-10 2024-03-29 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815762B2 (en) * 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
US6130124A (en) 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
JP3662774B2 (ja) * 1999-06-02 2005-06-22 東京応化工業株式会社 ポジ型レジスト組成物
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
KR100448233B1 (ko) 2001-12-29 2004-09-13 주식회사 하이닉스반도체 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR100475074B1 (ko) * 2002-05-16 2005-03-10 삼성전자주식회사 반도체 소자의 커패시터의 스토리지 전극 제조 방법
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
TWI271872B (en) * 2002-12-30 2007-01-21 Hynix Semiconductor Inc Capacitor and method for fabricating the same
KR100510527B1 (ko) * 2003-05-01 2005-08-26 삼성전자주식회사 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법
KR100532435B1 (ko) * 2003-05-15 2005-11-30 삼성전자주식회사 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법
KR100641935B1 (ko) 2004-06-16 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011103735A1 (zh) * 2010-02-25 2011-09-01 中国科学院上海微系统与信息技术研究所 形成带有mim电容器的铜互连结构的方法及所形成的结构
CN108962909A (zh) * 2017-05-19 2018-12-07 爱思开海力士有限公司 包括电容器的半导体存储装置
CN108962909B (zh) * 2017-05-19 2021-07-30 爱思开海力士有限公司 包括电容器的半导体存储装置
CN111009491A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 半导体装置及其制造方法
CN111009491B (zh) * 2018-10-04 2024-05-10 三星电子株式会社 半导体装置及其制造方法
CN112219289A (zh) * 2020-09-02 2021-01-12 长江存储科技有限责任公司 用于形成半导体器件中的片上电容器结构的方法
CN112219289B (zh) * 2020-09-02 2023-05-02 长江存储科技有限责任公司 用于形成半导体器件中的片上电容器结构的方法

Also Published As

Publication number Publication date
KR20090120945A (ko) 2009-11-25
KR100972864B1 (ko) 2010-07-28
US20110129982A1 (en) 2011-06-02
US20090289292A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
KR102057067B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
CN101587891A (zh) 半导体存储器件及其电容器的形成方法
US8053326B2 (en) Semiconductor device and method of fabricating the same
US20060060907A1 (en) Methods of forming integrated circuit devices with metal-insulator-metal capacitors
CN110676255B (zh) 半导体存储器件
JP5105741B2 (ja) 半導体素子の製造方法
US20120098132A1 (en) Semiconductor device and method of manufacturing the same
US6656784B2 (en) Method for fabricating capacitors
KR100487563B1 (ko) 반도체 소자 및 그 형성 방법
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
KR100846383B1 (ko) 캐패시터 제조 방법
US7361598B2 (en) Method for fabricating semiconductor device capable of preventing scratch
JP2001210806A (ja) 電気メッキ法を利用して下部電極を形成する方法
KR20060031991A (ko) 반도체 소자의 캐패시터 제조 방법
KR100622610B1 (ko) 반도체소자의 캐패시터 및 그의 제조 방법
KR100334529B1 (ko) 반도체소자의캐패시터형성방법
KR20090111018A (ko) 필라형 스토리지노드를 구비한 캐패시터 제조 방법
KR20100053210A (ko) 반도체 장치 제조방법
KR20090072809A (ko) 반도체 소자의 캐패시터 형성방법
JP2002033461A (ja) 半導体装置およびその製造方法
KR20030060602A (ko) 캐패시터의 제조 방법
KR20050002043A (ko) 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법
KR20100026328A (ko) 습식배리어막을 이용한 캐패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091125