KR20030060602A - 캐패시터의 제조 방법 - Google Patents
캐패시터의 제조 방법 Download PDFInfo
- Publication number
- KR20030060602A KR20030060602A KR1020020001368A KR20020001368A KR20030060602A KR 20030060602 A KR20030060602 A KR 20030060602A KR 1020020001368 A KR1020020001368 A KR 1020020001368A KR 20020001368 A KR20020001368 A KR 20020001368A KR 20030060602 A KR20030060602 A KR 20030060602A
- Authority
- KR
- South Korea
- Prior art keywords
- ruthenium
- film
- forming
- capacitor
- recess
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 25
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 68
- 239000010410 layer Substances 0.000 claims abstract description 52
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000004070 electrodeposition Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000008151 electrolyte solution Substances 0.000 claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- CWDHECJYKJINMO-UHFFFAOYSA-K S(N)([O-])(=O)=O.[Ru+3].S(N)([O-])(=O)=O.S(N)([O-])(=O)=O Chemical compound S(N)([O-])(=O)=O.[Ru+3].S(N)([O-])(=O)=O.S(N)([O-])(=O)=O CWDHECJYKJINMO-UHFFFAOYSA-K 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000012670 alkaline solution Substances 0.000 claims description 3
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims description 2
- 239000011259 mixed solution Substances 0.000 claims description 2
- KJEFGSZKLFCJRI-UHFFFAOYSA-N nitroso sulfamate ruthenium Chemical compound S(N)(ON=O)(=O)=O.[Ru] KJEFGSZKLFCJRI-UHFFFAOYSA-N 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 230000008021 deposition Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000000280 densification Methods 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 92
- 229940021013 electrolyte solution Drugs 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 229910021341 titanium silicide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910001260 Pt alloy Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 150000003303 ruthenium Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 금속유기화학기상증착법의 저온증착에 따른 후속 치밀화를 위한 열처리시 루테늄막의 변질에 따른 소자 특성 저하를 억제하고, 루테늄막을 이용한 전극 두께의 제한을 받지 않는 캐패시터의 제조 방법을 제공하기 위한 것으로, 반도체기판상에 층간절연물을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체기판에 접속되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막상에 희생절연물을 형성하는 단계, 상기 희생절연물을 선택적으로 식각하여 상기 스토리지노드콘택을 노출시키는 오목부를 형성하는 단계, 상기 오목부를 포함한 상기 희생절연물이 표면상에 시드층을 형성하는 단계, 상기 오목부를 채울때까지 상기 시드층상에 전기화학증착법으로 루테늄막을 증착하는 단계, 상기 희생절연물의 오목부내에만 상기 시드층과 상기 루테늄막으로 이루어진 하부전극을 잔류시키는 단계, 상기 희생절연물을 제거하는 단계, 및 상기 하부전극상에 유전막과 상부전극을 차례로 형성하는 단계를 포함한다.
Description
본 발명은 반도체소자의 제조 방법에 관한 것으로서, 특히 캐패시터의 제조 방법에 관한 것이다.
최근에 메모리 소자의 집적도가 증가하면서 보다 높은 캐패시턴스와 작은 누설전류 특성이 요구됨에 따라 ONO구조에서 누설전류가 작은 MIM(Metal-Insulator-Metal) 구조로 변화되고 있다.
다시 말하면, 집적화되면서 보다 높은 유전상수를 지니는 BLT, BST, Ta2O5등의 고유전 상수를 갖는 유전막이 요구됨과 동시에 누설전류를 감소시키기 위해 일함수값이 큰 금속을 상부전극 및 하부전극으로 적용해야 된다.
전극으로 적용되는 금속은 백금(Pt), 이리듐(Ir), 루테늄(Ru), 산화이리듐막(IrO), 산화루테늄막(RuO), 백금합금(Pt-alloy) 등이 있다.
상기한 전극들 중 루테늄(Ru) 박막 및 산화루테늄 박막을 포함하는 루테늄계 박막은 백금(Pt)과 비교하여 식각 공정이 상대적으로 쉬워, DRAM 및 FeRAM과 같은 메모리 소자(memory device)에 사용되는 강유전체 및 고유전체 재료로 구성되는 박막 캐패시터의 캐패시터 전극으로 적용될 수 있을 것으로 기대된다.
최근에 소자의 집적도 증가에 따라 캐패시터의 면적을 최대한 증가시켜 캐패시턴스를 증가시키기 위해서 캐패시터 구조의 종횡비(aspect ratio)를 점점 증가시키고 있어 전극으로 사용할 루테늄 박막도 단차피복성이 우수한 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition; MOCVD)을 이용하여 증착하고 있다.
도 1a 내지 도 1b는 종래기술에 따른 금속유기화학기상증착법에 의한 루테늄막을 구비하는 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11)에 소자간 분리를 위한 필드산화막(12)을 형성하고, 필드산화막(12)에 의해 정의된 반도체기판(11)의 활성영역에 불순물을 이온주입하여 트랜지스터의 소스/드레인영역과 같은 접합층(junction, 13)을 형성한 후, 반도체기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(14)을 형성한다.
이때, 접합층(13)은 p형 또는 n형 도전형일 것이며, 도면에 도시되지 않았지만, 층간절연막(14) 형성전에 워드라인, 트랜지스터의 소스/드레인, 비트라인이 기형성되고, 반도체기판(11)은 실리콘기판, 도우프드 실리콘 기판, 에피택셜 실리콘층일 수 있다.
그리고, 층간절연막(14)상에 감광막을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막(도시 생략)을 마스크로 이용하여 층간절연막(14)을 식각하므로써 접합층(13)의 표면 일부분을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
다음으로, 스토리지노드콘택홀을 통해 접합층(13)에 연결되는 스토리지노드콘택(15)을 형성한 후, 스토리지노드콘택(15)을 포함한 층간절연막(14)상에 하부전극의 높이 및 형태를 결정짓는 산화물(16)을 형성한다.
여기서, 스토리지노드콘택(15)은 통상적으로 티타늄실리사이드(Ti-silicide), 폴리실리콘플러그(polysilicon plug) 및 티타늄나이트라이드(TiN)의 순서로 적층되며, 이때 티타늄실리사이드는 오믹콘택층(ohmic contact)이고, 티타늄나이트라이드는 폴리실리콘플러그와 후속 하부전극간 상호확산을 방지하기 위한 확산방지막(diffusion barrier)이다.
다음으로, 산화물(16)을 선택적으로 식각하여 스토리지노드콘택(15)을 노출시키는 오목부(concave)(17)를 형성한다.
도 1b에 도시된 바와 같이, 오목부(17)를 포함한 산화물(16) 전면에 루테늄막(18)을 금속유기화학기상증착법(MOCVD)으로 증착한 후, 산화물(16)상의 루테늄막(18)을 화학적기계적연마로 산화물(16) 표면이 드러날때까지 제거하여 오목부(17)내에만 루테늄막(18)으로 된 하부전극을 잔류시킨다. 이하, 루테늄막(18)을 루테늄-하부전극(18)이라 약칭한다.
이와 같은, 화학적기계적연마를 통해 이웃한 루테늄-하부전극(18)들이 서로 절연된다.
계속해서, 루테늄-하부전극(18)을 포함한 전면에 유전막(19)과 상부전극(20)을 차례로 증착한다.
그러나, 상술한 종래기술에서, 루테늄막을 금속유기화학기상증착법으로 증착하는 경우에는 저온에서 증착이 이루어지므로 루테늄막의 막질이 치밀하지 못하게 되고, 이에 따라 후속 열처리를 통해 루테늄막의 막질을 치밀화시켜야만 하는 단점이 있다.
결국, 루테늄막의 막질을 치밀화하기 위한 열처리시 루테늄막이 뭉치면서 막이 깨지거나 갈라지는 현상이 발생되고, 이는 루테늄막 하부의 스토리지노드콘택의 구성물, 예컨대 배리어막을 노출시키며, 결국 후속 유전막 증착후 이루어지는 열처리시 스토리지노드콘택의 배리어막이 산화되는 문제가 있다.
이러한 문제는 금속유기화학기상증착법(MOCVD)을 적용한 루테늄막의 단차피복성을 높이기 위하여 저온에서 공정을 진행하는 한 피할 수 없는 실정이다.
더욱이, 루테늄막을 이용하여 하부전극을 형성하는 경우에는 오목부내에 하부전극뿐만 아니라 순차적으로 유전막과 상부전극을 형성하여야 하므로 후속 공정의 경우 높은 단차피복성이 요구된다. 따라서 하부전극인 루테늄막의 두께가 제한을 받게 되며, 너무 얇을 경우에는 하부전극의 전극특성이 저하된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 저온증착에 따른 후속 치밀화를 위한 열처리시 루테늄막의 변질에 따른 소자 특성 저하를 억제하고, 루테늄막을 이용한 전극 두께의 제한을 받지 않는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 필드산화막
33 : 접합층 34a : 층간절연막
34b : 식각정지막 35 : 폴리실리콘플러그
36 : 티타늄실리사이드막 37 : 티타늄나이트라이드막
38 : 산화물 40a : 시드층
41a : 루테늄막 42 : 유전막
43 : 상부전극
상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체기판상에 층간절연물을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체기판에접속되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막상에 희생절연물을 형성하는 단계, 상기 희생절연물을 선택적으로 식각하여 상기 스토리지노드콘택을 노출시키는 오목부를 형성하는 단계, 상기 오목부를 포함한 상기 희생절연물이 표면상에 시드층을 형성하는 단계, 상기 오목부를 채울때까지 상기 시드층상에 전기화학증착법으로 루테늄막을 증착하는 단계, 상기 희생절연물의 오목부내에만 상기 시드층과 상기 루테늄막으로 이루어진 하부전극을 잔류시키는 단계, 상기 희생절연물을 제거하는 단계, 및 상기 하부전극상에 유전막과 상부전극을 차례로 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 루테늄막을 증착하는 단계는, 상온∼95℃의 온도를 유지하는 루테늄전해질용액에서 이루어짐을 특징으로 하며, 상기 루테늄전해질용액은 루테늄설파메이트, 루테늄니트로실설파메이트 및 [Ru2N(H2O)2X8]-3(X=Cl, Br, I)로 이루어진 그룹중에서 선택된 하나의 알칼리용액을 이용함을 특징으로 하고, 상기 루테늄전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지하고, 전해질용액에 인가하는 전류파형은 직류, 펄스전류 및 역펄스전류 중에서 선택된 하나이고, 이들 전류의 전류밀도는 2㎃/cm2∼20㎃/cm2이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판(31)에 소자간 분리를 위한 필드산화막(32)을 형성하고, 필드산화막(32)에 의해 정의된 반도체기판(31)의 활성영역에 불순물을 이온주입하여 트랜지스터의 소스/드레인영역과 같은 접합층(33)을 형성한 후, 반도체기판(31)상에 층간절연막(ILD)(34a)과 식각정지막(34b)을 차례로 형성한다.
이때, 접합층(33)은 p형 또는 n형 도전형일 것이며, 도면에 도시되지 않았지만, 층간절연막(34) 형성전에 워드라인, 트랜지스터의 소스/드레인, 비트라인이 기형성되고, 반도체기판(31)은 실리콘기판, 도우프드 실리콘 기판, 에피택셜 실리콘층일 수 있다.
그리고, 층간절연막(34a)은 반도체기판과 캐패시터와의 절연을 위해 화학기상증착법(CVD)으로 산화물을 증착하고, 식각정지막(34b)은 산화물과 식각선택비가 우수한 질화물을 증착하고, 층간절연막과 식각정지막의 총두께는 300Å∼1000Å이다.
다음으로, 식각정지막(34b)상에 감광막을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막(도시 생략)을 마스크로 이용하여 식각정지막(34b)과 층간절연막(34a)을 식각하므로써 접합층(33)의 표면 일부분을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다. 이때, 스토리지노드콘택홀은 접합층과 캐패시터를 수직으로 접속시키기 위한 스토리지노드콘택이 형성될 콘택홀이다.
다음으로, 스토리지노드콘택홀을 완전히 채울때까지 식각정지막(34b)상에 화학기상증착법(CVD)을 이용하여 도우프드 폴리실리콘막을 증착한 후, 리세스 에치백하여 스토리지노드콘택홀에 부분 매립되는 폴리실리콘플러그(35)를 형성한다.
다음으로, 폴리실리콘플러그(35)를 포함한 전면에 티타늄막을 증착한 후, 열처리하여 폴리실리콘플러그(35)의 실리콘원자와 티타늄막의 티타늄원자의 실리사이드반응을 유도하여 폴리실리콘플러그(35)상에 티타늄실리사이드막(36)을 형성한다.
이후, 미반응 티타늄막을 습식제거하여 폴리실리콘플러그(35)상에만 티타늄실리사이드막(36)을 잔류시킨다.
다음으로, 티타늄실리사이드막(36)이 형성된 스토리지노드콘택홀을 완전히 채울때까지 식각정지막(34b)상에 티타늄나이트라이드막(37)을 증착한 후, 식각정지막(34b)의 표면이 드러날때까지 티타늄나이트라이드막(37)을 화학적기계적연마 (CMP)하여 티타늄실리사이드막(36)상에만 티타늄나이트라이드막(37)을 잔류시킨다.
상술한 공정에 의해, 스토리지노드콘택홀에는 폴리실리콘플러그(35), 티타늄실리사이드막(36) 및 티타늄나이트라이드막(37)의 순서로 적층된 스토리지노드콘택이 매립되며, 티타늄실리사이드막(36)은 폴리실리콘플러그와 티타늄나이트라이드막의 접촉저항을 낮추기 위한 오믹콘택층이며, 티타늄나이트라이드막(37)은 후속 하부전극과 폴리실리콘플러그(35)와의 상호확산을 방지하기 위한 확산방지막이다.
한편, 확산방지막으로는 티타늄나이트라이드(37)외에 내산화 특성이 우수한 TiSiN, TiAlN, TaSiN 및 TaAlN로 이루어진 그룹중에서 선택되는 하나를 이용하고, 이러한 확산방지막은 화학기상증착법(CVD) 또는 물리기상증착법(PVD)을 통해 증착된다.
다음으로, 티타늄나이트라이드막(37)을 포함한 식각정지막(34b)상에 후속 하부전극의 높이 및 형태를 결정짓는 산화물(38)을 형성한 후, 산화물(38)을 선택적으로 식각하여 스토리지노드콘택을 노출시키는 즉, 스토리지노드콘택과 후속 하부전극간의 전기적 통로를 제공하기 위한 오목부(39)를 형성한다.
여기서, 오목부(39)를 형성하기 위한 물질로는 산화물(38)외에 감광막(photoresist), 실리콘나이트라이드(silicon nitride)와 같은 부도체를 이용하고, 산화물(38)은 화학기상증착법(CVD) 또는 스핀온글래스법(Spin On Glass)에 의해 증착 또는 도포되며, 산화물(38)의 두께는 5000Å∼20000Å이다.
한편, 오목부(39)가 형성되는 산화물(38)을 포함한 위 물질들은 후속 공정에서 제거되므로 희생절연물이라 할 수 있다.
도 2b에 도시된 바와 같이, 오목부(39)를 포함한 산화물(38) 전면에 시드층(40)을 금속유기화학기상증착법(MOCVD)으로 증착한 후, 치밀화를 열처리를 진행한다.
여기서, 시드층(40)은 후속 전기화학증착법(Electro Chemical Deposition)에 의해 루테늄막이 증착될 전도막으로서, 이러한 시드층(40)으로는 루테늄, 백금 또는 이리듐을 이용하며, 화학기상증착법(CVD) 또는 스퍼터링법을 통해 증착된다.
다음으로, 오목부(39)를 완전히 채울때까지 시드층(40)상에 전기화학증착법 (ECD)으로 루테늄막(41)을 증착시킨다.
한편, 전기화학증착법(ECD)으로 루테늄막(41)을 증착하는 방법은,시드층(40)이 형성된 반도체기판(31)을 상온∼95℃의 온도를 유지하는 루테늄전해질용액에 담그어 루테늄전해질용액의 루테늄만을 추출하여 시드층(40)상에 증착시킨다.
이때, 루테늄전해질용액은 루테늄염을 수용액에 녹여 제작하는데, 루테늄전해질용액으로는 루테늄설파메이트(Ruthenium sulfamate), 루테늄니트로실설파메이트(Ruthenium nitrosyl sulfamate) 및 [Ru2N(H2O)2X8]-3(X=Cl, Br, I)로 이루어진 그룹중에서 선택된 하나의 알칼리용액을 사용한다. 여기서, 이러한 루테늄전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지한다.
그리고, 루테늄막의 전기화학증착법(ECD)시 전류밀도는 2㎃/cm2∼20㎃/cm2,이고, 전해질용액에 인가하는 전류파형은 직류(direct current), 펄스전류(pulse current) 및 역펄스전류(reverse pulse current) 중에서 선택된 하나이다.
한편, 상온∼95℃의 온도를 유지하는 루테늄전해질용액내에서 루테늄막(41)의 증착이 이루어지므로 증착이 빠르다. 바람직한 루테늄전해질용액의 온도는 66℃∼77℃이다.
도 2c에 도시된 바와 같이, 산화물(38)상의 루테늄막(41)과 시드층(40)을 화학적기계적연마로 산화물(38) 표면이 드러날때까지 제거하여 오목부내에만 루테늄막(41a)과 시드층(40a)으로 된 하부전극을 잔류시킨다. 이때, 이웃한 하부전극들이 서로 절연된다.
이하, 루테늄막(41a)과 시드층(40a)을 통칭하여 하부전극(40a/41a)이라 한다.
도 2d에 도시된 바와 같이, 하부전극(40a/41a)을 절연시키고 있는 산화물(38)을 제거하여 하부전극(40a/41a)만을 잔류시키는데, HF, HF/NH4F 혼합용액 또는 HF가 함유된 케미컬용액에 담궈 습식식각한다.
이때, 식각정지막(34b)인 질화물이 층간절연막(34a)상에 형성되어 있으므로, 산화물(38) 습식제거시 층간절연막(34a)이 식각되는 것을 방지한다.
다음으로, 잔류하는 하부전극(40a/41a)을 포함한 전면에 유전막(42)과 상부전극(43)을 차례로 증착한다.
이때, 유전막(42)은 금속유기화학기상증착법(MOCVD) 또는 원자층증착법(ALD)을 통해 증착되며, Al2O3, Ta2O5, Ta2O5-TiO2, SrTiO3및 (Ba,Sr)TiO3로 이루어진 그룹중에서 선택된 하나를 이용하며, 400℃∼600℃의 온도범위에서 25Å∼500Å의 두께로 증착된다. 그리고, 증착후 유전막(42)의 품질개선을 위해 결정화시키는데, 한 방법으로 급속열처리(RTP)를 통하여 500℃∼700℃/질소분위기/30초∼180초의 범위내에서 결정화시키거나, 다른 방법으로 N2O 또는N2/O2분위기와 400℃∼800℃의 온도에서 10분∼30분동안 열처리하거나 또는 30초∼10분동안 플라즈마처리한다.
그리고, 상부전극(43)은 금속유기화학기상증착법(MOCVD) 또는 원자층증착법(ALD)을 이용하여 루테늄, 백금 및 이리듐으로 이루어진 그룹중에서 선택된 하나를 100Å∼300Å의 두께로 증착한 후, 추가로 루테늄, 백금 및 이리듐으로 이루어진 그룹중에서 선택된 하나를 스퍼터링법에 의해 500Å∼1000Å의 두께로 증착한다.
상술한 바와 같이, 전기화학증착법(ECD)에 의한 루테늄막의 형성은 전해질용액내에 존재하는 루테늄만을 추출하여 웨이퍼상의 시드층에 증착되며, 루테늄전해질의 재활용이 언제나 가능하기 때문에 금속유기화학기상증착법(MOCVD)에 비해 총 루테늄막의 증착 두께를 기준으로 생산단가가 월등히 저렴하여 루테늄과 같은 귀금속(noble metal)을 전극으로 사용하는 향후 캐패시터에 유리하다.
특히, 전기화학증착법(ECD)에 의해 형성된 루테늄막은 막질이 단단하며, 부식에 강하고, 저항이 낮아 반도체소자의 스토리지노드로 매우 적합하다.
그리고, 전기가 통하고 증착이 가능한 금속만 노출되어 있으면 화학기상증착법(CVD)과 같이 표면 단차 피복성을 확보할 수 있고, 스퍼터링법과 같은 물리기상증착법처럼 원자층단위로 막이 형성할 수 있기 때문에 매우 치밀한 박막을 확보할 수 있다. 이로 인해 금속유기화학기상증착법(MOCVD)과는 달리 후속 열처리에 의해 박막이 변질되는 특성이 없다.
더욱이, 전기를 통하기 위한 시드층으로 금속유기화학기상증착법(MOCVD)에 의한 루테늄막이 적용되어 열처리후 비록 깨지거나 갈라지더라도 전기화학증착법(ECD)을 적용하면 변질된 공간마저도 치밀하게 채울 수 있다.
이러한 장점으로 인해 전기화학증착법(ECD)에 의한 루테늄막의 형성은 차세대 캐패시터를 위한 매우 유용한 방법이다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 루테늄막의 변질을 억제하므로써 소자의 특성을 향상시키고 루테늄막을 이용한 전극 두께의 제한을 받지 않으므로 안정적인 캐패시터를 구현할 수 있는 효과가 있다.
이로써, 0.10㎛ 이하의 소자에서 셀당 요구되는 캐패시턴스를 만족하는 안정적인 캐패시터를 확보할 수 있는 효과가 있다.
Claims (9)
- 반도체기판상에 층간절연막을 형성하는 단계;상기 층간절연막을 관통하여 상기 반도체기판에 접속되는 스토리지노드콘택을 형성하는 단계;상기 층간절연막상에 희생절연물을 형성하는 단계;상기 희생절연물을 선택적으로 식각하여 상기 스토리지노드콘택을 노출시키는 오목부를 형성하는 단계;상기 오목부를 포함한 상기 희생절연물이 표면상에 시드층을 형성하는 단계;상기 오목부를 채울때까지 상기 시드층상에 전기화학증착법으로 루테늄막을 증착하는 단계;상기 희생절연물의 오목부내에만 상기 시드층과 상기 루테늄막으로 이루어진 하부전극을 잔류시키는 단계;상기 희생절연물을 제거하는 단계; 및상기 하부전극상에 유전막과 상부전극을 차례로 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제1항에 있어서,상기 루테늄막을 증착하는 단계는,상온∼95℃의 온도를 유지하는 루테늄전해질용액에서 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 루테늄전해질용액은 루테늄설파메이트, 루테늄니트로실설파메이트 및 [Ru2N(H2O)2X8]-3(X=Cl, Br, I)로 이루어진 그룹중에서 선택된 하나의 알칼리용액을 이용함을 특징으로 하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 루테늄전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 루테늄막을 증착하는 단계는,상기 전해질용액에 인가하는 전류파형은 직류, 펄스전류 및 역펄스전류 중에서 선택된 하나이고, 이들 전류의 전류밀도는 2㎃/cm2∼20㎃/cm2인 것을 특징으로하는 캐패시터의 제조 방법.
- 제1항에 있어서,상기 시드층은 화학기상증착법 또는 스퍼터링법으로 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제1항에 있어서,상기 시드층은 루테늄, 백금 또는 이리듐인 것을 특징으로 하는 캐패시터의 제조 방법.
- 제1항에 있어서,상기 층간절연물은 적어도 최상부에 식각정지막을 구비함을 특징으로 하는 캐패시터의 제조 방법.
- 제1항에 있어서,상기 희생절연물을 제거하는 단계는,HF, HF/NH4F 혼합용액 또는 HF가 함유된 케미컬용액에 담궈 습식식각하는 것을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020001368A KR20030060602A (ko) | 2002-01-10 | 2002-01-10 | 캐패시터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020001368A KR20030060602A (ko) | 2002-01-10 | 2002-01-10 | 캐패시터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030060602A true KR20030060602A (ko) | 2003-07-16 |
Family
ID=32217545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020001368A KR20030060602A (ko) | 2002-01-10 | 2002-01-10 | 캐패시터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030060602A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7250649B2 (en) | 2004-05-03 | 2007-07-31 | Samsung Electronics Co., Ltd. | Capacitor of a memory device and fabrication method thereof |
-
2002
- 2002-01-10 KR KR1020020001368A patent/KR20030060602A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7250649B2 (en) | 2004-05-03 | 2007-07-31 | Samsung Electronics Co., Ltd. | Capacitor of a memory device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630387B2 (en) | Method for forming capacitor of semiconductor memory device using electroplating method | |
| JP4088052B2 (ja) | 半導体装置の製造方法 | |
| KR20030084368A (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
| US20030057445A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100413606B1 (ko) | 캐패시터의 제조 방법 | |
| KR100668833B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100428658B1 (ko) | 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| KR100346833B1 (ko) | 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법 | |
| KR100342821B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2001210806A (ja) | 電気メッキ法を利用して下部電極を形成する方法 | |
| JP2003133440A (ja) | キャパシタの製造方法 | |
| JP4031634B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100448243B1 (ko) | 캐패시터의 제조 방법 | |
| KR100443361B1 (ko) | 전기화학증착법을 이용한 캐패시터 제조방법 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| KR20030060602A (ko) | 캐패시터의 제조 방법 | |
| KR100414869B1 (ko) | 캐패시터의 제조 방법 | |
| KR100388468B1 (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 | |
| KR100418585B1 (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 | |
| KR100418587B1 (ko) | 전기도금법을 이용한 반도체 메모리 소자의 형성방법 | |
| KR100369868B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100438673B1 (ko) | 무전해도금법을 이용한 백금막의 형성 방법 및 그를이용한 캐패시터의 제조 방법 | |
| KR100403952B1 (ko) | 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020110 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20031128 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20040629 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20031128 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |