JP2003133440A - キャパシタの製造方法 - Google Patents

キャパシタの製造方法

Info

Publication number
JP2003133440A
JP2003133440A JP2002236596A JP2002236596A JP2003133440A JP 2003133440 A JP2003133440 A JP 2003133440A JP 2002236596 A JP2002236596 A JP 2002236596A JP 2002236596 A JP2002236596 A JP 2002236596A JP 2003133440 A JP2003133440 A JP 2003133440A
Authority
JP
Japan
Prior art keywords
lower electrode
forming
capacitor
manufacturing
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002236596A
Other languages
English (en)
Inventor
豪辰 ▲チョ▼
Ho-Jin Cho
Hyung-Bok Choi
亨福 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003133440A publication Critical patent/JP2003133440A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Abstract

(57)【要約】 【課題】 電気化学蒸着の時、ポリマーなどの不純物の
陷入による下部電極と誘電体膜との間の界面欠陥を最小
化して電気的特性を向上させることのできるキャパシタ
の製造方法を提供する。 【解決手段】 キャパシタの製造方法は、半導体基板３
１上に電気化学蒸着法を用いてキャパシタの下部電極３
５を形成するステップと、前記下部電極の表面の不純物
を除去するため湿式洗浄するステップと、前記下部電極
上に誘電体層４０を形成するステップと、前記誘電体層
上に上部電極４１を形成するステップとを含む。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体技術に関
し、特に、キャパシタの製造方法に関する。
【０００２】
【従来の技術】半導体素子においてキャパシタの静電容
量Ｃ（CapacitanceＣ）は、εＡ／ｄ(ε：誘電率、Ａ：
表面積、ｄ：誘電体の厚さ)で表されるように、ストレ
ージ電極の表面積と誘電体の誘電率とに比例する値を有
する。
【０００３】従って、ますます微細化される半導体素子
の製造工程において、半導体素子が適切に作動するため
の一定量以上の静電容量を確保するため、ストレージ電
極の形態を３次元構造に形成してストレージ電極の表面
積を増加させるか、高誘電率を有する（Ｂａ、Ｓｒ）Ｔ
ｉＯ3（所謂、ＢＳＴ）などのような高誘電体物質を用
いて静電容量を確保する方法に対する研究が進められて
いる。
【０００４】しかし、３次元構造のストレージ電極を形
成するためには、複雑な工程が要求されるので、製造コ
ストの上昇及び工程増加による収率下落の短所がある。
また、ＢＳＴのような高誘電体物質の使用は酸素化学量
論比（Oxygen stoichiometry）を厳格に保持することが
困難であるため、漏れ電流特性が劣化する問題がある。
【０００５】また、ＢＳＴなどを誘電体として用いたキ
ャパシタの場合、電極として酸化抵抗性の大きい白金
（Ｐｔ）、ルテニウム（Ｒｕ）のような貴金属（Noble
metal）を用いるべきであるが、このような貴金属は極
めて安定的であるため、エッチング工程が困難であるの
みならず、主にスパッタ法（Sputtering）のような乾式
エッチングを行うため、垂直プロファイルを得ることが
困難であるという問題点がある。
【０００６】このような問題点を解決するため、酸化膜
などの犠牲膜を利用してキャパシタパターンを形成した
後、貴金属を電気化学蒸着法（Electro Chemical Depos
ition；以下、ＥＣＤという）を用いて蒸着した後、エ
ッチバック（Etchback）する方法が研究された。
【０００７】図４Ａないし図４Ｃは、従来の技術にかか
るキャパシタの製造工程を示す断面図である。
【０００８】まず、図４Ａに示すように、基板１１上に
トランジスタ製造工程を実施するが、先に基板１１上に
ワードライン(図示せず)、ソース／ドレイン１２を形成
した後、基板１１上に層間絶縁膜１３を蒸着する。
【０００９】次いで、層間絶縁膜１３を選択的にエッチ
ングしてソース/ドレイン１２の所定部分を露出させる
コンタクト孔を形成し、コンタクト孔を含んだ全面にポ
リシリコンを蒸着した後、エッチバックまたは化学的機
械的研磨（Chemical Mechanical Polishing；以下、Ｃ
ＭＰという）工程によりコンタクト孔に埋め込まれるポ
リシリコンプラグ１４を形成する。
【００１０】次いで、ポリシリコンプラグ１４上に白金
シード層１５を形成した後、白金シード層１５上にキャ
パシタ犠牲膜１６を蒸着する。
【００１１】ここで、白金シード層１５は、下部電極を
電気化学蒸着法（ＥＣＤ）により形成するためのシード
層であって、物理的気相蒸着法（Physical Vapor Depos
ition；以下、ＰＶＤという）により形成する。
【００１２】次いで、キャパシタ犠牲膜１６上に感光膜
を塗布した後、感光膜を露光及び現像によりパターニン
グしてストレージノード用マスク１７を形成した後、マ
スク１７を用いてキャパシタ犠牲膜１６をＣＦ4、ＣＨ
Ｆ3またはＣ2Ｆ6などのガスでもって乾式エッチングし
て、白金シード層１５の表面が露出される凹状部１８を
オープンさせる。
【００１３】次いで、図４Ｂに示すように、白金シード
層１５にバイアス電圧を印加して、露出された白金シー
ド層１５上に電気化学蒸着法により白金下部電極１９を
蒸着した後、キャパシタ犠牲膜１６をエッチングして白
金下部電極１９が蒸着されない白金シード層１５を露出
させ、続いて露出された白金シード層１５をエッチバッ
ク工程を介して除去する。この場合、白金シード層１５
が互いに分離されるので、白金下部電極１９が隣接した
セルの間から分離される。
【００１４】一方、白金下部電極１９を形成する時、電
解質としてアルカリ系（Alkaline）または塩基系（Bas
e）を用いる。ここで、微細パターンでのギャップ−フ
ィル（Gap-fill）特性と選択的蒸着（Selective deposi
tion）特性とを改善するため、ポリマー系、あるいはＯ
Ｈ系リガンド（Ligand）などの添加剤（Addictive）を
前記電解質に添加する。
【００１５】従って、ＥＣＤ工程において、陽極（Anod
e）に含まれた不純物は、陽極と陰極（Cathode）との間
に作用する電界（Electric field）により、含まれた添
加剤が分解（Degradation）されることにより、すなわ
ち、ポリマー内のチェーン間の結合が切れてメッキ（Pl
ating）工程中に白金下部電極１９内に陷入されること
によって、白金下部電極１９の表面に不純物Ａとして残
留することになる。
【００１６】次いで、図４Ｃに示すように、白金下部電
極１９を含んだ全面にＢＳＴ２０を化学気相蒸着法（Ch
emical Vapor Deposition；以下、ＣＶＤという）によ
り蒸着した後、ＢＳＴ２０上にＣＶＤを用いて上部電極
２１を蒸着する。
【００１７】
【発明が解決しようとする課題】しかし、前記不純物Ａ
によりＢＳＴ誘電体膜２０と白金下部電極１９との間の
界面にタラップ（Trap）などのような図４Ｃにて符号Ｂ
で示す欠陥（Defect）を誘発させて、漏れ電流特性を劣
化させるため、図３Ａに示すように、電流−電圧曲線に
おいて、ハンプ（Hump）を誘発させる。このような欠陥
により白金下部電極１９上にＢＳＴ誘電体膜２０の降伏
電圧（Breakdown voltage）も減少することになる。
【００１８】一方、隣接セル間の分離のため白金シード
層１５を除去した後、ＳＣ（Standard Cleaning）系列
のエッチング溶液を用いて洗浄工程を追加に実施するこ
ともできるが、これはエッチバック工程によるエッチン
グ残留物（Residue）を除去するためのものであって、
このような一般的な洗浄工程によっては前記不純物除去
が容易でない。
【００１９】そこで、本発明は、前記従来の技術の問題
点に鑑みてなされたものであって、電気化学蒸着の時、
ポリマーなどの不純物の陷入による下部電極と誘電体膜
との間の界面欠陥を最小化して電気的特性を向上させる
ことのできるキャパシタの製造方法を提供することにそ
の目的がある。
【００２０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、基板上に電気化学蒸着法を用いてキャパ
シタの下部電極を形成するステップと、前記下部電極の
表面の不純物を除去するため湿式洗浄するステップと、
前記下部電極上に誘電体層を形成するステップと、前記
誘電体層上に上部電極を形成するステップとを含む。
【００２１】また、本発明は、基板上にシード層を形成
するステップと、前記シード層上にキャパシタ犠牲膜を
形成するステップと、前記キャパシタ犠牲膜を選択的に
エッチングして前記シード層の一部を露出させるステッ
プと、前記露出されたシード層上に前記電気化学蒸着法
により下部電極を形成するステップと、前記キャパシタ
犠牲膜を除去するステップと、前記キャパシタ犠牲膜の
除去により露出された前記シード層をエッチングするス
テップと、前記下部電極の表面の不純物及び前記シード
層のエッチング残留物を除去するために湿式洗浄するス
テップと、前記下部電極上に誘電体層を形成するステッ
プと、前記誘電体層上に上部電極を形成するステップと
を含む。
【００２２】
【発明の実施の形態】以下、本発明の各実施形態を添付
する図面を参照しながら説明する。
【００２３】図１Ａないし図１Ｄは、本発明の一実施形
態にかかるキャパシタの製造工程を示す図面である。
【００２４】先ず、図１Ａに示すように、半導体基板３
１（以下、基板３１という）上にトランジスタの製造工
程を実施するが、先ず基板３１上にワードライン（図示
せず）、ソース／ドレイン３２を形成した後、基板３１
上に絶縁層３３を形成する。
【００２５】ここで、絶縁層３３は、ＢＳＧ（Boro Sil
icate Glass）、ＢＰＳＧ（Boro Phospho Silicate Gla
ss）、ＨＤＰ（High Density Plasma）、ＵＳＧ（Undop
ed Silicate Glass）、ＴＥＯＳ（Tetra Ethyl Ortho S
ilicate）、ＡＰＬ（advanced planarizarion laye
r）、ＳＯＧ（Spin On Glass）、またはFlowfillなどを
単独、または２つ以上組み合わせて形成したものであ
る。
【００２６】この時、後続工程による絶縁層３３の損失
とエッチング選択比などを考慮して、絶縁層３３上に窒
化膜系列の物質膜（図示せず）を３００Åないし１００
０Åの厚さに追加に蒸着できるため、ＣＶＤなどを用い
る。
【００２７】次いで、絶縁層３３を選択的にエッチング
してソース／ドレイン３２の所定部分を露出させるコン
タクト孔（図示せず）を形成した後、コンタクト孔（図
示せず）内部を埋め込んで、その上部が絶縁層３３と平
坦化された導電性プラグ３４とを形成する。
【００２８】具体的には、ポリシリコンなどをコンタク
ト孔（図示せず）を含んだ全体構造の上部に蒸着して、
コンタクト孔（図示せず）が十分に埋め込まれるように
した後、ＣＭＰまたはエッチバックを実施してプラグ３
４がコンタクト孔（図示せず）内部に埋め込まれ、その
上部が絶縁層３３と平坦化されるようにするが、この場
合、ポリシリコンとしては、燐（Ｐ）或いは砒素（Ａ
ｓ）などがドーピングされたポリシリコンを用い、ま
た、ポリシリコンの他にプラグ３４物質としてタングス
テン（Ｗ）、タングステンシリサイド（W-silicide）、
ＴｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、ＴｉＳｉＮ、Ｔａ
Ｎ、ＴａＡｌＮ、ＴｉＳｉまたはＴａＳｉのいずれか一
つを用いることができる。
【００２９】このようなプラグ物質は、ＣＶＤ、ＰＶ
Ｄ、またはＡＬＤ（Atomic Layer Deposition）などを
用いて蒸着される。
【００３０】次いで、絶縁層３３及びプラグ３４の全面
にチタニウム（Ｔｉ）などを蒸着し、マスクを用いたエ
ッチング工程を介してプラグ３４の上部のみにＴｉが残
るようにした後、熱処理することによって、例えば、プ
ラグ３４のシリコン（Ｓｉ）とチタニウム（Ｔｉ）との
反応を誘発させて、プラグ３４上にチタニウムシリサイ
ド（図示せず）を形成する。この場合、チタニウムシリ
サイド（図示せず）は、プラグ３４と後続の下部電極と
のオーミックコンタクトを形成する。
【００３１】ここで、チタニウムシリサイド（図示せ
ず）の形成工程は省略することができ、チタニウムシリ
サイド（図示せず）の他にＷＳｉx、ＭｏＳｉx、ＣｏＳ
ｉx、ＮｏＳｉx、またはＴａＳｉxなどの金属シリサイ
ドを用いることができる。
【００３２】また、プラグ３４をコンタクト孔内に埋め
込む過程において、部分的に埋め込まれる（Recess）よ
うにし得るため、この場合、埋め込み深さ（リセス深
さ）は絶縁層３３の厚さなどを考慮して、５００Åない
し１５００Åとなるようにすることが好ましい。
【００３３】プラグ３４の上部には、前記したチタニウ
ムシリサイド（図示せず）上にバリヤ金属層と酸素拡散
バリヤ層とを含むバリヤ層（図示せず）を形成すること
ができるが、ＴｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、ＴｉＳ
ｉＮ、ＴａＮ、ＲｕＴｉＮ及びＲｕＴｉＯからなるグル
ープから選択される少なくとも一つを含むバリヤ金属層
（図示せず）とＩｒ、Ｒｕ、Ｐｔ、Ｒｅ、Ｎｉ、Ｃｏ及
びＭｏからなるグループから選択される少なくとも一つ
を含む酸素拡散バリヤ層（図示せず）を用いる。
【００３４】ここで、酸素拡散バリヤ層(図示せず)は、
後続工程時に形成されるキャパシタの高誘電体または強
誘電体の結晶化熱処理による下部への酸素拡散を防止す
るためのものであって、このような拡散防止特性を向上
させるため、N2またはO2プラズマ処理を追加的に実施す
ることが好ましく、これとともに熱処理を併行し得る。
【００３５】次いで、プラグ３４を含んだ全体構造の上
部にＰｔ、Ｒｕ、Ｉｒ、Ｏｓ、Ｗ、Ｍｏ、Ｃｏ、Ｎｉ、
Ａｕ及びＡｇからなるグループから選択されたいずれか
一つをＰＶＤを用いて蒸着することによってシード層３
５を形成するが、５０Åないし１０００Åの厚さになる
ようにすることが好ましい。
【００３６】次いで、シード層３５上にキャパシタ犠牲
膜３６を５０００Åないし１００００Åの厚さに厚く蒸
着した後、キャパシタ犠牲膜３６上に感光膜を塗布した
後、感光膜を露光及び現像によりパターニングして、ス
トレージノード用マスク３７を形成した後、マスク３７
を用いてキャパシタ犠牲膜３６をＣＦ4、ＣＨＦ3、また
はＣ2Ｆ6などのガスでもって乾式エッチングして、シー
ド層３５の一部を露出させる凹状部３８をオープンさせ
た後、全洗浄工程を行う。
【００３７】ここで、キャパシタ犠牲膜３６は、通常の
酸化膜系列、または感光膜などの非導電性物質を利用す
る。
【００３８】次いで、図１Ｂに示すように、シード層３
５にバイアス電圧を印加して、露出されたシード層３５
上に電気化学蒸着法により下部電極３９を蒸着した後、
ピーアルストリップ（PR Strip）工程を実施して、マス
ク３７を除去する。
【００３９】ここで、ＥＣＤを用いて下部電極３９を蒸
着する時、直流電流（Direct Current）、パルス（Puls
e）または逆パルス（Pulse reverse）などの電力を用い
て、０．１ｍＡ／ｃｍ2ないし１０ｍＡ／ｃｍ2の範囲の
電流密度を用いて、キャパシタ犠牲膜３６との垂直段差
を調節する。
【００４０】一方、下部電極３９を形成する時、電解質
としてアルカリ系または塩基系を使用する。ここで、微
細パターンでのギャップ−フィル特性と選択的蒸着特性
とを改善するため、ポリマー系統あるいはＯＨ系リガン
ドなどの添加剤を前記電解質に添加する。
【００４１】従って、ＥＣＤ工程において、陽極に含ま
れた不純物は陽極と陰極との間に作用する電界により含
まれた添加剤が分解されることにより、すなわち、ポリ
マー内のチェーン間の結合が切れて、メッキ工程、すな
わち、下部電極３９の蒸着工程中、下部電極３９内に陷
入されることによって、下部電極３９の表面に不純物Ａ
（図１Ｂ参照）として残留することになる。すなわち、
不純物Ａは電気化学蒸着用の電解質に含まれたポリマー
系またはＯＨ系を含む構成を有する。
【００４２】次いで、図１Ｃに示すように、絶縁層３３
の表面が露出されるまでキャパシタ犠牲膜３６をエッチ
ングして下部電極３９が蒸着されないシード層３５を露
出させ、続いて露出されたシード層３５をエッチバック
工程を介して除去する。この時、シード層３５が互いに
分離されるため、下部電極３９が隣接セルの間から分離
される。
【００４３】ここで、キャパシタ犠牲膜３６のエッチン
グは、ＨＦまたはＨＦとＮＨ4Ｆとが混合された溶液を
用いる湿式エッチングが好ましく、シード層３５の除去
は、通常の乾式エッチングを用いる。
【００４４】前記乾式エッチングを介してシード層３５
をなす、例えば、Ｐｔなどが下部電極３９の側壁に再蒸
着されて残留物Ｃ（図１Ｃ参照）として残ることにな
る。
【００４５】従って、漏れ電流特性に悪影響を及ぼすこ
のような残留物Ｃと不純物Ａの除去工程が必要となり、
通常のＳＣ−１などＳＣ系列の湿式溶液を用いて洗浄す
る場合、残留物Ｃは除去されるが、不純物Ａの除去は容
易でない。
【００４６】即ち、本発明ではこのような残留物Ｃと不
純物Ａとを同時に除去するために次のような湿式溶液を
用いた。
【００４７】すなわち、Ｈ2ＳＯ4とＨ2Ｏ2とが含まれた
湿式溶液または前記湿式溶液にＮＨ 4ＯＨをさらに含む
溶液を用いるか、ＮＨ4ＯＨとＨ2Ｏとが含まれた湿式溶
液を用いる。
【００４８】このような湿式溶液及びこれを用いた洗浄
工程を詳しく説明すれば、Ｈ2ＳＯ4とＨ2Ｏ2とが含まれ
た湿式溶液は、Ｈ2ＳＯ4とＨ2Ｏ2とが１：１ないし１０
０：１の体積比で混合された２５℃ないし１５０℃の温
度のものであることが好ましく、ＮＨ4ＯＨとＨ2Ｏとが
含まれた湿式溶液は、ＮＨ4ＯＨとＨ2Ｏとが１：１ない
し５００：１の体積比で混合された２５℃ないし１５０
℃の温度のものであることが好ましく、これらを用いて
１０秒ないし３６００秒間実施することによって、残留
物Ｃと不純物Ａとを同時に除去することができる。
【００４９】次いで、図１Ｄに示すように、下部電極３
９を含んだ全面に誘電体層４０と上部電極４１を順に形
成する。
【００５０】具体的には、ＴｉＯ2、ＨｆＯ2、Ｙ2Ｏ3、
Ｔａ2Ｏ5、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ、ＰＺＴ、
ＰＬＺＴ（（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3）、ＢＴ
Ｏ（ＢａＴｉＯ3）、ＰＭＮ（Ｐｂ（Ｎｇ１／3Ｎｂ
2／3）Ｏ3）、ＳＢＴＮ（（Ｓｒ、Ｂｉ）（Ｔａ、Ｎ
ｂ）2Ｏ9）、ＳＢＴ（（Ｓｒ、Ｂｉ）Ｔａ2Ｏ9）、ＢＬ
Ｔ（（Ｂｉ、Ｌａ）Ｔｉ3Ｏ12）、ＢＴ（ＢａＴｉ
Ｏ3）、ＳＴ（ＳｒＴｉＯ3）、ＰＴ（ＰｂＴｉＯ3）な
どの強誘電体、または高誘電体物質を用いて、スピンー
オン(Spin−On)、CVD、ALDまたはPVDなどの方法を用い
て１５０Åないし５００Åの厚さとなるようにし、ＣＶ
Ｄを用いてＢＳＴを蒸着する場合には、蒸着温度を４０
０℃ないし６００℃範囲に保持することが好ましい。
【００５１】次いで、誘電体層４０の誘電率を向上させ
るための結晶化熱処理を実施するが、Ｏ2、Ｎ2、Ａｒ、
Ｏ3、Ｈｅ、ＮｅまたはＫｒなどのガス雰囲気下で４０
０℃ないし８００℃の温度を保持しながら行う。
【００５２】この場合、拡散炉熱処理または急速熱処理
（Rapid Thermal Process；以下、ＲＴＰという）を用
いることができ、３０秒ないし１８０秒間実施すること
が好ましい。
【００５３】次いで、誘電体層４０上に上部電極４１を
形成した後、所定のパターニング工程及び金属配線工程
を実施することによってキャパシタ形成工程が完了され
る。
【００５４】ここで、上部電極４１は、下部電極３９物
質と同じものを用いることができ、ＥＣＤの他にＣＶ
Ｄ、ＰＶＤなどを用いることができる。
【００５５】前記したように、本発明の前記一実施形態
によれば、下部電極３９を形成した後、すなわち、誘電
体層４０の形成直前において、前記湿式溶液を用いて洗
浄することによって、シード層３５のエッチングによる
副産物のみでなく、電気化学蒸着時の下部電極３９内に
陷入された不純物を同時に除去し得るし、不純物により
下部電極３９と誘電体層４０との界面に生じるタラップ
などの欠陥発生を根本的に抑制し得る。
【００５６】図３Ｂは、前記一実施形態にて述べたよう
に形成されたキャパシタの電流−電圧特性を示すグラフ
であって、横軸はバイアス電圧（Ｖ）、縦軸は漏れ電流
（Ａ／ｃｍ2）を示す。
【００５７】すなわち、図３Ｂに示すように、前記一実
施形態におけるキャパシタの電流−電圧特性は、ハンプ
などのタラップが存在しなく低い漏れ電流値を示し、漏
れ電流が急に増加し始める遷移電圧（Transition volta
ge）が高い。
【００５８】このような高い遷移電圧は、下部電極３９
と誘電体層４０との界面のショットキー障壁（Shottky
barrier）が高いことを反証し、結局、これは前記界面
での中間タラップ（Mid-trap）が存在しないことを表
す。なお、図３Ｂのグラフは、後述する本発明の他の実
施形態にかかるキャパシタの電流−電圧特性でも同様に
成立する。
【００５９】図２Ａないし図２Ｄは、本発明の他の実施
形態にかかるキャパシタの製造工程を示す断面図であっ
て、隣接する下部電極間の分離を先に行う前記の一実施
形態とは異なって、隣接する下部電極間の分離を後続工
程で行うことである。
【００６０】以下、前記図面を参照しながら前記工程ス
テップを詳細に説明するが、前記一実施形態で説明した
内容と重なる内容は説明の簡略化のため省略する。
【００６１】まず、図２Ａに示すように、プラグ５４が
形成された下部構造上にシード層５５を形成する。
【００６２】ここで、図面中、符号５１は半導体基板
（基板ともいう）、５２はソース／ドレイン、５３は絶
縁層を示す。
【００６３】次いで、図２Ｂに示すように、シード層５
５上にＥＣＤを用いて下部電極５６を蒸着するが、直流
電流（Direct Current）、パルス（Pulse）または逆パ
ルス（Pulse reverse）などの電力を用いて、０.１ｍＡ
／ｃｍ2ないし１０ｍＡ／ｃｍ2の範囲の電流密度を用い
る。
【００６４】一方、下部電極５６の蒸着時、電解質とし
てアルカリ系または塩基系を用いる。ここで、微細パタ
ーンでのギャップ-フィル特性と選択的蒸着特性とを向
上させるためポリマー系統あるいはＯＨ系リガンドなど
の添加剤を前記電解質に添加する。
【００６５】従って、ＥＣＤ工程において、陽極に含ま
れた不純物は、陽極と陰極との間に作用する電界により
含まれた添加剤が分解されることにより、すなわち、ポ
リマー内のチェーン間の結合が切れてメッキ工程中に下
部電極５６内に陷入されることによって、下部電極５６
の表面に不純物Ａ（図２Ｂ参照）として残留することに
なる。すなわち、不純物Ａは、電気化学蒸着用の電解質
に含まれたポリマー系またはＯＨ系を含む。
【００６６】次いで、図２Ｃに示すように、下部電極５
６の表面の不純物Ａを除去するため、次のような湿式溶
液を用いて洗浄工程を実施する。
【００６７】すなわち、Ｈ2ＳＯ4とＨ2Ｏ2とが含まれた
湿式溶液、または前記湿式溶液にＮＨ4ＯＨをさらに含
む溶液を用いるか、ＮＨ4ＯＨとＨ2Ｏとが含まれた湿式
溶液を用いる。
【００６８】このような湿式溶液及びこれを用いた洗浄
工程を詳しく説明すれば、Ｈ2ＳＯ4とＨ2Ｏ2とが含まれ
た湿式溶液は、Ｈ2ＳＯ4とＨ2Ｏ2とが１：１ないし１０
０：１の体積比で混合された２５℃ないし１５０℃の温
度のものであることが好ましく、ＮＨ4ＯＨとＨ2Ｏとが
含まれた湿式溶液は、ＮＨ4ＯＨとＨ2Ｏとが１：１ない
し５００：１の体積比で混合された２５℃ないし１５０
℃の温度のものであることが好ましく、これらを用いて
１０秒ないし３６００秒間実施することによって、不純
物Ａを除去することができる。
【００６９】次いで、図２Ｄに示すように、下部電極５
６上に誘電体層５７と上部電極５８とを順に蒸着する。
【００７０】ここで、キャパシタのパターン形成工程
は、上部電極５８を先にパターニングした後、誘電体層
５７のパターニングを実施した後下部電極５６をパター
ニングする三段階のエッチング工程により分離実施する
ことができ、これらを同時に、または上部電極５８と誘
電体層５７とのエッチング工程を実施した後に、下部電
極５６のエッチング工程を実施するか、上部電極５８の
エッチング工程を実施した後、誘電体層５７と下部電極
５６とのエッチング工程を実施するなど、多様に実施で
きる。
【００７１】前記のように、本発明によれば、ＥＣＤを
用いてキャパシタの下部電極を形成する時、その過程に
おいて電解質に含まれたポリマーなどの不純物が下部電
極に陷入されるので、これを湿式溶液を用いて洗浄する
ことによって、シード層のエッチングによる副産物を除
去し得るのみでなく、前記不純物を除去することによっ
て、不純物による下部電極と誘電体層との界面での欠陥
を根本的に防止して漏れ電流特性を向上させ得ることが
前記他の実施形態を介して分かる。
【００７２】なお、前記各実施形態では、犠牲膜を用い
てＥＣＤ電極を使用するメモリ素子、例えば、キャパシ
タをその一例にしたが、ＥＣＤ電極を有するキャパシタ
を含む全ての半導体素子に適用されることができる。
【００７３】また、本発明は、前記各実施形態に限られ
るものではない。本発明の趣旨から逸脱しない範囲内で
多様に変更実施することが可能である。
【００７４】
【発明の効果】本発明は、下部電極と誘電体層と間の界
面欠陥を最小化することによって、漏れ電流特性を向上
させることができるので、キャパシタの電気的特性を向
上させることのできる効果が得られる。
【図面の簡単な説明】
【図１Ａ】 本発明の一実施形態にかかるキャパシタ製
造工程を示す断面図である。
【図１Ｂ】 前記一実施形態にかかるキャパシタ製造工
程を示す断面図である。
【図１Ｃ】 前記一実施形態にかかるキャパシタ製造工
程を示す断面図である。
【図１Ｄ】 前記一実施形態にかかるキャパシタ製造工
程を示す断面図である。
【図２Ａ】 本発明の他の実施形態にかかるキャパシタ
製造工程を示す断面図である。
【図２Ｂ】 前記他の実施形態にかかるキャパシタ製造
工程を示す断面図である。
【図２Ｃ】 前記他の実施形態にかかるキャパシタ製造
工程を示す断面図である。
【図２Ｄ】 前記他の実施形態にかかるキャパシタ製造
工程を示す断面図である。
【図３Ａ】 図４Ａないし図４Ｃで示す従来技術にかか
る電流−電圧特性を示すグラフである。
【図３Ｂ】 前記各実施形態にかかるキャパシタの電流
−電圧特性を示すグラフである。
【図４Ａ】 従来技術にかかるキャパシタ製造工程を示
す断面図である。
【図４Ｂ】 従来技術にかかるキャパシタ製造工程を示
す断面図である。
【図４Ｃ】 従来技術にかかるキャパシタ製造工程を示
す断面図である。
【符号の説明】
３１、５１ 基板 ３２、５２ ソース／ドレイン ３３、５３ 絶縁層 ３４ プラグ ３５、５５ シード層 ３９ 下部電極 A 不純物 C エッチング残留物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 崔 亨福 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 株式会社ハイニックスセミコンダク ター内 Ｆターム(参考） 5F043 AA40 BB27 GG10 5F083 AD21 AD42 AD49 AD56 GA27 JA02 JA06 JA14 JA15 JA17 JA36 JA38 JA39 JA40 MA06 MA17 PR34 PR40

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 基板上に電気化学蒸着法を用いてキャパ
    シタの下部電極を形成するステップと、 前記下部電極の表面の不純物を除去するため湿式洗浄す
    るステップと、 前記下部電極上に誘電体層を形成するステップと、 前記誘電体層上に上部電極を形成するステップと を含むことを特徴とするキャパシタの製造方法。
  2. 【請求項２】 前記不純物は、 前記電気化学蒸着用の電解質に含まれたポリマー系、ま
    たはＯＨ系を含むことを特徴とする請求項１に記載のキ
    ャパシタの製造方法。
  3. 【請求項３】 前記湿式洗浄するステップにおいて、 Ｈ2ＳＯ4とＨ2Ｏ2とが含まれた湿式溶液を用いることを
    特徴とする請求項１に記載のキャパシタの製造方法。
  4. 【請求項４】 前記湿式溶液は、 前記Ｈ2ＳＯ4とＨ2Ｏ2とが１：１ないし１００：１の体
    積比で混合された２５℃ないし１５０℃の温度のもので
    あることを特徴とする請求項３に記載のキャパシタの製
    造方法。
  5. 【請求項５】 前記湿式溶液は、 ＮＨ4ＯＨをさらに含むことを特徴とする請求項３に記
    載のキャパシタの製造方法。
  6. 【請求項６】 前記湿式洗浄するステップにおいて、 ＮＨ4ＯＨとＨ2Ｏとが含まれた湿式溶液を用いることを
    特徴とする請求項１に記載のキャパシタの製造方法。
  7. 【請求項７】 前記湿式溶液は、 ＮＨ4ＯＨとＨ2Ｏとが１：１ないし５００：１の体積比
    で混合された２５℃ないし１５０℃の温度のものである
    ことを特徴とする請求項６に記載のキャパシタの製造方
    法。
  8. 【請求項８】 前記湿式洗浄ステップは、１０秒ないし
    ３６００秒間実施することを特徴とする請求項３ないし
    請求項７のいずれか一つに記載のキャパシタの製造方
    法。
  9. 【請求項９】 前記下部電極を形成するステップは、 前記基板上にシード層を形成するステップと、 前記シード層上に前記電気化学蒸着法により前記下部電
    極を形成するステップと を含むことを特徴とする請求項１に記載のキャパシタの
    製造方法。
  10. 【請求項１０】 前記シード層を形成するステップにお
    いて、 前記シード層は、物理気相蒸着法を用いて５０Åないし
    １０００Åの厚さに形成することを特徴とする請求項９
    に記載のキャパシタの製造方法。
  11. 【請求項１１】 前記下部電極を形成するステップにお
    いて、 ０．１ｍＡ／ｃｍ2ないし１０ｍＡ／ｃｍ2の範囲の電流
    密度を用いることを特徴とする請求項１に記載のキャパ
    シタの製造方法。
  12. 【請求項１２】 前記下部電極を形成するステップにお
    いて、 直流電流（Direct Current）、パルス（Pulse）、また
    は逆パルス（Pulse reverse）のうちいずれか一つの電
    力を利用することを特徴とする請求項１に記載のキャパ
    シタの製造方法。
  13. 【請求項１３】 前記下部電極は、 Ｐｔ、Ｒｕ、Ｉｒ、Ｏｓ、Ｗ、Ｍｏ、Ｃｏ、Ｎｉ、Ａｕ
    及びＡｇからなるグループから選択されたいずれか一つ
    を含むことを特徴とする請求項１に記載のキャパシタの
    製造方法。
  14. 【請求項１４】 基板上にシード層を形成するステップ
    と、 前記シード層上にキャパシタ犠牲膜を形成するステップ
    と、 前記キャパシタ犠牲膜を選択的にエッチングして前記シ
    ード層の一部を露出させるステップと、 前記露出されたシード層上に前記電気化学蒸着法により
    下部電極を形成するステップと、 前記キャパシタ犠牲膜を除去するステップと、 前記キャパシタ犠牲膜の除去により露出された前記シー
    ド層をエッチングするステップと、 前記下部電極の表面の不純物及び前記シード層のエッチ
    ング残留物を除去するために湿式洗浄するステップと、 前記下部電極上に誘電体層を形成するステップと、 前記誘電体層上に上部電極を形成するステップとを含む
    ことを特徴とするキャパシタの製造方法。
  15. 【請求項１５】 前記不純物は、 前記電気化学蒸着用の電解質に含まれたポリマー系また
    はＯＨ系を含むことを特徴とする請求項１４に記載のキ
    ャパシタの製造方法。
  16. 【請求項１６】 前記湿式洗浄するステップにおいて、 Ｈ2ＳＯ4とＨ2Ｏ2とが含まれた湿式溶液を用いることを
    特徴とする請求項１４に記載のキャパシタの製造方法。
  17. 【請求項１７】 前記湿式溶液は、 前記Ｈ2ＳＯ4とＨ2Ｏ2とが１：１ないし１００：１の体
    積比で混合された２５℃ないし１５０℃の温度のもので
    あることを特徴とする請求項１６に記載のキャパシタの
    製造方法。
  18. 【請求項１８】 前記湿式溶液は、 ＮＨ4ＯＨをさらに含むことを特徴とする請求項１６に
    記載のキャパシタの製造方法。
  19. 【請求項１９】 前記湿式洗浄するステップにおいて、 ＮＨ4ＯＨとＨ2Ｏとが含まれた湿式溶液を用いることを
    特徴とする請求項１４に記載のキャパシタの製造方法。
  20. 【請求項２０】 前記湿式溶液は、 ＮＨ4ＯＨとＨ2Ｏとが１：１ないし５００：１の体積比
    で混合された２５℃ないし１５０℃の温度のものである
    ことを特徴とする請求項１９に記載のキャパシタの製造
    方法。
  21. 【請求項２１】 前記湿式洗浄ステップは、 １０秒ないし３６００秒間実施することを特徴とする請
    求項１６ないし請求項２１のいずれか一つに記載のキャ
    パシタの製造方法。
  22. 【請求項２２】 前記下部電極は、 Ｐｔ、Ｒｕ、Ｉｒ、Ｏｓ、Ｗ、Ｍｏ、Ｃｏ、Ｎｉ、Ａｕ
    及びＡｇからなるグループから選択されたいずれか一つ
    を含むことを特徴とする請求項１４に記載のキャパシタ
    の製造方法。
JP2002236596A 2001-08-24 2002-08-14 キャパシタの製造方法 Pending JP2003133440A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0051399A KR100436050B1 (ko) 2001-08-24 2001-08-24 캐패시터 제조 방법
KR2001-051399 2001-08-24

Publications (1)

Publication Number Publication Date
JP2003133440A true JP2003133440A (ja) 2003-05-09

Family

ID=19713522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002236596A Pending JP2003133440A (ja) 2001-08-24 2002-08-14 キャパシタの製造方法

Country Status (3)

Country Link
US (1) US20030040162A1 (ja)
JP (1) JP2003133440A (ja)
KR (1) KR100436050B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761351B1 (ko) * 2001-06-25 2007-09-27 주식회사 하이닉스반도체 전기 도금법을 이용한 캐패시터 하부 전극 형성 방법
KR100440072B1 (ko) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7582549B2 (en) * 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
CN102468127A (zh) * 2010-11-03 2012-05-23 北大方正集团有限公司 一种双多晶电容工艺中清洗晶圆的方法
CN104253016B (zh) * 2013-06-26 2017-04-05 北大方正集团有限公司 提高高阻产能的方法
CN106030806B (zh) * 2014-03-18 2020-01-21 英特尔公司 具有柔性衬底的半导体组件
KR102417288B1 (ko) * 2020-06-01 2022-07-05 동의대학교 산학협력단 충전 효율이 개선된 디지털 콘덴서를 이용한 충전 및 방전 방법
KR102417291B1 (ko) * 2020-06-01 2022-07-05 동의대학교 산학협력단 충전 효율이 개선된 디지털 콘덴서를 이용한 충전 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280803B1 (ko) * 1994-04-18 2001-02-01 김영환 반도체 소자의 캐패시터 형성방법
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
US5851877A (en) * 1998-01-06 1998-12-22 Vanguard International Semiconductor Corporation Method of forming a crown shape capacitor
KR100275754B1 (ko) * 1998-05-15 2000-12-15 윤종용 커패시터 하부전극의 반구형 그레인 형성전 전처리방법
KR20000042479A (ko) * 1998-12-24 2000-07-15 김영환 반도체소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR20030017206A (ko) 2003-03-03
US20030040162A1 (en) 2003-02-27
KR100436050B1 (ko) 2004-06-12

Similar Documents

Publication Publication Date Title
US6534809B2 (en) Hardmask designs for dry etching FeRAM capacitor stacks
US6492222B1 (en) Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
US6635528B2 (en) Method of planarizing a conductive plug situated under a ferroelectric capacitor
JP5047250B2 (ja) 半導体素子の製造方法
US20030143800A1 (en) Feram capacitor post stack etch clean/repair
US20030143853A1 (en) FeRAM capacitor stack etch
KR100269326B1 (ko) 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR20030002863A (ko) 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
KR100612561B1 (ko) 반도체 소자의 캐패시터 제조 방법
US7115468B2 (en) Semiconductor device and method for fabricating the same
KR100436050B1 (ko) 캐패시터 제조 방법
US6699769B2 (en) Method for fabricating capacitor using electrochemical deposition and wet etching
KR100342821B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100346833B1 (ko) 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법
KR100388468B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100418585B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100448243B1 (ko) 캐패시터의 제조 방법
KR100414869B1 (ko) 캐패시터의 제조 방법
KR100418584B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100418570B1 (ko) 강유전체 메모리 소자 제조방법
US20030203588A1 (en) Method for fabricating capacitor using electrochemical deposition
KR100403952B1 (ko) 캐패시터의 제조 방법
KR20030060602A (ko) 캐패시터의 제조 방법
KR20030023142A (ko) 반도체 소자 제조 방법
KR20010016809A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090728

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027