KR20050002043A - 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 - Google Patents
엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 Download PDFInfo
- Publication number
- KR20050002043A KR20050002043A KR1020030043089A KR20030043089A KR20050002043A KR 20050002043 A KR20050002043 A KR 20050002043A KR 1020030043089 A KR1020030043089 A KR 1020030043089A KR 20030043089 A KR20030043089 A KR 20030043089A KR 20050002043 A KR20050002043 A KR 20050002043A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- insulating film
- forming
- film
- ferroelectric
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 title abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 239000002131 composite material Chemical group 0.000 claims description 3
- 229910052581 Si3N4 Chemical group 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 67
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 239000000126 substance Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 229910052741 iridium Inorganic materials 0.000 description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- -1 titanium nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고립절연막내의 불순물이 강유전체막으로 확산하는 것을 방지하면서 공정단가가 매우 비싼 화학적기계적연마 공정을 피할 수 있는 강유전체 메모리 소자의 제조 방법을 제공하기 위한 것으로, 반도체기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체 기판의 일부와 연결되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막 상에 상기 스토리지노드콘택과 연결되는 하부전극을 형성하는 단계, 상기 하부전극 표면보다 낮도록 단차져 상기 하부전극의 하부영역을 에워싸는 고립절연막을 형성하는 단계, 상기 고립절연막 상부에 상기 하부전극의 상부 영역을 에워싸는 불순물확산방지막을 형성하는 단계, 상기 하부전극 및 상기 불순물확산방지막 상부에 강유전체막을 형성하는 단계, 및 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하고, 고립절연막과 불순물확산방지막을 전면식각(Blanket etchback)을 통해 형성한다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 메모리 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자에서 강유전체(Ferroelectric) 박막을 강유전체 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. 이러한 강유전체 박막을 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함) 소자는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
최근에는 고밀도 강유전체 메모리 소자 제작시 MTP(Merged Top electrode Plateline) 구조를 적용하고 있다.
도 1은 종래기술의 일예에 따른 강유전체 메모리 소자를 도시한 소자 단면도이다.
도 1을 참조하면, 반도체기판(11)에 활성영역을 정의하는 소자분리막(12)이 형성되고, 반도체기판(11) 내에 트랜지스터의 소스/드레인과 같은 접합영역(13)이 형성된다.
그리고, 반도체 기판(11) 상부에 층간절연막(14)이 형성되고, 층간절연막(14)을 관통하여 접합영역(13)에 콘택되는 스토리지노드콘택(15)이 형성되며, 스토리지노드콘택(15)에 연결되는 하부전극(16)이 층간절연막(14) 상부에 형성된다.
그리고, 이웃한 하부전극(16)간 격리를 위해 표면이 평탄화된 고립절연막(17)이 하부전극(16)을 에워싸고 있으며, 여기서, 고립절연막(17)과 하부전극(16)은 그 표면이 실질적으로 평탄하다.
그리고, 고립절연막(17)과 하부전극(16) 상에 강유전체막(18)이 형성되고, 강유전체막(18) 상에 상부전극(19)이 형성된다. 여기서, 강유전체막(18)은 셀영역의 전면에 형성되는 것이고, 상부전극(19)만을 패터닝하여 강유전체 캐패시터를 형성한다.
도 1과 같은 상술한 종래기술은 상부전극(19)이 플레이트라인(plateline)을 겸하는 MTP 구조의 강유전체 메모리 소자를 형성하고 있다.
그러나, 종래 기술은 고립절연막(17)으로 PSG, BPSG, BSG와 같은 불순물을 포함하는 실리콘산화물을 이용하기 때문에, 고립절연막(17)내에 포함된 보론(Boron) 또는 인(Phosphorus)이 후속 열공정시 강유전체막(18) 내부로 침투하여 강유전 특성을 열화시키는 문제가 있다.
도 2는 종래 기술의 일예에 따른 강유전 특성 열화를 나타낸 도면이다.
도 2에 도시된 바와 같이, 고립절연막내에 포함된 불순물에 의해 강유전체 캐패시터의 분극특성(C2)이 이상적인 강유전 특성(C1)에 비해 열화되고 있음을 알수 있다.
이와 같이, 고립절연막(17)내 포함된 불순물에 의한 강유전 특성 열화를 방지하기 위해 제안된 기술이 불순물확산방지막이다.
도 3a 내지 도 3c는 종래 기술의 다른 예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(21)에 소자간 분리를 위한 소자분리막(22)을 형성하여 활성영역을 정의하고, 반도체 기판(21) 내에 트랜지스터의 소스/드레인과 같은 접합영역(23)을 형성한다.
다음으로, 반도체 기판(21) 상부에 층간절연막(24)을 증착 및 평탄화한 후, 콘택마스크(도시 생략)로 층간절연막(24)을 식각하여 접합영역(23)을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
다음으로, 스토리지노드콘택홀에 매립되는 스토리지노드콘택(25)을 형성한후, 층간절연막(24) 상부에 고립절연막(26)과 불순물확산방지막(27)을 차례로 형성한다. 이어서, 불순물확산방지막(27)과 고립절연막(26)을 다마신법(damascene process)으로 식각하여 하부전극이 형성될 홈(28)을 형성한다.
도 3b에 도시된 바와 같이, 홈(28)을 포함한 불순물확산방지막(27) 상부에 하부전극이 될 도전막을 증착한 후, 화학적기계적연마 공정을 실시하여 홈(28)에 매립되는 하부전극(29)을 형성한다. 이때, 하부전극(29)으로는 백금, 이리듐 등의 금속막을 이용한다.
다음으로, 도 3c에 도시된 바와 같이, 하부전극(29)을 포함한 전면에 강유전체막(30)과 상부전극(31)이 될 도전막을 차례로 형성한 후, 상부전극(31)이 될 도전막만을 선택적으로 식각하여 강유전체 캐패시터를 완성한다.
그러나, 종래기술의 다른 예는 하부전극(29)으로 사용되는 백금, 이리듐 등의 금속막을 화학적기계적연마하는 방법이 실용화하기에는 어려운 상태이며, 후속 열처리 과정에서 스토리지노드콘택(25)이 산화하는 것을 방지하기 하부전극(29)을 다층 박막으로 형성해야 하는데, 이 경우 다층 박막을 구현하기가 어렵다. 또한, 불순물확산방지막(27)을 노출시키기 위한 화학적기계적연마 공정에서 불순물확산방지막(27)이 손실될 문제가 있어 공정상 어려움이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 고립절연막내의 불순물이 강유전체막으로 확산하는 것을 방지하면서 공정단가가 매우 비싼 화학적기계적연마 공정을 피할 수 있는 강유전체 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술의 일예에 따른 강유전체 메모리 소자를 도시한 소자 단면도,
도 2는 종래 기술의 일예에 따른 강유전 특성 열화를 나타낸 도면,
도 3a 내지 도 3c는 종래 기술의 다른 예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도,
도 4a 내지 도 4f는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
41 : 반도체 기판 42 : 소자분리막
43 : 접합영역 44 : 층간절연막
45 : 스토리지노드콘택 46 : 하부전극
47 : 고립절연막 48 : 불순물확산방지막
49 : 강유전체막 50 : 상부전극
상기 목적을 달성하기 위한 본 발명의 강유전체 메모리 소자의 제조 방법은 반도체기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체 기판의 일부와 연결되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막 상에 상기 스토리지노드콘택과 연결되는 하부전극을 형성하는 단계, 상기 하부전극 표면보다 낮도록 단차져 상기 하부전극의 하부영역을 에워싸는 고립절연막을 형성하는 단계, 상기 고립절연막 상부에 상기 하부전극의 상부 영역을 에워싸는 불순물확산방지막을 형성하는 단계, 상기 하부전극 및 상기 불순물확산방지막 상부에 강유전체막을 형성하는 단계, 및 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 고립절연막을 형성하는 단계는 상기 하부전극을 포함한 층간절연막 상에 제1절연막을 증착하는 단계, 및 상기 하부전극 표면이 드러날때까지 상기 제1절연막을 전면식각하여 상기 고립절연막을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 불순물확산방지막을 형성하는 단계는 상기 고립절연막을 포함한 전면에 제2절연막을 증착하는 단계, 및 상기 하부전극 표면이 드러날때까지 상기 제2절연막을 전면식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 반도체 기판(41)에 소자간 분리를 위한 소자분리막(42)을 형성하여 활성영역을 정의하고, 반도체 기판(41)의 활성영역 내에 트랜지스터의 소스/드레인과 같은 접합영역(43)을 형성한다.
다음으로, 반도체 기판(41) 상부에 층간절연막(44)을 증착 및 평탄화한 후, 콘택마스크(도시 생략)로 층간절연막(44)을 식각하여 접합영역(43)을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
다음으로, 스토리지노드콘택홀에 매립되는 스토리지노드콘택(45)을 형성한다. 스토리지노드콘택(45)은 폴리실리콘플러그(polysilicon-plug), 티타늄실리사이드(Ti-silicide) 및 티타늄나이트라이드(TiN)의 순서로 적층된 구조물로서, 이들의 형성 방법은 생략하기로 한다. 여기서, 티타늄실리사이드는 폴리실리콘플러그와 하부전극간 오믹콘택을 형성해주며, 티타늄나이트라이드는 폴리실리콘플러그와 하부전극간 상호확산을 방지하는 확산방지막이다.
다음으로, 층간절연막(44) 상부에 하부전극이 될 도전막을 증착한 후, 마스크 및 식각 공정을 통해 스토리지노드콘택(45)에 연결되는 하부전극(46)을 형성한다.
이때, 하부전극(46)은 화학기상증착법(CVD), 물리기상증착법(PVD), 원자층증착법(ALD) 및 플라즈마원자층증착법(PEALD) 중에서 선택된 하나의 증착법을 이용하여 증착되며, 백금(Pt), 이리듐(Ir), 루테늄(Ru), 레늄(Re) 및 로듐(Rh) 중에서 선택된 하나이거나 이들의 복합구조물을 이용한다. 예를 들어, 하부전극(46)은 이리듐(Ir), 이리듐산화막(IrO2) 및 백금(Pt)의 순서로 적층된 Pt/IrO2/Ir막이고, 이때, 이리듐(Ir)은 100Å∼3000Å, 이리듐산화막(IrO2)은 10Å∼500Å, 백금(Pt)는 100Å∼5000Å 두께로 형성된다.
도 4b에 도시된 바와 같이, 하부전극(46)을 포함한 층간절연막(44) 상에 고립절연막(47)을 증착한다. 이때, 고립절연막(47)은 보론(B) 또는 인(P) 등의 불순물이 함유된 실리콘산화물을 이용한다. 예를 들어, PSG, BPSG, BSG이다.
도 4c에 도시된 바와 같이, 전면식각을 통해 고립절연막(47)을 식각하여 하부전극(46) 표면을 노출시킨다. 이때, 잔류하는 고립절연막(47)은 하부전극(46) 표면보다 아래로 꺼지는 형태가 되어 이웃한 하부전극(46)간을 고립시킨다. 즉, 하부전극(46)의 하부 영역을 에워싸는 형태가 된다.
도 4d에 도시된 바와 같이, 고립절연막(47) 및 하부전극(46) 상부에 불순물확산방지막(48)을 형성한다. 이때, 불순물확산방지막(48)은 고립절연막(47)과 달리 평탄화를 위한 목적이 아니므로 두껍게 형성할 필요가 없다. 따라서 두께가 얇기 때무에 후속 공정의 전면식각이 용이하다.
예컨대, 불순물확산방지막(48)은 불순물이 함유되지 않은 실리콘산화물 또는 실리콘질화물 및 이들의 복합구조를 이용하는데, 불순물이 함유되지 않은 실리콘산화물은 TEOS 또는 USG이다. 그리고, 불순물확산방지막(48)은 1nm∼100nm 두께로 형성한다.
도 4e에 도시된 바와 같이, 하부전극(46) 표면이 드러날때까지 불순물확산방지막(48)을 전면식각(Blanket etchback)한다. 이때, 잔류하는 불순물확산방지막(48)은 고립절연막(47) 상부에 형성되어 하부전극(46)의 상부영역을 에워싸는 형태가 된다.
도 4f에 도시된 바와 같이, 불순물확산방지막(48)을 포함한 결과물 전면에강유전체막(49)과 상부전극(50)이 될 도전막을 차례로 형성한 후, 상부전극(50)이 될 도전막만을 선택적으로 식각하여 강유전체 캐패시터를 완성한다.
이때, 강유전체막(49)은 화학기상증착법(CVD), 원자층증착법(ALD), 금속유기증착법(MOD) 및 스핀코팅법(Spin coating) 중에서 선택된 하나의 증착법을 이용하여 증착하며, 통상의 SBT, PZT 및 BLT 중에서 선택된 하나이거나 불순물이 첨가되거나 조성 변화된 SBT, PZT, SBTN 및 BLT 중에서 선택된 하나를 이용한다.
강유전체막(49) 형성후, 공지의 기술로서 강유전체막(49)을 결정화시키기 위한 열처리를 진행하며, 하부전극(46)이 매립된 구조상에 강유전체막(49)을 형성하여 상부전극(50) 형성전에 평탄화를 이루므로써 후속 공정과 더불어 평탄한 구조를 용이하게 할 수 있다.
한편, 상부전극(50)은 하부전극(46)으로 적용된 물질을 선택하여 사용할 수 있다.
전술한 바에 따르면, 본 발명은 전면식각을 통해 불순물확산방지막(48)의 손실없이 하부전극(46) 표면을 노출시킬 수 있고, 고립절연막(47) 위에는 모든 경우에 불순물확산방지막(48)이 항상 존재하므로 고립절연막(47)내 불순물의 확산으로 인한 강유전체막의 특성 열화가 없다. 또한, 공정단가가 비싼 화학적기계적연마공정을 피하면서도 불순물확산방지막을 도입할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 양산 가능한 방법으로 고립절연막과 강유전체막 사이에 불순물확산방지막을 삽입하여 하부전극을 에워싸고 있는 고립절연막내 불순물의 확산을 방지하므로써, 강유전체 캐패시터의 강유전 특성 열화를 억제하여 공정상 안정성을 확보함과 동시에 강유전체 메모리 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 공정단가가 비싼 화학적기계적연마 공정을 피할 수 있어 제조비용을 절감할 수 있는 효과가 있다.
Claims (7)
- 반도체기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막을 관통하여 상기 반도체 기판의 일부와 연결되는 스토리지노드콘택을 형성하는 단계;상기 층간절연막 상에 상기 스토리지노드콘택과 연결되는 하부전극을 형성하는 단계;상기 하부전극 표면보다 낮도록 단차져 상기 하부전극의 하부영역을 에워싸는 고립절연막을 형성하는 단계;상기 고립절연막 상부에 상기 하부전극의 상부 영역을 에워싸는 불순물확산방지막을 형성하는 단계;상기 하부전극 및 상기 불순물확산방지막 상부에 강유전체막을 형성하는 단계; 및상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 제조 방법.
- 제1항에 있어서,상기 고립절연막을 형성하는 단계는,상기 하부전극을 포함한 층간절연막 상에 제1절연막을 증착하는 단계; 및상기 하부전극 표면이 드러날때까지 상기 제1절연막을 전면식각하여 상기 고립절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제2항에 있어서,상기 제1절연막은, BPSG, PSG 또는 BSG인 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제1항에 있어서,상기 불순물확산방지막을 형성하는 단계는,상기 고립절연막을 포함한 전면에 제2절연막을 증착하는 단계; 및상기 하부전극 표면이 드러날때까지 상기 제2절연막을 전면식각하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제4항에 있어서,상기 제2절연막은, 불순물이 함유되지 않은 실리콘산화물 또는 실리콘질화물 및 이들의 복합구조를 이용하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
- 제5항에 있어서,상기 불순물이 함유되지 않은 실리콘산화물은, TEOS 또는 USG인 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제4항에 있어서,상기 제2절연막은, 1nm∼100nm 두께로 증착하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0043089A KR100531462B1 (ko) | 2003-06-30 | 2003-06-30 | 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 |
| US10/741,670 US6919212B2 (en) | 2003-06-30 | 2003-12-18 | Method for fabricating ferroelectric random access memory device with merged-top electrode-plateline capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0043089A KR100531462B1 (ko) | 2003-06-30 | 2003-06-30 | 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002043A true KR20050002043A (ko) | 2005-01-07 |
| KR100531462B1 KR100531462B1 (ko) | 2005-11-28 |
Family
ID=33536376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0043089A KR100531462B1 (ko) | 2003-06-30 | 2003-06-30 | 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6919212B2 (ko) |
| KR (1) | KR100531462B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859587B1 (ko) * | 2007-03-07 | 2008-09-23 | 삼성전자주식회사 | 강유전체 기록매체 및 그의 제조 방법과 이를 이용한정보저장장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| TW468253B (en) * | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
| KR20000026967A (ko) * | 1998-10-24 | 2000-05-15 | 김영환 | 반도체 장치의 커패시터 및 그 형성 방법 |
| KR100365766B1 (ko) * | 1998-10-28 | 2003-03-17 | 주식회사 하이닉스반도체 | 강유전체 메모리 제조방법 |
| EP1163698A1 (en) * | 1999-02-16 | 2001-12-19 | Symetrix Corporation | Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material |
| JP3211809B2 (ja) * | 1999-04-23 | 2001-09-25 | ソニー株式会社 | 半導体記憶装置およびその製造方法 |
| US6603161B2 (en) * | 2000-03-10 | 2003-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and method for manufacturing the same |
| US6890768B2 (en) * | 2001-03-09 | 2005-05-10 | Symetrix Corporation | Method of making layered superlattice material with ultra-thin top layer |
| KR100406536B1 (ko) * | 2001-03-28 | 2003-11-20 | 주식회사 하이닉스반도체 | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 |
| JP4428500B2 (ja) * | 2001-07-13 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 容量素子及びその製造方法 |
| US6815223B2 (en) * | 2002-11-22 | 2004-11-09 | Symetrix Corporation | Low thermal budget fabrication of ferroelectric memory using RTP |
| US20040072442A1 (en) * | 2002-10-15 | 2004-04-15 | Francis Gabriel Celii | Low-bias bottom electrode etch for patterning ferroelectric memory elements |
-
2003
- 2003-06-30 KR KR10-2003-0043089A patent/KR100531462B1/ko not_active IP Right Cessation
- 2003-12-18 US US10/741,670 patent/US6919212B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6919212B2 (en) | 2005-07-19 |
| KR100531462B1 (ko) | 2005-11-28 |
| US20040266032A1 (en) | 2004-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7371589B2 (en) | Ferroelectric random access memory capacitor and method for manufacturing the same | |
| KR100449949B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
| US20090001437A1 (en) | Integrated Circuit Devices Including Recessed Conductive Layers and Related Methods | |
| US6773929B2 (en) | Ferroelectric memory device and method for manufacturing the same | |
| KR20030023143A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100399072B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| US6534810B2 (en) | Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor | |
| KR100531462B1 (ko) | 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 | |
| KR100537203B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조방법 | |
| KR100846366B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100465832B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100846368B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| KR100448237B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100846367B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20030057704A (ko) | 강유전체 캐패시터 및 그 제조 방법 | |
| KR100470159B1 (ko) | 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법 | |
| KR100448235B1 (ko) | 강유전체 캐패시터의 제조방법 | |
| KR100972553B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조 방법 | |
| KR100847040B1 (ko) | 반도체 장치와 그 제조 방법 | |
| KR20040008899A (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20050002028A (ko) | 배리어메탈의 산화를 방지하기 위한 하부전극을 구비한강유전체 캐패시터 및 그 제조 방법 | |
| KR20040001869A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20030023142A (ko) | 반도체 소자 제조 방법 | |
| KR20040008638A (ko) | 하부전극이 절연막에 고립된 구조를 갖는 강유전체 메모리소자의 제조방법 | |
| KR20050041185A (ko) | 하부전극이 절연막에 의해 분리된 구조를 갖는강유전체메모리소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |