CN101577226A - 形成接触结构的方法及制造半导体器件的方法 - Google Patents

形成接触结构的方法及制造半导体器件的方法 Download PDF

Info

Publication number
CN101577226A
CN101577226A CNA2009101371296A CN200910137129A CN101577226A CN 101577226 A CN101577226 A CN 101577226A CN A2009101371296 A CNA2009101371296 A CN A2009101371296A CN 200910137129 A CN200910137129 A CN 200910137129A CN 101577226 A CN101577226 A CN 101577226A
Authority
CN
China
Prior art keywords
layer
material layer
metal
contact zone
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101371296A
Other languages
English (en)
Inventor
康大赫
金伶厚
洪昌基
李根泽
李在东
严大弘
韩政男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101577226A publication Critical patent/CN101577226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种形成接触结构的方法及制造半导体器件的方法。绝缘层可以形成在具有接触区的目标体上。绝缘层可以被部分蚀刻以形成暴露接触区的开口。包括硅和氧的材料层可以形成在暴露的接触区上。金属层可以形成在包括硅和氧的材料层上。包括硅和氧的材料层可以与金属层反应从而至少在接触区上形成金属氧硅化物层。导电层可以形成在金属氧硅化物层以填充开口。

Description

形成接触结构的方法及制造半导体器件的方法
技术领域
本发明涉及一种形成接触结构的方法以及制造具有该接触结构的半导体器件的方法。更具体地，示例性实施例涉及一种形成包括金属氧硅化物层(metal oxide silicide layer)的接触结构的方法以及制造具有该接触结构的半导体器件的方法。
背景技术
对于易失性半导体器件或者非易失性半导体器件，金属硅化物层通常形成在衬底的接触区与接触或者插塞之间，从而降低接触或者插塞的电阻。进行硅化工艺之后，金属硅化物层形成在接触区与接触之间，在该硅化工艺中包括在衬底的接触区中的硅与包括在金属层中的金属反应，使得可以降低接触与接触区之间的接触电阻或者界面电阻。
为了在接触区上有效地形成金属硅化物层，进行清洗工艺(cleaningprocess)以从接触区去除自然氧化物膜或者其他绝缘材料，然后金属层形成在清洗的接触区上。
图1是示出用于形成半导体器件中接触的常规工艺的问题的截面图。
参照图1，在形成接触的常规工艺中，在具有接触区(未示出)的衬底1上形成绝缘层3之后，绝缘层3被部分蚀刻以形成暴露衬底1的接触区的接触孔5。
产生在由接触孔5暴露的接触区上的自然氧化物膜(未示出)被去除。自然氧化物膜可以通过使用包括氟化氢(HF)的溶液的清洗工艺从接触区去除。
在包括钛的金属层7形成在接触区、接触孔5的侧壁及绝缘层3上之后，对具有金属层7的衬底1进行硅化工艺，从而在接触区上形成金属硅化物层9。当金属层7包括钛时，金属硅化物层9包括钛硅化物(titanium silicide，TiSix)。
然而，对于形成接触的常规工艺，因为硅化工艺是在从接触区去除自然氧化物膜之后进行，所以金属硅化物层9会不均匀地形成在接触区上。也就是，由于硅化工艺的工艺条件诸如处理温度、处理时间等，金属硅化物层9会不规则地形成或者金属硅化物层9中的颗粒会聚结(agglomerate)。此外，金属硅化物层9会在接触区上不具有期望的厚度，并且在接触区和金属硅化物层9之间也易于产生空隙(void)。具体地，如图1中的部分“I”所示，在硅化工艺期间因为金属层7中的金属及衬底1中的硅的迁移，衬底1和金属硅化物层9之间会易于形成空隙，并且金属硅化物层9不会以一致的厚度适当地形成在接触区上。而且，在金属硅化物层9上会易于产生具有不规则组成的不期望的层11。当接触形成在不规则或聚结的金属硅化物层9上时，接触区与接触之间的界面电阻不能被期望地调整，从而使具有该接触的半导体器件的电性能恶化。
考虑到上述问题，韩国专利公开No.2005-2995公开了一种制造具有双层结构的半导体器件的方法，该双层结构包括自然氧化物膜和钴硅化物层且可以形成在衬底和多晶硅插塞之间而不用去除自然硅化物膜。
发明内容
根据某些示例性实施例，本发明提供了一种形成接触结构的方法。在一些实施例中，接触结构可以在绝缘层形成在具有接触区的目标体(object)上之后设置在具有该接触区的目标体上。绝缘层被部分蚀刻以形成暴露接触区的开口。包括硅和氧的材料层形成在暴露的接触区上。金属层形成在包括硅和氧的材料层上。包括硅和氧的材料层与金属层反应，使得金属氧硅化物层至少形成在接触区上。导电层形成在金属氧硅化物层上以填充开口。
在示例性实施例中，该材料层可以通过化学氧化工艺、热氧化工艺、化学气相沉积(CVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺、残留物处理工艺(residue treatment process)或者原子层沉积(ALD)工艺形成。
在示例性实施例中，包括硅和氧的材料层可以利用包括臭氧的溶液、包括臭氧和氟化氢(HF)的溶液和/或包括过氧化氢(H2O2)的溶液形成。
在一个示例性实施例中，包括硅和氧的材料层可以通过将具有约10ppm到约50ppm的臭氧浓度的溶液提供到目标体上约5秒到约200秒而形成。
在另一个示例性实施例中，包括硅和氧的材料层可以通过将包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约50∶1到约1000∶1)以及具有约10ppm到约50ppm的臭氧浓度的溶液提供到目标体上约5秒到约600秒而形成。
在另一个示例性实施例中，包括硅和氧的材料层可以通过将包括过氧化氢(H2O2)的溶液提供到目标体上约10秒到约600秒而形成。
在另一个示例性实施例中，包括硅和氧的材料层可以通过在包括约50到约90重量百分比的氧气的气氛下对目标体进行约10秒到约60秒的热处理而形成。
在另一个示例性实施例中，包括硅和氧的材料层可以通过在包括氧气的气氛下将包括氟(F)的气体提供到目标体上而形成。
在示例性实施例中，包括硅和氧的材料层可以包括氧化硅、氮氧化硅(silicon oxynitride)或者硅锗氧化物(silicon-germanium oxide)。
在示例性实施例中，金属层可以包括钛(Ti)、镍(Ni)、钴(Co)、铂(Pt)、铬(Cr)、铱(Ir)、钨(W)、钽(Ta)、铪(Hf)、钌(Ru)、锆(Zr)等。这些材料可以单独使用或者使用其混合物。
在示例性实施例中，金属氧硅化物层可以附加地形成在开口的侧壁上。
在示例性实施例中，金属氧硅化物层可以具有包括氧、硅和金属的三元组成(ternary composition)。例如，金属氧硅化物层可以具有下面的化学式所表示的组成：
MOxSiy
其中M表示金属。
在示例性实施例中，金属氧硅化物层中的金属可以包括钛(Ti)、镍(Ni)、钴(Co)、铂(Pt)、铬(Cr)、铱(Ir)、钨(W)、钽(Ta)、铪(Hf)、钌(Ru)、锆(Zr)等。这些材料可以单独使用或者使用其混合物。
在示例性实施例中，在形成金属氧硅化物层之前，扩散阻挡层(diffusionbarrier layer)可以形成在金属层上。
根据示例性实施例的另一个方面，本发明提供一种制造半导体器件的方法。在制造半导体器件的方法中，栅极结构形成在衬底上。栅极结构包括栅极绝缘层和栅极电极。接触区形成在衬底的邻近栅极结构的上部处。包括硅和氧的材料层形成在接触区上。金属层形成在材料层和栅极电极上。材料层和栅极电极与金属层反应，从而分别在接触区上形成金属氧硅化物层、在栅极电极上形成金属硅化物层。具有开口的绝缘层形成在衬底上以覆盖栅极结构。开口暴露金属氧硅化物层。导电层形成在金属氧硅化物层上以填充开口。
在示例性实施例中，材料层可以包括氧化硅、硅锗氧化物或者氮氧化硅。
在示例性实施例中，金属氧硅化物层可以具有MOxSiy的组成，金属硅化物层可以具有MSiz的组成。
根据示例性实施例的另一个方面，本发明提供一种制造半导体器件的方法。在制造半导体器件的方法中，栅极结构形成在衬底上。每个栅极结构包括栅极绝缘层和栅极电极。接触区形成在衬底的邻近栅极结构的上部处。绝缘层形成在衬底上以覆盖栅极结构。绝缘层被部分蚀刻以形成暴露接触区的开口。包括硅和氧的材料层形成在暴露的接触区上。金属层形成在材料层、开口的侧壁以及绝缘层上。材料层与金属层反应从而至少在接触区上形成金属氧硅化物层。导电层形成在金属氧硅化物层上以填充开口。
在示例性实施例中，材料层可以附加地形成在开口的侧壁上。
在示例性实施例中，在形成金属氧硅化物层之前，扩散阻挡层可以形成在金属层上。
根据示例性实施例，包括硅和氧的材料层可以形成在目标体上或者衬底的接触区上。因为可以在金属层形成在包括硅和氧的材料层上之后进行硅化工艺，所以具有包括氧、硅和金属的三元组成的金属氧硅化物层可以均匀地设置。
在某些示例性实施例中，接触结构可以通过在衬底上形成暴露接触区的开口、通过在暴露的接触区上形成包括硅和氧的材料层、通过在材料层上形成金属层以及通过使金属层和材料层反应而直接在接触区上形成金属氧硅化物层来形成。
在某些示例性实施例中，当在接触区上形成材料层时，接触区可以没有自然氧化物膜。
附图说明
通过以下的结合附图的详细说明，示例性实施例将被更清楚地理解。图1到12B示出了这里所述的非限制性的示例性实施例。
图1是示出用于形成半导体器件中接触的常规工艺的问题的截面图；
图2A到2E是示出根据示例性实施例形成接触结构的方法的截面图；
图3是示出利用能量色散谱(EDS)测得的形成在接触区上的常规钛硅化物层的组成的曲线图；
图4是示出根据示例性实施例的接触结构中的钛氧硅化物层的组成的曲线图；
图5是示出根据示例和比较例的接触结构的接触电阻的曲线图；
图6是示出利用二次离子质谱法(SIMS)测量的根据示例和比较例的接触结构中的成分含量的曲线图；
图7是示出根据示例和比较例的接触结构中的成分含量的曲线图；
图8是示出根据示例的接触结构中的金属氧硅化物层的厚度及根据比较例的接触结构中的金属硅化物层的厚度的曲线图；
图9A到9E是示出包括根据示例性实施例的接触结构的半导体器件的制造方法的截面图；
图10A到10E是示出包括根据其他示例性实施例的接触结构的半导体器件的制造方法的截面图；
图11A到11B是示出包括根据示例性实施例的接触结构的DRAM器件的制造方法的截面图；
图12A到12B是示出包括根据示例性实施例的接触结构的PRAM器件的制造方法的截面图。
具体实施方式
在下文将参照附图对各种示例性实施例进行更充分的描述，附图中示出了一些示例性实施例。然而，本发明可以以多种不同的形式实施并且不应被解释为限于在此阐明的示例性实施例。相反，提供这些示例性实施例是为了使本公开彻底和完整，并且将本发明的范围充分传达给本领域技术人员。附图中，为了清晰起见，层和区域的尺寸以及相对尺寸可以被夸大。
应当理解，当称一元件或层“在”另一元件或层“上”、“连接到”或者“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或者直接耦接到另一元件或层，或者可以存在插入的元件或层。相反，当称一元件“直接在”另一元件或层“上”、“直接连接到”或者“直接耦接到”另一元件或层时，不存在插入的元件或层。相同的附图标记通篇指代相同的元件。如这里所使用的，术语“和/或”包括一个或者多个相关所列项目的任何及所有组合。
应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件、部件、区域、层和/部分，但是这些元件、部件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组分、区域、层或者部分与另一个区域、层或部分区别开。因此，下面讨论的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分，而不脱离本发明的教导。
空间相对术语，例如“在...下方”、“在...之下”、“下面”、“在...上方”和“上面”等，在此可用于方便描述，来描述如图所示的一个元件或者特征相对于另一个元件(多个元件)或者特征(多个特征)的关系。应当理解，除了附图中所示的取向之外，空间相对术语旨在涵盖器件在使用或者操作中的不同取向。例如，如果附图中的器件被倒置，则被描述为“在”其它元件或者特征“之下”或者“下方”的元件会取向为“在”其它元件或者特征的“上方”。因此，示范性术语“在...之下”就能够包含之上和之下两种取向。器件还可以采取其他取向(旋转90度或者其他取向)，此处所用的空间相对性描述符做相应解释。
这里采用的术语仅为了描述特定的示范性实施例，并非要限制本发明。正如这里所使用的，除非上下文另有明确表述，否则单数形式“一(a、an)”和“该(the)”均同时旨在包括复数形式。还应当理解，术语“包括(comprises)”和/或“包括(comprising)”，当在本说明书中使用时，是指所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或者多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。
这里，参照截面图来描述示例性实施例，这些截面图为本发明理想化示例性实施例(和中间结构)的示意图。因而，例如，由制造技术和/或公差引起的插图形状的变化是可能发生的。因此，本发明的示例性实施例不应解释为限于在此所示区域的特定形状，而是包括由例如制造引起的形状偏差在内。例如，图示为矩形的注入区域典型地将具有圆形或者弯曲的特征和/或在其边缘上的注入浓度梯度，而非从注入区域到非注入区域的二元改变。同样，通过注入形成的埋入区域会导致在埋入区域与进行注入的表面之间的区域中的某些注入。因此，附图中所示区域本质上是示意性的，并且它们的形状不旨在示出器件区域的实际形状，并且不旨在限制本发明的范围。
除非另有定义，此处使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的相同的含义。还应当理解，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化或者过度形式化的意义。
图2A到2E是示出根据示例性实施例形成接触结构的方法的截面图。
参照图2A，接触区103形成在目标体100的上部之后，绝缘层106形成在目标体100上。在示例性实施例中，诸如晶体管的开关器件(未示出)可以设置在目标体100上。
目标体100可以包括半导体衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、单晶金属氧化物衬底等。可选地，目标体100可以包括其上具有半导体层的陶瓷衬底或者玻璃衬底。在示例性实施例中，目标体100可以包括含硅的衬底，例如硅衬底、硅锗衬底等。
接触区103可以通过注入杂质到目标体100而形成。接触区103可以用作晶体管的源/漏区。例如，接触区103可以通过离子注入工艺形成。
绝缘层106可以使用氧化物、氮化物、氮氧化物等形成在目标体100上。在示例性实施例中，绝缘层106可以包括氧化硅、氮化硅、氮氧化硅等。例如，绝缘层106可以使用非掺杂硅酸盐玻璃(USG)、旋涂玻璃(SOG，spinon glass)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼-磷硅酸盐玻璃(BPSG)、流动氧化物(FOX，flowable oxide)、四乙氧基硅烷(tetraethylorthosilicate，TEOS)、等离子体增强TEOS(PE-TEOS)、Tonen的硅氮烷(Tonen silazane，TOSZ)、高密度等离子体化学气相沉积(HDP-CVD)氧化物等来形成。这些可以单独使用或者可以结合使用。此外，绝缘层106可以通过旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺等形成。
在示例性实施例中，绝缘层106可以具有多层结构，该多层结构可以包括顺次形成在目标体100上的氧化物膜、氮化物膜和/或氮氧化物膜。
现在参照图2A，绝缘层106被部分蚀刻以形成穿过绝缘层106的开口109。开口109可以暴露目标体100的接触区103。开口109可以通过干法蚀刻工艺利用光致抗蚀剂图案(未示出)或者硬掩模图案(未示出)作为蚀刻掩模而形成。可选地，开口109可以通过湿法蚀刻工艺来形成。在示例性实施例中，开口109可以具有实质上比其下部宽的上部。也就是，开口109可以具有相对于目标体100倾斜的侧壁。
材料层112形成在由开口109暴露的接触区103上。材料层112可以包括硅和氧。材料层112可以通过化学氧化工艺、热氧化工艺、CVD工艺、PECVD工艺、HDP-CVD工艺、原子层沉积(ALD)工艺等形成。例如，材料层112可以利用氧化硅、硅锗氧化物、氮氧化硅等形成。
材料层112的厚度可以根据随后形成的金属层115(见图2B)的厚度以及硅化工艺的工艺条件(例如处理温度、处理时间等)而改变。例如，材料层112可以基于接触区103的上表面具有约到约
Figure A20091013712900122
的厚度。在示例性实施例中，材料层112可以具有最大厚度以确保通过材料层112与金属层115的完全反应使金属氧硅化物121具有金属-氧-硅的三元组成。也就是，包括硅和氧的材料层112可以具有可变的厚度，在此厚度中材料层112中的硅原子和氧原子与金属层115中的金属原子可以形成金属、氧和硅的三元组成。
在示例性实施例中，具有期望厚度的材料层112可以通过利用包括臭氧的溶液、包括臭氧和氟化氢(HF)的溶液、包括过氧化氢(H2O2)的溶液等的化学氧化工艺均匀地形成在接触区103上。这些溶液可以单独使用或者结合使用。
在示例性实施例中，通过在晶体管的栅极电极形成之后进行残余物处理工艺，材料层112可以形成在接触区103上。例如，在包括氧气的气氛下利用包括氟(F)的气体或者通过提供标准清洗(SCI)溶液对目标体100实施残余物处理工艺的同时可以形成材料层112。这里，材料层112可以具有从接触区103的上表面测量的在约
Figure A20091013712900123
以下的厚度。
当利用包括臭氧的溶液形成材料层112时，材料层112可以通过将具有约10ppm到约50ppm的臭氧浓度的溶液提供到目标体100约5秒到约200秒而形成。
当使用包括臭氧和氟化氢的溶液形成材料层112时，材料层112可以通过将包括稀释的氢氟酸的水溶液(其中H2O和HF之间的体积比是约50∶1到约1000∶1)以及臭氧浓度为约10ppm到约50ppm的水溶液提供到目标体100约5秒到约600秒而形成。可选地，材料层112可以通过将包括过氧化氢的水溶液提供到目标体100上约10秒到约600秒而形成。
在其他示例性实施例中，材料层112可以通过在包括氧气(O2)的气氛下对具有接触区103的目标体进行热氧化工艺约10秒到约60秒而形成。当材料层112的氧含量为约50重量百分比到约90重量百分比时，材料层112可以具有期望的特性。可选地，材料层112可以通过使用氧等离子体的灰化工艺形成在接触区103上。
参照图2B，金属层115形成在材料层112、开口109的侧壁以及绝缘层106上。金属层115可以沿材料层112、开口109和绝缘层106的轮廓共形地形成。金属层115可以使用钛(Ti)、镍(Ni)、钴(Co)、铂(Pt)、铬(Cr)、铱(Ir)、钨(W)、钽(Ta)、铪(Hf)、钌(Ru)、锆(Zr)等形成。这些材料可以单独使用或者可以使用其混合物。金属层115可以通过ALD工艺、溅射工艺、CVD工艺、脉冲激光沉积(PLD)工艺、蒸发工艺、电镀工艺等形成在材料层112上。
扩散阻挡层118形成在金属层115上。扩散阻挡层118可以防止在后续工艺中金属从金属氧硅化物层121(见图2C)的扩散。扩散阻挡层118可以通过ALD工艺、溅射工艺、CVD工艺、PLD工艺、蒸发工艺、电镀工艺等形成。例如，扩散阻挡层118可以使用氮化钛(TiNx)、氮化钨(WNx)、氮化镍(NiNx)、氮化钽(TaNx)、氮化铪(HfNx)等形成。这些可以单独使用或者使用其混合物。
在某些示例性实施例中，根据金属层115的组成以及硅化工艺的工艺条件可以省略扩散阻挡层118。
参照图2C，对材料层112和金属层115进行硅化工艺，使得材料层112和金属层115转变成金属氧硅化物层121。也就是，可以对具有材料层112和金属层115的目标体100进行热处理工艺以在接触区103和扩散阻挡层118之间形成金属氧硅化物层121。金属氧硅化物层121可以具有由化学式MOxSiy表示的金属、氧和硅的三元组成，其中M代表金属例如钛、镍、钴、铂、铬、铱、钨、钽、铪、钌、锆等。
在示例性实施例中，金属氧硅化物层121可以通过快速热处理(RTP)形成。例如，可以在约400℃到约600℃的温度进行RTP约10秒到约60秒。
在某些示例性实施例中，当绝缘层106包括氧化硅时，在硅化工艺中，金属层115可以与绝缘层106以及材料层112都反应。从而，金属氧硅化物层121可以在绝缘层106和扩散阻挡层118之间形成。也就是，材料层112和金属层115可以整个变成金属氧硅化物层121。
当绝缘层106不包括硅和氧时，金属氧硅化物层121可以仅形成在接触区103上。具体地，当金属层115与材料层112反应时，仅金属层115在接触区103上方的部分可以与材料层112反应从而形成金属氧硅化物层121。
参照图2D，导电层124形成在扩散阻挡层118上以填充开口109。导电层124可以使用多晶硅、金属和/或金属化合物形成。例如，导电层124可以使用掺有杂质的多晶硅、钨(W)、钛(Ti)、钽(Ta)、铝(Al)、铜(Cu)、氮化钨、氮化钛、氮化铝、氮化钛铝等形成。这些可以单独使用或者使用其混合物。此外，导电层124可以通过ALD工艺、溅射工艺、CVD工艺、PLD工艺、蒸发工艺、电镀工艺等形成在扩散阻挡层118上。
当扩散阻挡层118设置在金属氧硅化物层121上时，在形成导电层124的工艺或者形成晶体管的其他后续工艺中，可以有效防止来自金属氧硅化物层121的金属原子的扩散。
参照图2E，导电层124、扩散阻挡层118以及金属氧硅化物层121被部分蚀刻直到暴露绝缘层。从而，填充开口109的接触结构140形成在接触区103上。接触结构140包括顺次形成在接触区103上的金属氧硅化物层图案121、扩散阻挡层图案119以及导电层图案125。例如，接触结构140可以通过化学机械抛光(CMP)工艺和/或回蚀(etch-back)工艺形成。
正如本发明的发明人所注意到的，在韩国专利公开No.2005-2995的方法中，钴硅化物层通过使钴层与具有很薄厚度的不规则自然氧化物膜反应来形成，使得钴硅化物层不会具有均匀的厚度而具有不规则的组成。因此，接触区和接触之间的界面电阻不能得到适当的控制，从而也使具有钴硅化物层的半导体器件的电性能恶化，该钴硅化物层不能确保期望的密度和电性能。从而，在示例性实施例中，材料层112可以形成为包括硅和氧(如这里所述)以促进形成更均匀的材料层112，使得当材料层112的硅化发生时，金属氧硅化物层121可以具有改善的密度和电性能。
图3是示出利用能量色散谱(EDS)测得的形成在接触区上的常规钛硅化物层的组成的曲线图。图4是示出根据示例性实施例的接触结构中的钛氧硅化物层的组成的曲线图。
参照图3，常规钛硅化物层可以基本上不包括氧，从而常规钛硅化物层不会具有氧-硅-钛的三元组成。然而，如图4所示，存在于根据示例性实施例的钛氧硅化物层中的氧和钛具有基本上相似的量，从而钛氧硅化物层具有由化学式TiOxSiy表示的氧-硅-钛的三元组成。因此，根据示例性实施例的金属氧硅化物层可以具有改善的密度和热稳定性，并且与常规金属硅化物层相比可以提供增强的电性能。
当常规工艺中在去除存在于硅化物层上的自然氧化物膜之后进行硅化工艺时，金属硅化物层的颗粒会在衬底上聚结。然而，当在衬底上形成包括硅和氧的材料层之后进行硅化工艺时，金属氧硅化物层不会在衬底上聚结。
同时，当常规工艺中在去除存在于硅化物-锗层上的自然氧化物膜之后进行硅化工艺时，金属硅化物层的颗粒可以在衬底上比较地聚结。然而，当在衬底上形成包括硅和氧的材料层之后进行硅化工艺时，可以显著地降低在硅锗衬底上金属氧硅化物层中颗粒的聚结。
根据示例性实施例，包括硅和氧的材料层形成在目标体的接触区上，然后进行硅化工艺。因此，具有氧-硅-金属的三元组成的金属氧硅化物层可以以期望的厚度均匀地形成在接触区与接触或者插塞之间。这里，氧可以均匀地存在于金属氧硅化物层中，使得可以有效地防止金属氧硅化物层的聚结。当接触结构包括金属氧硅化物层时，该接触结构与接触或者插塞之间的界面电阻可以被适当地控制。
在下文中，将描述根据各种示例和比较例的接触结构的特性。
示例1
在衬底上形成接触区之后，绝缘层形成在衬底上。暴露接触区的开口穿过绝缘层形成，然后通过将包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约1000∶1)以及具有约15ppm的臭氧浓度的水溶液提供到衬底的接触区上约90秒，氧化硅层形成在接触区上。
在钛层形成在氧化硅层上之后，钛氧硅化物层通过进行硅化工艺而形成在衬底上，在硅化工艺中氧化硅层与钛层反应。
示例2
在接触区形成在衬底上之后，绝缘层形成在衬底上。暴露接触区的开口穿过绝缘层形成之后，通过将具有约25ppm的臭氧浓度的水溶液提供到接触区上约150秒，氧化硅层形成在接触区上。
在钛层形成在氧化硅层上，然后钛氧硅化物层通过进行硅化工艺而形成在衬底上，在硅化工艺中氧化硅层与钛层反应。
示例3
除了通过将具有约35ppm的臭氧浓度的水溶液提供到衬底的接触区上约80秒而在接触区上形成氧化硅层之外，钛氧硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底上。
示例4
除了通过将包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约200∶1)以及具有约30ppm的臭氧浓度的水溶液提供到衬底的接触区上约120秒而在接触区上形成氧化硅层之外，钛氧硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底上。
示例5
除了通过将具有约45ppm的臭氧浓度的水溶液提供到衬底的接触区上约150秒而在接触区上形成氧化硅层之外，钛氧硅化物层通过与示例1基本相同或者基本相似的工艺形成在具有接触区的衬底上。
示例6
除了通过将包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约500∶1)以及具有约10ppm的臭氧浓度的水溶液提供到接触区上约300秒而在接触区上形成氧化硅层之外，钛氧硅化物层通过与示例1基本相同或者基本相似的工艺形成在具有接触区的衬底上。
比较例1
在具有接触区的衬底上形成绝缘层之后，暴露接触区的开口穿过绝缘层形成。由开口暴露的自然氧化物膜使用包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约200∶1)约40秒来去除。然后，钛硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底的接触区上。
比较例2
除了使用包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约300∶1)约60秒来去除接触区上的自然氧化物膜之外，钛硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底的接触区上。
比较例3
除了使用包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约1000∶1)约120秒来去除接触区上的自然氧化物膜之外，钛硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底的接触区上。
比较例4
除了通过提供包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约800∶1)约120秒来去除接触区上的自然氧化物膜之外，钛硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底的接触区上。
比较例5
除了通过提供包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约500∶1)约60秒来去除接触区上的自然氧化物膜之外，钛硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底的接触区上。
比较例6
除了通过提供包括稀释的氢氟酸的水溶液(其中H2O和HF的体积比为约600∶1)约80秒来去除接触区上的自然氧化物膜之外，钛硅化物层通过与示例1基本相同或者基本相似的工艺形成在衬底的接触区上。
对于示例1到示例6，氧化硅层通过各种工艺形成在接触区上。当在形成氧化硅层之后进行硅化工艺时，钛氧硅化物层均匀地形成在接触区上。然而，当氧化硅层使用包括稀释的氢氟酸的水溶液以及包括臭氧的水溶液来形成时，一些钛氧硅化物层以相对薄的厚度形成。在比较例1到比较例6中，当在使用包括稀释的氢氟酸的水溶液去除接触区上的自然氧化物膜之后进行硅化工艺时，钛硅化物层不均匀地形成在接触区上并且钛硅化物层中的颗粒会在接触区上聚结。
图5是示出根据示例和比较例的接触结构的接触电阻的曲线图。在图5中，“II”表示根据比较例1到6去除自然氧化物膜之后形成的钛硅化物层，“III”指示在根据示例1、4和6使用包括稀释的氢氟酸的水溶液以及包括臭氧的水溶液形成氧化硅层之后形成的钛氧硅化物层。此外，“IV”表示在根据示例2、3和5使用包括臭氧的水溶液形成氧化硅层之后形成的钛氧硅化物层。
如图5所示，包括钛氧硅化物层的接触结构的接触电阻与包括钛硅化物层的接触结构的接触电阻相比大大降低到小于或者基本等于初始电阻的约70％，其中钛氧硅化物层通过使用包括氢氟酸和臭氧的水溶液或者包括臭氧的水溶液在接触区上形成氧化硅层之后进行硅化工艺而形成，钛硅化物层在去除自然氧化物膜之后形成。
图6是示出利用二次离子质谱(SIMS)测得的根据示例和比较例的接触结构中的成分含量的曲线图。在图6中，“VI”代表根据示例1的包括钛氧硅化物层的第一接触结构中的硅含量，该钛氧硅化物层是通过在使用包括稀释的氢氟酸的水溶液以及包括臭氧的水溶液在接触区上形成氧化硅层之后进行硅化工艺而形成的。此外，“VII”代表第一接触结构中的钛氮化物含量，“VIII”代表第一接触结构中的氧含量。此外，“IX”表示根据比较例1的包括钛硅化物的第二接触结构中的氧含量，该钛硅化物通过在使用包括稀释的氢氟酸的水溶液去除自然氧化物膜之后进行硅化工艺而形成。此外，“X”表示根据示例5的包括钛氧硅化物层的第三接触结构中的硅含量，该钛氧硅化物层通过使用包括臭氧的水溶液在接触区上形成氧化硅层之后进行硅化工艺而形成。
参照图6，在第一接触结构到第三接触结构中，在钛氧硅化物层和硅衬底的界面之间，氧含量基本相似。然而，当使用包括臭氧的水溶液形成钛氧硅化物层时，氧含量是足够的使得钛氧硅化物层可以具有相对厚的厚度。当采用包括臭氧的水溶液时，氧含量从钛氧硅化物层向钛氮化物层增加。因此，氧可以在钛氮化物层与钛氧硅化物层之间的界面处扩散并消失。此外，硅含量从钛氧硅化物层向衬底或者钛氮化物层增加。
图7是示出使用X射线衍射(XRD)测得的根据示例和比较例的接触结构中的成分含量的曲线图。在图7中，“XI”表示根据示例3的包括钛氧硅化物层的接触结构中的成分含量，该钛氧硅化物层通过在使用包括臭氧的水溶液在接触区上形成氧化硅层之后进行硅化工艺而形成。此外，“XII”表示根据比较例5的包括钛硅化物层的接触结构中的成分含量，该钛硅化物层通过在利用包括氢氟酸的水溶液去除自然氧化物膜之后进行硅化工艺而形成。
如图7中所示，当氧化硅层通过化学氧化工艺形成时，钛氧硅化物相可以占优势而钛相可以相对较小，因为钛没有反应。当从接触区去除自然氧化物膜之后，钛硅化物的含量与未反应的钛的含量基本相似。因此，化学氧化工艺可以加速钛氧硅化物的生长。
图8是示出根据示例的接触结构中金属氧硅化物层的厚度以及根据比较例的接触结构中的金属硅化物层的厚度。在图8中，“XIII”表示根据比较例1的接触结构中的钛硅化物层的厚度，该钛硅化物层通过使用包括氢氟酸的水溶液去除自然氧化物膜之后进行硅化工艺而形成。此外，“XIV”表示根据示例6的接触结构中的钛氧硅化物的厚度，该钛氧硅化物通过在接触区上使用包括氢氟酸和臭氧的水溶液约300秒来形成硅氧化层之后进行硅化工艺而获得。“XV”表示根据示例1形成的接触结构中的钛氧硅化物层的厚度，该钛氧硅化物层通过对接触区使用包括氢氟酸和臭氧的水溶液约90秒形成氧化硅层之后进行硅化工艺而形成。此外，“XVI”表示根据示例5形成的接触结构中的钛氧硅化物层的厚度，该钛氧硅化物层是在对接触区使用包括臭氧的水溶液约60秒形成氧化硅层之后进行硅化工艺而形成。
参照图8，钛层与去除自然氧化物膜之后形成的钛硅化物层之间的厚度比为约1.0∶1.2。然而，当施加通过化学氧化工艺形成的氧化硅层时，该厚度比可以相当大地增加到约1.0∶1.8。因此，当钛氧硅化物层通过化学氧化工艺形成时，接触结构可以包括具有期望厚度的钛氧硅化物层。
图9A到9E是示出包括根据示例性实施例的接触结构的半导体器件的制造方法的截面图。
参照图9，隔离层203被形成以在半导体衬底200(例如硅衬底、锗衬底或者硅锗衬底等)上定义有源区和场区。隔离层203可以通过隔离工艺(例如浅沟槽隔离(STI)工艺)形成。例如，隔离层203可以使用硅氧化物诸如USG、SOG、FOX、TOSZ、TEOS、PE-TEOS、HDP-CVD氧化物等形成。
栅极绝缘层图案205和栅极电极208相继形成在半导体衬底200的有源区上。在示例性实施例中，在具有有源区的衬底200上形成栅极绝缘层和栅极导电层之后，栅极绝缘层图案205和栅极电极208可以通过相继图案化栅极绝缘层和栅极导电层而形成。
栅极绝缘层图案205可以使用氧化物或者金属氧化物来形成，栅极电极208可以使用多晶硅、金属和/或金属化合物形成。例如，栅极绝缘层图案205可以包括氧化硅、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钽(TaOx)、氧化铝(AlOx)、氧化钛(TiOx)等。此外，栅极电极208可以包括掺有杂质的多晶硅、钨、钛、钽、铝、铜、氮化钨、氮化钛、氮化铝等。这些可以单独使用或者使用其混合物。
在示例性实施例中，第一材料层220、第二材料层221以及第三材料层222形成在衬底200及栅极电极208上。第一材料层220、第二材料层221以及第三材料层222中的每个可以包括硅和氧。此外，第一材料层220、第二材料层221以及第三材料层222中的每个可以通过残余物处理工艺形成。例如，第一材料层220、第二材料层221以及第三材料层222可以在形成包括多晶硅的栅极电极208之后对衬底200实施残余物处理工艺的同时形成，该残余物处理工艺通过在包括氧的气氛下提供含有氟化氢的气体或者通过提供SCI溶液而实施。
通过在衬底200上形成覆盖栅极电极208的间隔物形成层之后蚀刻该间隔物形成层，栅极间隔物211形成在栅极电极208和栅极绝缘层图案205的侧壁上。栅极间隔物211可以通过各向异性蚀刻工艺形成。栅极间隔物211可以包括氮化物和/或氮氧化物。例如，栅极间隔物211可以利用氮化硅、氮氧化硅、氮氧化钛等形成。
参照图9B，第一杂质区214和第二杂质区217形成在衬底200的邻近栅极电极208的部分处。第一杂质区214和第二杂质区217可以通过将杂质注入到衬底200的该部分中而形成。例如，第一杂质区214和第二杂质区217可以通过离子注入工艺使用栅极电极208作为注入掩模而形成。第一杂质区214和第二杂质区217可以用作晶体管的源极/漏极区。
在某些示例性实施例中，包括硅和氧的第一材料层220和第二材料层221可以分别形成在第一杂质区214和第二杂质区217上。当栅极电极208包括硅时，包括硅和氧的第三材料层222可以形成在栅极电极208上。例如，包括硅和氧的第一材料层220、第二材料层221以及第三材料层222可以通过化学氧化工艺、热氧化工艺、CVD工艺、PECVD工艺、HDP-CVD工艺、ALD工艺等形成。
如上所述，第一材料层220、第二材料层221以及第三材料层222还可以通过残余物处理工艺形成。第一材料层220、第二材料层221以及第三材料层222的形成工艺可以与参照图2A描述的工艺基本相同或者基本相似。
具有均匀厚度的金属层223形成在第一材料层220、第二材料层221、第三材料层222以及栅极间隔物211上。例如，金属层223可以使用钛(Ti)、镍(Ni)、钴(Co)、铂(Pt)、铬(Cr)、铱(Ir)、钨(W)、钽(Ta)、铪(Hf)、钌(Ru)、锆(Zr)等形成。这些可以单独使用或者可以结合使用。此外，金属层223可以通过ALD工艺、溅射工艺、CVD工艺、PLD工艺、蒸发工艺、电镀工艺等形成。
参照图9C，第一金属氧硅化物图案226、第二金属氧硅化物图案227以及第三金属氧硅化物图案228可以通过硅化工艺形成在金属层223与第一到第三材料层220、221及222之间。第一金属氧硅化物图案226、第二金属氧硅化物图案227以及第三金属氧硅化物图案228分别位于第一杂质区214、第二杂质区217及栅极电极208上。在示例性实施例中，金属层223的未反应部分可以在形成第一金属氧硅化物图案226、第二金属氧硅化物图案227以及第三金属氧硅化物图案228之后被去除。第一金属氧硅化物图案226、第二金属氧硅化物图案227以及第三金属氧硅化物图案228可以通过与参照图2C描述的工艺基本相同或者基本相似的工艺来获得。
第一金属氧硅化物图案226、第二金属氧硅化物图案227以及第三金属氧硅化物图案228中的每个可以具有由化学式MOxSiy表示的三元组成。因此，第三金属氧硅化物图案228可以降低栅极电极208的接触电阻。在示例性实施例中，第三金属氧硅化物图案228可以与第一金属氧硅化物图案226和第二金属氧硅化物图案227同时形成。
当栅极电极208包括硅时，包括硅和氧的第三材料层222可以不形成在栅极电极208上。这时，当进行硅化工艺时，第一金属氧硅化物图案226和第二金属氧硅化物图案227可以分别形成在第一杂质区214和第二杂质区217上。然而，金属硅化物图案(未示出)可以替代第三金属氧硅化物图案228形成在栅极电极208上。此时，栅极电极208上的金属硅化物层图案可以具有由没有氧的化学式MSiz表示的组成。
参照图9D，绝缘层229形成在衬底200上以覆盖第一金属氧硅化物图案226、第二金属氧硅化物图案227以及第三金属氧硅化物图案228。绝缘层229可以使用硅氧化物例如PBSG、PSG、BSG、SOG、USG、FOX、TEOS、TOSZ、PE-TEOS、HDP-CVD氧化物等形成。此外，绝缘层229可以通过CVD工艺、旋涂工艺、PECVD工艺、HDP-CVD工艺等形成。
第一开口和第二开口(未示出)通过部分蚀刻绝缘层229而形成。第一开口和第二开口分别暴露第一金属氧硅化物图案226和第二金属氧硅化物图案227。第一开口和第二开口可以通过使用光致抗蚀剂图案或者硬掩模图案作为蚀刻掩模的各向异性蚀刻工艺形成。第一开口和第二开口中的每个可以相对于衬底200具有倾斜的侧壁。
导电层232形成在第一金属氧硅化物图案226、第二金属氧硅化物图案227及绝缘层229上以填充第一开口和第二开口。导电层232可以通过ALD工艺、溅射工艺、CVD工艺、PLD工艺、蒸发工艺、电镀工艺等使用多晶硅、金属和/或金属化合物形成。例如，导电层232可以包括钨、氮化钨、钨硅化物、钛、氮化钛、钛硅化物、镍、钴硅化物、铂、铬、铱、钽、氮化钽、铜、铝、氮化铝等。这些可以单独使用或者结合使用。
参照图9E，第一接触结构和第二接触结构通过部分去除导电层232直到暴露绝缘层229而形成。第一接触结构和第二接触结构可以通过CMP工艺和/或回蚀工艺形成。
填充第一开口的第一接触结构可以与第一杂质区214接触。第一接触结构包括第一金属氧硅化物图案226和第一导电图案233。填充第二开口的第二接触结构可以接触第二杂质区217。第二接触结构包括第二金属氧硅化物图案227和第二导电层图案234。第一导电层图案233和第二导电层图案234通过部分蚀刻导电层232获得。
图10A到10E是示出包括根据其他示例性实施例的接触结构的半导体器件的制造方法的截面图。
参照图10A，在隔离层253形成在衬底250上之后，栅极结构形成在衬底250的有源区上。栅极结构包括相继形成在衬底250上的栅极绝缘层图案256、栅极电极259以及栅极掩模262。
栅极间隔物265设置在栅极结构的侧壁上。隔离层253、栅极绝缘层图案256、栅极电极259以及栅极间隔物265可以通过与参照图9A所描述的工艺基本相同或者基本相似的工艺形成。
栅极掩模262可以使用相对于栅极电极259具有蚀刻选择性的材料形成。例如，栅极掩模262可以使用氮化硅或者氮氧化硅形成。
第一杂质区268和第二杂质区271通过将杂质掺入衬底250的邻近栅极结构的部分中而形成。第一杂质区268和第二杂质区271可以通过与参照图9B所描述的工艺基本相同或基本相似的工艺形成。第一杂质区268和第二杂质区271中的每个可以用作晶体管的源极/漏极区。
参照图10B，在衬底250上形成绝缘层274以覆盖栅极结构之后，第一开口277和第二开口278通过部分蚀刻绝缘层274形成。第一开口277和第二开口278分别暴露第一杂质区268和第二杂质区271。绝缘层274可以使用氧化硅形成，第一开口277和第二开口278可以通过光刻工艺形成。
在示例性实施例中，第一材料层281和第二材料层282分别形成在暴露的第一杂质区268和暴露的第二杂质区271上。包括硅和氧的第一材料层281和第二材料层282中的每个可以通过与参照图2A或者图9B所描述的工艺基本相同或者基本相似的工艺形成。
参照图10C，金属层284形成在第一材料层281及第二材料层282上、第一开口277和第二开口278的侧壁上以及绝缘层274上。金属层284可以包括钛、镍、钴、铂、铬、铱、钨、钽、铪、钌和/或锆。
扩散阻挡层287形成在金属层284上。扩散阻挡层287可以使用金属化合物形成。扩散阻挡层287可以防止在后续工艺中来自金属层284或者金属氧硅化物层290的金属的扩散。
参照图10D，通过对第一材料层281、第二材料层282及金属层284进行硅化工艺，金属氧硅化物层290至少形成在第一杂质区268和第二杂质区271上。金属氧硅化物层290可以通过与参照图2C所描述的工艺基本相同或者基本相似的工艺获得。
在示例性实施例中，当绝缘层274包含氧化硅时，金属氧硅化物层290可以形成在第一开口277、第二开口278及绝缘层274的侧壁上。
参照图10E，导电层(未示出)形成在扩散阻挡层287上以填充第一开口277和第二开口278。导电层可以使用多晶硅、金属和/或金属化合物形成。
第一接触结构297和第二接触结构298通过部分蚀刻导电层、扩散阻挡层287以及金属氧硅化物层290直到暴露绝缘层274而形成。第一接触结构297和第二接触结构298可以分别与第一杂质区268和第二杂质区271接触。第一接触结构297包括第一金属氧硅化物图案291、第一扩散阻挡图案288以及第一导电层图案295。第二接触结构298包括第二金属氧硅化物图案292、第二扩散阻挡图案289以及第二导电层图案296。
图11A和图11B是示出包括根据示例性实施例的接触结构的DRAM器件的制造方法的截面图。在图11A和图11B中示出的方法中，第一接触结构297和第二接触结构298可以通过与参照图10A到10E所描述的工艺基本相同或者基本相似的工艺形成在衬底250上。
参照图11A，第二绝缘层300形成在第一接触结构297和第二接触结构298上。第二绝缘层300可以通过与形成绝缘层274的工艺基本相同或者基本相似的工艺形成。然而，第二绝缘层300可以使用不同于绝缘层274的氧化物形成。
在第二绝缘层300上形成位线(未示出)之后，第三绝缘层303形成在第二绝缘层300上以覆盖位线。位线可以与用作字线的栅极结构263具有基本相似的结构，除了栅极绝缘层图案256之外。位线可以电连接到第一接触结构297和第一杂质区268。例如，位线和第一接触结构297可以通过位线垫(未示出)电连接，该位线垫通过第二绝缘层300接触第一接触结构297。第三绝缘层303可以通过与形成第一绝缘层274的工艺基本相同或者基本相似的工艺形成。
通过部分蚀刻第三绝缘层303和第二绝缘层300形成暴露第二接触结构298的孔(未示出)之后，填充该孔的焊垫306形成在第二接触结构298上。焊垫306可以通过与第二接触结构298中的第二导电层图案296的形成工艺基本相同或者基板相似的工艺形成。焊垫306可以通过第二接触结构298电连接到第二杂质区271。
参照图11B，第四绝缘层309和蚀刻终止层312形成在焊垫306及第三绝缘层303上。第四绝缘层309可以使用与绝缘层274基本相同或者基本相似的氧化物形成。蚀刻终止层312可以使用相对于第四绝缘层309具有蚀刻选择性的材料形成。例如，蚀刻终止层312可以包括氮化物例如氮化硅。
在蚀刻终止层312上形成模层(未示出)之后，用于下电极315的孔穿过模层形成。这里，蚀刻终止层312被部分蚀刻，使得焊垫306通过用于下电极315的孔暴露。
在焊垫306和用于下电极315的孔的侧壁上形成下电极315之后，模层被去除。包括电连接到第二接触结构298的电容的DRAM器件通过在下电极315上相继形成电介质层318和上电极321而形成。
图12A和12B是示出包括根据示例性实施例的接触结构的PRAM器件的制造方法的截面图。在图12A和12B中示出的方法中，在衬底250上形成第一接触结构297和第二接触结构298的工艺可以与参照图10A到10E所描述的工艺基本相同或者基本相似。
参照图12A，第一绝缘层350和第二绝缘层353顺次形成在第一接触结构297、第二接触结构298及绝缘层274上。第一绝缘层350和第二绝缘层353可以用作用于形成下电极359的模层。第一绝缘层350可以包括与第二绝缘层353不同的材料。例如，第一绝缘层350可以使用氧化硅形成，第二绝缘层353可以使用氮化硅形成。
在通过部分蚀刻第一绝缘层350和第二绝缘层353形成暴露第二接触结构298的开口(未示出)之后，间隔物356形成在开口的侧壁上。间隔物356可以使用氮化物形成。下电极359的宽度可以通过间隔物356来控制使得下电极359可以通过由间隔物356调整开口的宽度而具有期望级别的宽度。然而，当开口具有期望的宽度时，间隔物356可以被省略。
在间隔物356和第二接触结构298上形成下电极359之后，填充件362形成在下电极359上以填充开口。从而，电极结构可以包括间隔物356、下电极359及填充件362。下电极359可以使用多晶硅、金属和/或金属化合物形成。下电极359可以具有圆柱形或者环形。填充件362可以包括氮化物、氧化物和/或氮氧化物。
参照图12B，相变材料层图案365和上电极368形成在电极结构上。相变材料层图案365可以使用包括GST的硫族元素化合物形成，上电极368可以使用金属和/或金属化合物形成。
在第二绝缘层353上形成上绝缘层371以覆盖相变材料层图案365和上电极368之后，暴露上电极368的上开口(未示出)通过部分蚀刻栅绝缘层371形成。PRAM器件通过在上绝缘层371上形成填充上开口的上布线374而设置在衬底250上。上布线374可以使用金属和/或金属化合物形成。
根据示例性实施例，接触结构可以包括具有均匀厚度和改善的热稳定性的金属氧硅化物层(图案)以适当地调整接触结构的界面电阻和接触电阻。当该接触结构在半导体器件中使用时，可以确保半导体器件具有增强的热性能和电性能。
上述是对示例性实施例的说明而不应被解释为对其的限制。虽然已经描述了几个示例性实施例，但是本领域技术人员应当容易理解，可以对示例性实施例进行多种修改而实质上不脱离本发明新颖的教导和优点。因此，所有这些修改旨在被包括在由权利要求书所限定的本发明的范围内。在权利要求书中，方法加功能的条款旨在覆盖实施所述功能的这里所描述的结构而不仅是结构等效也是等效结构。因此，应当理解，上述是对各种示例性实施例的说明，不应被解释为限于所公开的具体示例性实施例，并且对所公开的示例行实施例的修改以及其他示例性实施例旨在被包括在所附权利要求书的范围内。
本申请要求于2008年5月7日提交到韩国知识产权局(KIPO)的韩国专利申请No.2008-42251的优先权，其全部内容在此引入以做参考。

Claims (23)

1.一种形成接触结构的方法，所述方法包括：
在具有接触区的目标体上形成绝缘层；
通过部分蚀刻所述绝缘层，形成暴露所述接触区的开口；
在暴露的所述接触区上形成包括硅和氧的材料层；
在所述材料层上形成金属层；
通过使所述材料层与所述金属层反应而至少在所述接触区上形成金属氧硅化物层；以及
在所述金属氧硅化物层上形成导电层以填充所述开口。
2.如权利要求1所述的方法，其中所述材料层通过化学氧化工艺、热氧化工艺、化学气相沉积工艺、高密度等离子体化学气相沉积工艺、残留物处理工艺或者原子层沉积工艺形成。
3.如权利要求2所述的方法，其中所述材料层使用从由包括臭氧的溶液、包括臭氧和氟化氢的溶液以及包括过氧化氢的溶液构成的组中选出的至少一种形成。
4.如权利要求3所述的方法，其中所述材料层通过将具有约10ppm到约50ppm的臭氧浓度的溶液提供到所述目标体上约5秒到约200秒而形成。
5.如权利要求3所述的方法，其中所述材料层通过将包括稀释的氢氟酸的水溶液以及具有约10ppm到约50ppm的臭氧浓度的溶液提供到所述目标体上约5秒到约600秒而形成，在所述包括稀释的氢氟酸的水溶液中H2O和HF之间的体积比为约50∶1到约1000∶1。
6.如权利要求3所述的方法，其中所述材料层通过将包括过氧化氢的溶液提供到所述目标体上约10秒到约600秒而形成。
7.如权利要求3所述的方法，其中所述材料层通过在包括约50到约90重量百分比的氧气的气氛下对所述目标体进行约10秒到约60秒的热处理而形成。
8.如权利要求2所述的方法，其中所述材料层通过在包括氧气的气氛下将包括氟的气体提供到所述目标体上而形成。
9.如权利要求1所述的方法，其中所述材料层包括从由氧化硅、氮氧化硅或者硅锗氧化物构成的组中选出的一种。
10.如权利要求1所述的方法，其中所述材料层包括从由钛、镍、钴、铂、铬、铱、钨、钽、铪、钌以及锆构成的组中选出的至少一种。
11.如权利要求1所述的方法，其中所述金属氧硅化物层形成在所述开口的侧壁上。
12.如权利要求1所述的方法，其中所述金属氧硅化物层具有包括氧、硅和金属的三元组成，该三元组成由下面的化学式表示：
MOxSiy
其中M表示金属。
13.如权利要求12所述的方法，其中所述金属包括从由钛、镍、钴、铂、铬、铱、钨、钽、铪、钌以及锆构成的组中选出的至少一种。
14.如权利要求1所述的方法，还包括在形成所述金属氧硅化物层之前，在所述金属层上形成扩散阻挡层。
15.一种制造半导体器件的方法，所述方法包括：
在衬底上形成栅极结构，所述栅极结构包括栅极绝缘层和栅极电极；
在所述衬底的邻近所述栅极结构的上部处形成接触区；
在所述接触区上形成包括硅和氧的材料层；
在所述材料层和所述栅极电极上形成金属层；
通过使所述材料层和所述栅极电极与所述金属层反应，在所述接触区上形成金属氧硅化物层并在所述栅极电极上形成金属硅化物层；
形成具有开口的绝缘层以覆盖所述栅极结构，所述开口暴露所述金属氧硅化物层；以及
在所述金属氧硅化物层上形成导电层以填充所述开口。
16.如权利要求15所述的方法，其中所述材料层包括从由氧化硅、硅锗氧化物或者氮氧化硅构成的组中选出的一种。
17.如权利要求15所述的方法，其中所述金属氧硅化物层具有MOxSiy的组成，所述金属硅化物层具有MSiz的组成。
18.一种制造导体器件的方法，所述方法包括：
在衬底上形成栅极结构，所述栅极结构的每个包括栅极绝缘层和栅极电极；
在所述衬底的邻近所述栅极结构的上部处形成接触区；
在所述衬底上形成绝缘层以覆盖所述栅极结构；
部分蚀刻所述绝缘层从而形成暴露所述接触区的开口；
在暴露的所述接触区上形成包括硅和氧的材料层；
在所述材料层、所述开口的侧壁以及所述绝缘层上形成金属层；
通过使所述材料层与所述金属层反应而至少在所述接触区上形成金属氧硅化物层；以及
在所述金属氧硅化物层上形成导电层以填充所述开口。
19.如权利要求18所述的方法，其中所述材料层形成在所述开口的所述侧壁上。
20.如权利要求18所述的方法，还包括在形成所述金属氧硅化物层之前，在所述金属层上形成扩散阻挡层。
21.一种形成接触结构的方法，所述方法包括：
在衬底上形成暴露接触区的开口；
在暴露的所述接触区上形成包括硅和氧的材料层；
在所述材料层上形成金属层；以及
通过使所述金属层与所述材料层反应而直接在所述接触区上形成金属氧硅化物层。
22.如权利要求21所述的方法，其中当在所述接触区上形成所述材料层时，所述接触区没有自然氧化物膜。
23.如权利要求21所述的方法，其中所述材料层通过化学氧化工艺、热氧化工艺、化学气相沉积工艺、高密度等离子体化学气相沉积工艺、残留物处理工艺或者原子层沉积工艺形成。
CNA2009101371296A 2008-05-07 2009-05-07 形成接触结构的方法及制造半导体器件的方法 Pending CN101577226A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR42251/08 2008-05-07
KR1020080042251A KR101378469B1 (ko) 2008-05-07 2008-05-07 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법

Publications (1)

Publication Number Publication Date
CN101577226A true CN101577226A (zh) 2009-11-11

Family

ID=41267197

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101371296A Pending CN101577226A (zh) 2008-05-07 2009-05-07 形成接触结构的方法及制造半导体器件的方法

Country Status (4)

Country Link
US (1) US8110499B2 (zh)
JP (1) JP2009272630A (zh)
KR (1) KR101378469B1 (zh)
CN (1) CN101577226A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990370A (zh) * 2015-03-06 2016-10-05 华邦电子股份有限公司 存储元件及其制造方法
CN106241729A (zh) * 2015-06-12 2016-12-21 因文森斯公司 包括接触层的cmos-mems集成装置及制造方法
CN106684035A (zh) * 2016-10-28 2017-05-17 复旦大学 一种抗铜扩散阻挡层薄膜及其制备方法
CN108074820A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110867384A (zh) * 2018-08-27 2020-03-06 合肥晶合集成电路有限公司 一种半导体结构制造方法
CN116504717A (zh) * 2023-06-29 2023-07-28 合肥晶合集成电路股份有限公司 金属硅化物的制备方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101587601B1 (ko) * 2009-01-14 2016-01-25 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
KR20110055912A (ko) 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
JP2014507815A (ja) 2011-03-11 2014-03-27 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド 新規なエッチング組成物
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
US8691672B2 (en) * 2012-03-28 2014-04-08 Sharp Laboratories Of America, Inc. Method for the selective oxidation of silicon nanoparticle semiconductor films in the presence of titanium
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
KR20140029058A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US8709277B2 (en) 2012-09-10 2014-04-29 Fujifilm Corporation Etching composition
JP2014078631A (ja) * 2012-10-11 2014-05-01 Renesas Electronics Corp 半導体装置およびその製造方法
US9240480B2 (en) 2013-03-14 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with metal-insulator semiconductor contact structure to reduce Schottky barrier
US9530736B2 (en) 2014-02-14 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9984975B2 (en) 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9966339B2 (en) * 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US20150270134A1 (en) * 2014-03-19 2015-09-24 Qualcomm Incorporated Methods of forming a metal-insulator-semiconductor (mis) structure and a dual contact device
US9443769B2 (en) * 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9620601B2 (en) * 2014-07-01 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structures and methods of forming the same
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
KR102199851B1 (ko) * 2014-10-21 2021-01-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102352245B1 (ko) * 2014-11-13 2022-01-18 삼성전자주식회사 반도체 장치 제조 방법
KR102366295B1 (ko) * 2015-09-15 2022-02-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9484255B1 (en) * 2015-11-03 2016-11-01 International Business Machines Corporation Hybrid source and drain contact formation using metal liner and metal insulator semiconductor contacts
KR20170141552A (ko) * 2016-06-15 2017-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법.
CN108074802B (zh) * 2016-11-14 2020-11-20 全球能源互联网研究院有限公司 一种金属电极制备方法及压接式igbt
US10886268B2 (en) * 2016-11-29 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device with separated merged source/drain structure
CN109087891B (zh) * 2017-06-14 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10541191B2 (en) 2017-11-17 2020-01-21 International Business Machines Corporation Elbow contact for field-effect transistor and manufacture thereof
JP7283036B2 (ja) * 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法
CN111863712A (zh) * 2019-04-24 2020-10-30 台湾积体电路制造股份有限公司 半导体结构和形成半导体结构的方法
US11810960B2 (en) * 2020-07-31 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices
TW202335094A (zh) * 2022-02-22 2023-09-01 美商應用材料股份有限公司 用於可靠低接觸電阻之導電氧矽化物

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109687B2 (ja) 1992-03-09 2000-11-20 三菱電機株式会社 半導体装置の導電層接続構造の製造方法
JPH11238697A (ja) 1998-02-23 1999-08-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6949203B2 (en) 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
KR20050002995A (ko) 2003-06-30 2005-01-10 주식회사 하이닉스반도체 코발트 실리사이드 형성 방법 및 그를 이용한 반도체 소자제조 방법
US6878624B1 (en) 2003-09-30 2005-04-12 International Business Machines Corporation Pre-anneal of CoSi, to prevent formation of amorphous layer between Ti-O-N and CoSi
US7279413B2 (en) 2004-06-16 2007-10-09 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
EP1768173A1 (en) 2004-06-25 2007-03-28 Shin-Etsu Handotai Company Limited Method for evaluating soi wafer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990370A (zh) * 2015-03-06 2016-10-05 华邦电子股份有限公司 存储元件及其制造方法
CN106241729A (zh) * 2015-06-12 2016-12-21 因文森斯公司 包括接触层的cmos-mems集成装置及制造方法
CN106684035A (zh) * 2016-10-28 2017-05-17 复旦大学 一种抗铜扩散阻挡层薄膜及其制备方法
CN106684035B (zh) * 2016-10-28 2019-07-23 复旦大学 一种抗铜扩散阻挡层薄膜及其制备方法
CN108074820A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110867384A (zh) * 2018-08-27 2020-03-06 合肥晶合集成电路有限公司 一种半导体结构制造方法
CN116504717A (zh) * 2023-06-29 2023-07-28 合肥晶合集成电路股份有限公司 金属硅化物的制备方法
CN116504717B (zh) * 2023-06-29 2023-09-12 合肥晶合集成电路股份有限公司 金属硅化物的制备方法

Also Published As

Publication number Publication date
US8110499B2 (en) 2012-02-07
KR101378469B1 (ko) 2014-03-28
US20090280641A1 (en) 2009-11-12
JP2009272630A (ja) 2009-11-19
KR20090116360A (ko) 2009-11-11

Similar Documents

Publication Publication Date Title
CN101577226A (zh) 形成接触结构的方法及制造半导体器件的方法
US8824195B2 (en) Methods of forming phase-change memory devices and devices so formed
US6559516B1 (en) Antifuse structure and method of making
US20130299766A1 (en) Variable resistance memory device and methods of forming the same
US8203176B2 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
RU97118478A (ru) Способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт
CN111326513B (zh) 半导体器件
CN103681675A (zh) 半导体器件及其制造方法
KR102465102B1 (ko) 반도체 소자 및 그 제조 방법
KR100634509B1 (ko) 3차원 반도체 캐패시터 및 그 제조 방법
US9058984B2 (en) Method for fabricating semiconductor device
US11901187B2 (en) Semiconductor device including hard mask structure with repeating spin-on hard mask layers
KR20110090442A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20140061572A1 (en) Semiconductor device and method of manufacturing the same
TW202133347A (zh) 鐵電記憶體裝置及其形成方法
TWI642143B (zh) 電阻式隨機存取記憶體裝置及其製造方法
CN108878643B (zh) 半导体结构及其形成方法
US9997567B1 (en) Semiconductors structure having an RRAM structure and method for forming the same
KR20100111378A (ko) 콘택 플러그, 이를 포함하는 반도체 장치 및 이의 제조 방법
CN116247086A (zh) 制造半导体器件的方法
KR100406547B1 (ko) 반도체 소자의 커패시터 제조 방법
JPH11121696A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
KR20080114024A (ko) 상변화 기억 소자 및 그의 제조방법
KR20230112049A (ko) 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
JP2022528833A (ja) メモリデバイスおよびそのハイブリッドスペーサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091111