CN101562177A - 半导体装置及使用了该半导体装置的能量传递装置 - Google Patents

半导体装置及使用了该半导体装置的能量传递装置 Download PDF

Info

Publication number
CN101562177A
CN101562177A CNA2009101327058A CN200910132705A CN101562177A CN 101562177 A CN101562177 A CN 101562177A CN A2009101327058 A CNA2009101327058 A CN A2009101327058A CN 200910132705 A CN200910132705 A CN 200910132705A CN 101562177 A CN101562177 A CN 101562177A
Authority
CN
China
Prior art keywords
region
electrode
semiconductor
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101327058A
Other languages
English (en)
Inventor
金子佐一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101562177A publication Critical patent/CN101562177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Abstract

一种即使漏电极相对源电极成为负偏压，也能够防止在半导体集成电路中发生闭锁的能量传递装置，及能够实现该能量传递装置的半导体装置。该能量传递装置具备：形成在第一半导体基板的半导体装置(24)；具备逆电流防止二极管(41)的半导体集成电路(48)，该逆电流防止二极管含有形成在第二半导体基板的表面的第二导电型的逆电流防止层、及对形成在第二半导体基板中的逆电流防止层进行覆盖的第一导电型的阱层；直流电压源(52)；和变压器(60)；变压器(60)含有：与半导体装置(24)及直流电压源(52)串联连接的初级绕组(53)、和与负载连接的第一次级绕组(54)，构成为从变压器(60)的第一次级绕组(54)向负载供给电力。半导体装置(24)的第二漏电极(TAP电极)与半导体集成电路(48)的逆电流防止层电连接。

Description

半导体装置及使用了该半导体装置的能量传递装置
技术领域
本发明涉及半导体装置、及使用了该半导体装置的能量传递装置，尤其涉及在代表能量传递装置的开关电源装置中，反复开闭主电流的半导体装置。
背景技术
作为现有的半导体装置，具体可举出高耐压横型半导体装置，参照图6对其进行说明(例如参照专利文献1)。图6是针对现有的半导体装置的构成进行表示的剖面图。
现有的半导体装置124如图6所示，具备含有开关元件121及JFET(Junction Field-Effect Transistor)元件122的高耐压半导体元件123。半导体装置124具备：源电极111、栅电极112、第一漏电极(以下称为“漏电极”)113、和第二漏电极(以下称为“TAP电极”)114，具有四种电极。
在P-型半导体基板101的表面形成有N型漂移区域102。在半导体基板101的表面与漂移区域102相邻地形成有P型基极区域103。在基极区域103的表面与漂移区域102分离地形成有N+型源极区域104。在基极区域103的表面与源极区域104相邻地形成有P+型基极接触区域105。在源极区域104与漂移区域102之间的基极区域103上形成有栅极绝缘膜106。在漂移区域102的表面与基极区域103分离地形成有N+型第一漏极区域107。在漂移区域102的表面与第一漏极区域107分离地形成有N+型第二漏极区域108。
在基极区域103与第一漏极区域107之间的漂移区域102的表面，与第一漏极区域107分离地形成有P型第一顶上半导体层109a，第一顶上半导体层109a与基极区域103在未图示的部位电连接。在第一漏极区域107与第二漏极区域108之间的漂移区域102的表面，与第一漏极区域107及第二漏极区域108分离地形成有P型第二顶上半导体层109b，第二顶上半导体层109b与基极区域103在未图示的部位电连接。
源电极111形成在半导体基板101上，与基极区域103及源极区域104电连接。栅电极112形成在栅极绝缘膜106上。漏电极113形成在半导体基板101上，与第一漏极区域107电连接。TAP电极114形成在半导体基板101上，与第二漏极区域108电连接。
在第一、第二顶上半导体层109a、109b上形成有第一、第二场绝缘膜110a、110b。在半导体基板101上，隔着第一、第二场绝缘膜110a、110b形成有层间膜115。
在现有的半导体装置中，如果对漏电极113与源电极111之间施加电压，则基于电场效应使得第二漏极区域108附近的漂移区域102被耗尽，对TAP电极114输出的电压例如被夹断(pinch off)为50V左右。
即，如图7所示，当对漏电极113与源电极111之间施加的电压低于夹断电压时，对TAP电极114供给的电压与对漏电极113和源电极111之间施加的电压成比例。另一方面，当对漏电极113与源电极111之间施加的电压高于夹断电压时，对TAP电极114供给的电压为夹断电压，即一定的电压，比对漏电极113与源电极111之间施加的电压低。
这样，在现有的半导体装置124中，由于对导通状态的TAP电极114供给的电压如图7所示，与漏电极113的电压成比例，所以，可以通过TAP电极114检测出导通状态的漏电极113与源电极111之间的导通电压。
而且，即使对截止状态的漏电极113施加了高电压，也能够夹断对TAP电极114输出的电压。
这里，针对现有的半导体装置124的动作进行如下说明。
在源电极111为负电压、栅电极112为正电压的情况下，由于基极区域103中隔着栅极绝缘膜106与栅电极112相对的区域的表面反转为N型区域，所以，可以通过该N型区域在漏电极113与源电极111件流动电流(导通状态)。即，可以利用通过对栅电极112施加电压而产生的电场，对漏电极113与源电极111之间流过的电流进行控制。
即便使栅电极112与源电极111同电位(截止状态)、对漏电极113施加高电压，也能够通过向第二漏极区域108附近的漂移区域102扩展的耗尽层夹断向TAP电极114输出的电压。因此，可以将TAP电极114与低电压电路(这里，作为“低电压电路”的具体例子，例如可举出具备现有的半导体装置的开关电源装置所含有的控制电路(参照后述的图8：144)等)连接。
下面，以开关电源装置为具体例，参照图8对使用了现有的半导体装置的能量传递装置进行说明(例如参照专利文献2)。图8是具备现有的半导体装置124的开关电源装置的电路图。
现有的开关电源装置如图8所示，具备：现有的半导体装置124、半导体集成电路148、直流电压源152和变压器160。变压器160包含：与半导体装置124及直流电压源152串联连接的初级绕组153、与负载连接的第一次级绕组154、和与控制电路144连接的第二次级绕组157。现有的半导体装置124构成为，从变压器160的第一次级绕组154向负载供给电力，并且，从变压器160的第二次级绕组157向控制电路144供给电力。
按顺序对半导体集成电路148、直流电压源152及变压器160的构成进行说明。
半导体集成电路148具备：控制电路144、和例如耐压为100V的中耐压晶体管142。控制电路144例如利用脉冲宽度调制等，对开关控制主电流的半导体装置124的开闭进行控制。
直流电压源152由二极管电桥150和滤波电容器151构成。直流电压源152被供给交流电源e。
变压器160包含：初级绕组153、第一次级绕组154和第二次级绕组157。变压器160的第一次级绕组154与二极管155及滤波电容器156连接。而且，变压器160的第二次级绕组157与二极管158及滤波电容器159连接。
另外，半导体集成电路148借助栅电极及TAP电极与半导体装置124连接，半导体集成电路148和半导体装置124形成在独立的半导体基板上。
这里，控制电路144是低电压电路，无法施加高电压。因此，如图8所示，例如借助电阻143及中耐压晶体管142将JFET元件122的TAP电极和控制电路144连接。
由于TAP电极的电压如上所述被夹断，所以，即使从变压器160的初级绕组153对漏电极施加高电压，TAP电极的电压也一定，即为夹断电压(例如50V左右)，因此，可以将TAP电极与控制电路144连接，向控制电路144供给启动电力。
这里，针对启动时(电源接通时)从TAP电极向控制电路144供给启动电力的动作进行说明。
通常，通过开关元件121反复进行开闭动作，使变压器160的第二次级绕组157感应电压，经过二极管158，从vbias电源端子149向控制电路144供给电流。另一方面，在投入交流电源e时，由于开关元件121不进行开闭动作，所以，第二次级绕组157不感应电压，控制电路144处于无电源的状态。
中耐压晶体管142被控制电路144控制成当vbias电源端子149的电压为规定电压以下时导通。因此，当投入了交流电源e时，在直流电压源152中产生并经过了初级绕组153的直流电流的一部分，从JFET元件122的TAP电极通过导通状态的中耐压晶体管142，被向控制电路144供给，使控制电路144启动。
于是，由于开关元件121反复进行开闭动作，所以，变压器160的第二次级绕组157感应电压，经由二极管158从vbias电源端子149向控制电路144供给电流。如果vbias电源端子149的电压超过规定电压，则中耐压晶体管142成为截止状态，控制电路144成为稳定的动作状态。
这样，由于能够由TAP电极生成电源接通时所必要的启动用低电压，所以，能够不需要电力供给用的高耐压、高电力的电阻。因此，不仅可实现布线的简化及随之而来的成本削减，而且可实现电源电路的小型化。
专利文献1：美国专利第4811075号说明书
专利文献2：美国专利第5285369号说明书
但是，在使用了现有的半导体装置的能量传递装置中，存在着以下所示的问题。
为了说明该问题，以开关电源装置作为能量传递装置，参照图9进行具体的说明。图9是针对现有的开关电源装置所含有的现有的半导体装置124及半导体集成电路148的构成进行表示的剖面图。其中，由于图9中所示的半导体装置124与上述图6中所示的半导体装置124是同一构成，所以省略说明。而且，图9中表示的中耐压晶体管142相当于上述图8中表示的中耐压晶体管142。而图9中表示的双极性晶体管168包含在控制电路(参照图8：144)中。另外，为了简化图示，在上述的图8中省略了图9中表示的双极性晶体管168的图示。
中耐压晶体管142和双极性晶体管168，如图9所示，形成在公共的P-型第二半导体基板125上。第二半导体基板125与半导体装置124的第一半导体基板101独立形成。
按顺序对中耐压晶体管142及双极性晶体管168的构成进行说明。
-中耐压晶体管-
如图9所示，中耐压晶体管142具备：形成在第二半导体基板125的表面的N型漂移区域131、在第二半导体基板125的表面与漂移区域131相邻形成的P型基极区域132、形成在基极区域132的表面的N+型源极区域133、形成在基极区域132上的栅极绝缘膜134、在漂移区域131的表面与基极区域132分离形成的N+型漏极区域135、形成在第二半导体基板125上并与源极区域133电连接的源电极136、形成在栅极绝缘膜134上的栅电极137、和形成在第二半导体基板125上并与漏极区域135电连接的漏电极138。
源电极136在未图示的部位与控制电路(参照图8：144)连接。栅电极137在未图示的部位借助电阻(参照图8：143)与TAP电极114连接，并且在未图示的部位与控制电路连接。
如图9所示，半导体装置124的TAP电极114与中耐压晶体管142的漏电极138连接。
-双极性晶体管-
双极性晶体管168具备：形成在第二半导体基板125的表面的N型集电极区域161、形成在集电极区域161的表面的N+型集电极接触区域162、在集电极区域161的表面与集电极接触区域162分离形成的P型基极区域163、形成在基极区域163的表面的N+型发射极区域164、形成在第二半导体基板125上并与集电极接触区域162电连接的集电极电极165、形成在第二半导体基板125上并与基极区域163电连接的基极电极166、和形成在第二半导体基板125上并与发射极区域164电连接的发射极电极167。
在共同形成了双极性晶体管168和中耐压晶体管142的第二半导体基板125上，隔着场绝缘膜139形成有层间膜140。
这里，如果使漏电极113相对源电极111成为负偏压(bias)，则从TAP电极114输出负电压。于是，N+型漏极区域135相对P-型第二半导体基板125被依次偏置，从第二半导体基板125向漏极区域135流动电流。此时，由P型基极区域163、N型集电极区域161、P-型第二半导体基板125及N型漂移区域131构成的寄生闸流晶体管导通，即，在半导体集成电路148中发生了闭锁(latch up)，会引起误动作或破坏。
这样，在现有的半导体装置124中，当漏电极113相对源电极111为负偏压时，由于在使用了现有的半导体装置124的开关电源装置所含有的半导体集成电路148中会发生闭锁，所以，存在着不能使漏电极113相对源电极111成为负偏压的问题。
而且，在现有的开关电源装置中，如上所述，当使漏电极113相对源电极111成为负偏压(具体而言，例如因电磁噪声或雷涌使得漏电极113被瞬间施加负偏压)时，存在着在半导体集成电路148中发生闭锁的问题。因此，在现有的开关电源装置中，噪声耐性及雷涌耐性弱。并且，必须按照漏电极113的电压不成为负偏压的方式进行变压器设计，导致包含变压器在内的外围部件的设计变得繁杂。
发明内容
本发明鉴于上述问题而提出，其目的在于，提供一种即使漏电极相对源电极成为负偏压，也能够防止在半导体集成电路中发生闭锁的能量传递装置，及能够实现该能量传递装置的半导体装置。
为了实现上述目的，本发明的半导体装置具备含有开关元件和JFET元件的高耐压半导体元件，高耐压半导体元件具备：形成在第一半导体基板的表面的第一导电型的漂移区域；在第一半导体基板的表面与漂移区域相邻形成的第二导电型的基极区域；在基极区域的表面与漂移区域分离形成的第一导电型的源极区域；形成在源极区域与漂移区域之间的基极区域上的栅极绝缘膜；在漂移区域的表面与基极区域分离形成的第一导电型的第一漏极区域；在漂移区域的表面与第一漏极区域分离形成的第一导电型的第二漏极区域；形成在第一半导体基板上，与基极区域及源极区域电连接的源电极；形成在栅极绝缘膜上的栅电极；形成在第一半导体基板上，与第一漏极区域电连接的第一漏电极；和形成在第一半导体基板上，与第二漏极区域电连接的第二漏电极；第二漏电极与在第二半导体基板的表面上形成的第二导电型的逆电流防止层电连接，逆电流防止层被形成在第二半导体基板中的第一导电型的阱层覆盖。
根据本发明的半导体装置，即使第一漏电极相对源电极成为负偏压，由于从第二漏电极(TAP电极)输出的负电压使逆电流防止层及阱层逆偏压，所以，电流也不会流入到逆电流防止层中。因此，可以使第一漏电极相对源电极成为负偏压。
从而，在将本发明的半导体装置应用到能量传递装置的情况下，能够防止在能量传递装置所包含的半导体集成电路中发生闭锁。因此，与应用现有的半导体装置的能量传递装置相比，能够提供噪声耐性及雷涌耐性高的能量传递装置。而且，在应用了本发明的半导体装置的能量传递装置中，由于不需要按照第一漏电极的电压不成为负偏压的方式进行变压器设计，所以，能够容易地进行外围部件的设计。
并且，即使对第一漏电极施加了高电压，通过向第二漏极区域附近的漂移区域扩展的耗尽层，也能够夹断向第二漏电极(TAP电极)输出的电压。
在本发明的半导体装置中，优选第一半导体基板与第二半导体基板独立形成。
在本发明的半导体装置中，优选第一半导体基板与第二半导体基板共同形成。
在本发明的半导体装置中，优选高耐压半导体元件还具备在基极区域与第一漏极区域之间的漂移区域的表面和第一漏极区域分离形成，并与基极区域电连接的第二导电型的第一顶上半导体层。
由此，具备第一顶上半导体层的高耐压半导体元件例如与不具备第一顶上半导体层的高耐压半导体元件相比，可增加漂移区域的浓度，因此，可减小半导体装置的导通电阻。
在本发明的半导体装置中，优选第一半导体基板的导电型为第二导电型，高耐压半导体元件还具备在基极区域与第一漏极区域之间的漂移区域中和第一漏极区域分离形成，并与基极区域电连接的第二导电型的第一内部半导体层。
由此，具备第一内部半导体层的高耐压半导体元件例如与具备第一顶上半导体层的高耐压半导体元件相比，可增加漂移区域的浓度，因此，可减小半导体装置的导通电阻。
在本发明的半导体装置中，优选区域是第二导电型的集电极区域，电极是集电极电极，集电极电极与集电极区域电连接。
由此，可提供IGBT型半导体装置。而且，由于采用IGBT双极性元件而不是MOS单极性元件作为开关元件，所以，可减小半导体装置的导通电阻。
在本发明的半导体装置中，优选区域包括：第二导电型的集电极区域、和与该集电极区域相邻的第一导电型的第一漏极区域，电极是集电极/漏电极，集电极/漏电极与集电极区域及第一漏极区域电连接。
由此，由于接通时可以从第一漏极区域拽出电子，所以，例如与IGBT型半导体装置相比，可加快开关速度。
为了实现上述目的，本发明的能量传递装置具备：本发明涉及的半导体装置；半导体集成电路，其具备含有逆电流防止层及阱层的逆电流防止二极管、和对反复开闭主电流的半导体装置的开闭进行控制的控制电路；直流电压源；和变压器；变压器含有：与半导体装置及直流电压源串联连接的初级绕组、和与负载连接的第一次级绕组，构成为从变压器的第一次级绕组向负载供给电力，半导体装置的第二漏电极与半导体集成电路的逆电流防止层电连接。
根据本发明的能量传递装置，即使第一漏电极相对源电极为负偏压，由于从第二漏电极(TAP电极)输出的负电压使逆电流防止层及阱层逆偏压，所以，电流也不会流入到逆电流防止层中，因此，可防止在半导体集成电路中发生闭锁。从而，与现有的能量传递装置相比，可实现噪声耐性及雷涌耐性高的能量传递装置。而且，由于不需要按照第一漏电极的电压不成为负偏压的方式进行变压器设计，所以，能够容易地进行外围部件的设计。
在本发明的能量传递装置中，优选变压器还包含与控制电路连接的第二次级绕组，构成为从变压器的第二次级绕组向控制电路供给电力。
在本发明的能量传递装置中，优选逆电流防止二极管还含有：在阱层的表面与逆电流防止层分离形成的第一导电型的阴极接触区域；形成在第二半导体基板上，与逆电流防止层电连接的阳极电极；和形成在第二半导体基板上，与阴极接触区域电连接的阴极电极；阳极电极与半导体装置的第二漏电极连接。
在本发明的能量传递装置中，优选半导体集成电路还具备第一导电型的第一晶体管；第一晶体管借助第一电阻及逆电流防止二极管与半导体装置的第二漏电极连接，第一晶体管借助第二电阻与接地电位连接，第一晶体管的栅极电位与开关元件的栅极电位同步。
由此，根据第一电阻与第二电阻的电阻分割，可以检测出开关元件接通时对第二漏电极(TAP电极)输出的导通电压(＝对第一漏电极输出的导通电压)。通过检测对第二漏电极(TAP电极)输出的导通电压，可以调整半导体装置中流动的电流。
在本发明的能量传递装置中，优选半导体集成电路还具备第一导电型的第二晶体管，借助电阻及第二晶体管将半导体装置的第二漏电极与控制电路连接，第二晶体管被控制电路控制成当向控制电路供给电流的偏压电源端子的电压为规定电压以下时导通。
由此，由于能够通过第二漏电极(TAP电极)在启动时对控制电路供给驱动电力，所以，可由第二漏电极生成电源接通时所必要的启动用低电压，因此，不需要电力供给用的高耐压、高电力的电阻。从而，可实现布线的简化及与之相伴的成本削减，还能实现电源电路的小型化。
根据本发明的半导体装置及使用了该半导体装置的能量传递装置，即使第一漏电极相对源电极成为负偏压，由于从第二漏电极(TAP电极)输出的负电压使逆电流防止层及阱层逆偏压，所以，电流也不会进入到逆电流防止层中，因此，能够防止在半导体集成电路中发生闭锁。
附图说明
图1是针对本发明的第一实施方式涉及的半导体装置的构成进行表示的剖面图。
图2是本发明的第一实施方式涉及的半导体装置及半导体集成电路的电路图。
图3是使用了本发明的第一实施方式涉及的半导体装置的开关电源装置的电路图。
图4是针对构成本发明的第二实施方式涉及的半导体装置的开关元件及JFET元件部分的构成进行表示的剖面图。
图5是针对构成本发明的第三实施方式涉及的半导体装置的开关元件部分的构成进行表示的立体图。
图6是针对现有的半导体装置的构成进行表示的剖面图。
图7是表示TAP电极的夹断特性的曲线图。
图8是使用了现有的半导体装置的开关电源装置的电路图。
图9是针对现有的半导体装置及半导体集成电路的构成进行表示的剖面图。
图中：1一第一半导体基板，2-漂移区域，3-基极区域，4-源极区域，5-基极接触区域，6-栅极绝缘膜，7-第一漏极区域，8-第二漏极区域，9a-第-顶上半导体层，9b-第二顶上半导体层，10a-第一场绝缘膜，10b-第二场绝缘膜，11-源电极，12-栅电极，13-第一漏电极(漏电极)，14-第二漏电极(TAP电极)，15-层间膜，16a-第一内部半导体层，16b-第二内部半导体层，17-集电极区域，18-第一漏极区域，19-发射极/源电极，20-集电极/漏电极，21、21A、21B-开关元件，22、22A-JFET元件，23、23A-高耐压半导体元件，24-半导体装置，25-第二半导体基板，26-逆电流防止层，27-阱层，28-阴极接触区域，29-阳极电极，30-阴极电极，31-漂移区域，32-基极区域，33-源极区域，34-栅极绝缘膜，35-漏极区域，36-源电极，37-栅电极，38-漏电极，39-场绝缘膜，40-层间膜，41-逆电流防止二极管，42-第二晶体管，43-电阻，44-控制电路，45-第一晶体管，46-第一电阻，47-第二电阻，48-半导体集成电路，49-vbias电源端子，50-二极管电桥，51-滤波电容器，52-直流电压源，53-初级绕组，54-第一次级绕组，55-二极管，56-滤波电容器，57-第二次级绕组，58-二极管，59-滤波电容器，60-变压器。
具体实施方式
下面，参照附图对本发明的各实施方式进行说明。
(第一实施方式)
以下参照图1，对本发明的第一实施方式涉及的半导体装置的构成进行说明。图1是针对本发明的第一实施方式涉及的半导体装置的构成进行表示的剖面图。其中，在图1中除了半导体装置24之外，还图示了使用了该半导体装置24的开关电源装置所包含的半导体集成电路48。
<半导体装置>
本实施方式的半导体装置24如以往那样，具备含有开关元件21及JFET元件22的高耐压半导体元件23。
半导体装置24具备：源电极11、栅电极12、第一漏电极(以下称为“漏电极”)13和第二漏电极(以下称为“TAP电极”)14，具有4种电极。
针对高耐压半导体元件23的构成进行说明。
高耐压半导体元件23中，在P-型第一半导体基板1的表面形成有N型漂移区域2。在第一半导体基板1的表面与漂移区域2相邻形成有P型基极区域3。在该基极区域3的表面与漂移区域2分离地形成有N+型源极区域4。在基极区域3的表面与源极区域4相邻地形成有P+型基极接触区域5。在源极区域4与漂移区域2之间的基极区域3上形成有栅极绝缘膜6。在漂移区域2的表面与基极区域3分离地形成有N+型第一漏极区域7。在漂移区域2的表面与第一漏极区域7分离地形成有N+型第二漏极区域8。
在基极区域3与第一漏极区域7之间的漂移区域2的表面，与第一漏极区域7分离地形成有P型第一顶上半导体层9a，第一顶上半导体层9a与基极区域3在未图示的部位电连接。在第一漏极区域7与第二漏极区域8之间的漂移区域2的表面，与第一漏极区域7及第二漏极区域8分离地形成有P型第二顶上半导体层9b，第二顶上半导体层9b与基极区域3在未图示的部位电连接。在第一、第二顶上半导体层9a、9b上形成有第一、第二场绝缘膜10a、10b。
源电极11形成在第一半导体基板1上，与基极区域3及源极区域4电连接。栅电极12形成在栅极绝缘膜6上。漏电极13形成在半导体基板1上，与第一漏极区域7电连接。TAP电极14形成在半导体基板1上，与第二漏极区域8电连接。
在第一半导体基板1上，隔着第一、第二场绝缘膜10a、10b形成有层间膜15。
本实施方式的半导体装置24与现有的半导体装置(参照图9：124)的不同之处在于，TAP电极14不与漏极区域(参照图9：135)电连接，而是与P+型逆电流防止层26电连接。逆电流防止层26形成在与第一半导体基板1独立形成的第二半导体基板25的表面，被形成在第二半导体基板25中的N型阱层27覆盖。
本实施方式的半导体装置24可以得到以下所示的特有效果。
即便使漏电极13相对源电极11成为负偏压，由于从TAP电极14输出的负电压对逆电流防止层26及阱层27进行逆偏压，所以，电流不流入到逆电流防止层26中。因此，可以使漏电极13相对源电极11负偏压。
从而，在将本实施方式的半导体装置24例如应用到开关电源装置的情况下，可防止在开关电源装置所含有的半导体集成电路48中发生闭锁。因此，与应用了现有的半导体装置的开关电源装置相比，能够提供噪声耐性及雷涌耐性高的开关电源装置。而且，在应用了本实施方式的半导体装置24的开关电源装置中，由于不需要按照漏电极13的电压不成为负偏压的方式进行变压器设计，所以，能容易地进行外围部件的设计。
并且，由于本实施方式的半导体装置24、和应用了该半导体装置24的开关电源装置所含有的半导体集成电路48，形成在独立的半导体基板上，所以，可有效防止在半导体集成电路48中发生闭锁。
另外，本实施方式的半导体装置24能够得到与现有的半导体装置同样的效果，即，可通过TAP电极14检测出导通状态的漏电极13与源电极11之间的导通电压等效果。
如上所述，本实施方式的半导体装置24如图1所示，与半导体集成电路48所包含的逆电流防止二极管41的逆电流防止层26电连接(其中，半导体集成电路48除了逆电流防止二极管41之外，如图1所示，例如包含第二晶体管42等)。
下面，参照图1～图2对逆电流防止二极管41进行说明。图2是本实施方式的半导体装置24及半导体集成电路48的电路图(即图1所示的构成的电路图)。其中，在图1中为了简化图示，省略了半导体集成电路48所含有的控制电路44的图示。
如图2所示，半导体装置24的TAP电极14，与半导体集成电路48中含有的逆电流防止二极管41电连接。
参照图1，对逆电流防止二极管41的构成进行说明。
如图1所示，逆电流防止二极管41具备：形成在P-型第二半导体基板25的表面的P+型逆电流防止层26、和形成在第二半导体基板25中并覆盖逆电流防止层26的N型阱层27。
并且，逆电流防止二极管41具备：在阱层27的表面与逆电流防止层26分离形成的N+型阴极接触区域28、形成在第二半导体基板25上并与逆电流防止层26电连接的阳极电极29、和形成在第二半导体基板25上并与阴极接触区域28电连接的阴极电极30。
阴极电极30如图1所示，与耐压例如为100V的N型第二晶体管42的漏电极38连接。
其中，第二晶体管42的构成如下所述。如图1所示，在第二半导体基板25的表面形成有N型漂移区域31。在第二半导体基板25的表面与漂移区域31相邻地形成有P型基极区域32。在基极区域32的表面与漂移区域31分离地形成有N+型源极区域33。在基极区域32上形成有栅极绝缘膜34。在漂移区域31的表面与基极区域32分离地形成有N+型漏极区域35。在第二半导体基板25上形成有源电极36，源电极36与源极区域33电连接。在栅极绝缘膜34上形成有栅电极37。在第二半导体基板25上形成有漏电极38，漏电极38与漏极区域35电连接。
其中，第二晶体管42的源电极36在未图示的部位与控制电路(参照图2：44)连接。第二晶体管42的栅电极37在未图示的部位借助电阻(参照图2：43)与阴极电极30连接，并且，在未图示的部位与控制电路连接。
在第二半导体基板25上形成有场绝缘膜39。在第二半导体基板25上隔着场绝缘膜39形成有层间膜40。
这样，本实施方式的半导体装置24与现有的半导体装置(参照图9：124)的不同点是如下所示的点。现有的TAP电极(参照图9：114)与中耐压晶体管(参照图9：142)的漏电极(参照图9：138)连接，而本实施方式的TAP电极14与逆电流防止二极管41的阳极电极29连接。
其中，逆电流防止二极管41可以通过一般的半导体工艺不增加制造成本地制造。
下面，参照图3，对使用了本发明的第一实施方式涉及的半导体装置24的开关电源装置的构成进行说明。图3是本发明的第一实施方式涉及的开关电源装置的电路图。其中，在前述图2中为了简化图示，省略了半导体集成电路48中含有的第一晶体管45的图示。
<开关电源装置>
本实施方式的开关电源装置如图3所示，具备：本实施方式的半导体装置24、半导体集成电路48、直流电压源52和变压器60，其中，所述半导体集成电路48具有：包含逆电流防止层(参照图1：26)及阱层(参照图1：27)的逆电流防止二极管41、和对反复开闭主电流(开关控制主电流)的半导体装置24的开闭进行控制的控制电路44。变压器60含有：与半导体装置24及直流电压源52串联连接的初级绕组53、与负载连接的第一次级绕组54、和与控制电路44连接的第二次级绕组57，构成为从变压器60的第一次级绕组54向负载供给电力，并且，从变压器60的第二次级绕组57向控制电路44供给电力，半导体装置24的TAP电极14，与半导体集成电路48中包含的逆电流防止二极管41的逆电流防止层电连接。
按顺序对构成本实施方式的开关电源装置的各构成要素进行说明。
-半导体装置-
本实施方式的半导体装置24如图3所示，具备：开关元件21和JFET元件22。JFET元件22的TAP电极14与逆电流防止二极管41的逆电流防止层(参照图1：26)电连接。
-半导体集成电路-
半导体集成电路48具备：包含逆电流防止层(参照图1：26)及阱层(参照图1：27)的逆电流防止二极管41、和对开关控制主电流的半导体装置24的开闭进行控制的控制电路44。
并且，半导体集成电路48具备耐压例如为100V的N型第一晶体管45。第一晶体管45借助第一电阻46及逆电流防止二极管41与TAP电极14连接。第一晶体管45借助第二电阻47与GND电位(接地电位)连接。第一晶体管45的栅极电位与开关元件21的栅极电位同步。
另外，半导体集成电路48具备耐压例如为100V的N型第二晶体管42。TAP电极14和控制电路44借助电阻43及第二晶体管42连接。第二晶体管42被控制电路44控制成当vbias电源端子49的电压为规定电压以下时导通。
-直流电压源-
直流电压源52由二极管电桥50、和滤波电容器51构成。直流电压源52被供给交流电源e。
-变压器-
变压器60含有：初级绕组53、第一次级绕组54和第二次级绕组57。变压器60的第一次级绕组54与二极管55及滤波电容器56连接。而且，变压器60的第二次级绕组57与二极管58及滤波电容器59连接。
本实施方式的开关电源装置与现有的开关电源状(参照图8)的不同点在于，半导体集成电路48具备逆电流防止二极管41，半导体装置24的TAP电极14与逆电流防止二极管41电连接。
本实施方式的开关电源装置可得到以下所示的特有效果。
如上所述，即便使漏电极13相对源电极11负偏压，也能够防止在半导体集成电路48中发生闭锁。因此，与现有的开关电源装置相比，可实现噪声耐性及雷涌耐性高的开关电源装置。并且，由于不需要按照漏电极13的电压不成为负偏压的方式进行变压器设计，所以，可容易地进行外围部件的设计。
另外，本实施方式的开关电源装置可得到以下所示的效果。
如图3所示，第一晶体管45其漏电极借助第一电阻46与逆电流防止二极管41的阴极电位连接，并且，其源电极借助第二电阻47与GND电位连接。第一晶体管45的栅极电位与开关元件21的栅极电位同步，对应开关元件21接通的定时，第一晶体管45也导通。
由此，通过第一电阻46与第二电阻47的电阻分割，可以由控制电路44检测出开关元件21接通时向TAP电极14输出的导通电压(＝对漏电极13输出的导通电压)。通过检测对TAP电极14输出的导通电压，可以调整流经半导体装置24的电流。
而且，与以往同样，由于可以通过TAP电极14在启动时对控制电路44供给驱动电力，由TAP电极14生成电源接通时所必要的启动用低电压，所以，能够不需要电力供给用的高耐压、高电力的电阻。因此，不仅可实现布线的简化及与之相伴的成本削减，还能够实现电源电路的小型化。
并且，在开关元件21的接通电阻相对温度存在正的关系，且漏电压在一定的漏电流下伴随着温度上升以规定的比率上升的情况下，如果导通电压为规定电压以上，则判定为半导体装置24处于过热状态(异常状态)，由此能够保护半导体装置24。
另外，虽然没有特别图示，但利用将逆电流防止二极管41的阴极电位进行了电阻分割后的电压，还能够由控制电路44检测出开关元件21接通的定时。
此外，在本实施方式中，举例说明了使用开关电源装置作为能量传递装置的情况，但本发明不限定于此，例如也可以使用交流逆变器装置等。
而且，在本实施方式中，如图1所示，举例说明了具备第一顶上半导体层9a及第二顶上半导体层9b双方的高耐压半导体元件23的情况，但本发明不限定于此，例如也可以是仅具备第一顶上半导体层9a的高耐压半导体元件。
(第二实施方式)
下面，参照图4，对本发明的第二实施方式涉及的半导体装置的构成进行说明。图4是针对构成本发明的第二实施方式涉及的半导体装置的高耐压半导体元件23A部分的构成进行表示的剖面图。其中，在图4中，对与前述第一实施方式中的构成要素相同的构成要素，赋予和第一实施方式中的图1所示的符号相同的符号，由此，在本实施方式中以与第一实施方式的不同点为中心进行说明，对公共点适当省略说明。
本实施方式与第一实施方式的不同点在于，取代了第一实施方式中的P型第一、第二顶上半导体层9a、9b，而设置了P型第一、第二内部半导体层16a、16b。
详细而言，在第一实施方式中如图1所示，在基极区域3与第一漏极区域7之间的漂移区域2的表面，与第一漏极区域7分离地形成有第一顶上半导体层9a。而且，在第一漏极区域7与第二漏极区域8之间的漂移区域2的表面，与第一、第二漏极区域7、8分离地形成有第二顶上半导体层9b。
与之相对，本实施方式如图4所示，在基极区域3与第一漏极区域7之间的漂移区域2中，与第一漏极区域7分离地形成有第一内部半导体层16a。在第一漏极区域7与第二漏极区域8之间的漂移区域2中，与第一、第二漏极区域7、8分离地形成有第二内部半导体层16b。
根据本实施方式，通过取代第一、第二顶上半导体层9a、9b而设置了第一、第二内部半导体层16a、16b，由于在使本实施方式中的高耐压半导体元件23A的耐压与第一实施方式中的高耐压半导体元件23的耐压为同程度时，可以使本实施方式中的漂移区域2的浓度比第一实施方式中的漂移区域2的浓度浓，所以，能够减小半导体装置的导通电阻。
并且，由于在第一实施方式中，主要是第二顶上半导体层9b下的漂移区域2被耗尽，而在本实施方式中，主要是第二内部半导体层16b周围的漂移区域2被耗尽，所以，与第一实施方式相比，可扩展漂移区域2中被耗尽的区域，能够更容易地夹断对TAP电极14输出的电压。
此外，本实施方式的高耐压半导体元件23A与第一实施方式的高耐压半导体元件23相比，可以通过一般的半导体工艺不增大制造成本地制造。
另外，在本实施方式中如图4所示，举例说明了具备第一内部半导体层16a及第二内部半导体层16b双方的高耐压半导体元件23A的情况，但本发明不限定于此，例如也可以是仅具备第一内部半导体层16a的高耐压半导体元件。
(第三实施方式)
下面参照图5，对本发明的第三实施方式涉及的半导体装置的构成进行说明。图5是构成本发明的第三实施方式涉及的半导体装置的开关元件21B部分的立体图。其中，在图5中，对与前述第一实施方式中的构成要素相同的构成要素，赋予和第一实施方式中的图1所示的符号相同的符号，由此，在本实施方式中以与第一实施方式的不同点为中心进行说明，针对公共点适当省略说明。
本实施方式与第一实施方式的不同点在于，在第一漏极区域的基础上设置了集电极区域(参照图5：17)，将开关元件IGBT化。
详细而言，第一，第一实施方式在漂移区域2的表面如图1所示，形成有第一漏极区域7。与之相对，本实施方式在漂移区域2的表面如图5所示，形成有P型集电极区域17及与该集电极区域17相邻的N+型第一漏极区域18。
第二，第一实施方式中设置有与基极区域3及源极区域4电连接的源电极11。与之相对，本实施方式中设置有与基极区域3及源极区域4电连接的发射极/源电极19。
第三，第一实施方式中设置有与第一漏极区域7电连接的漏电极13。与之相对，本实施方式中设置有与集电极区域17及第一漏极区域18电连接的集电极/漏电极20。
在开关元件21B中，如果使集电极/漏电极20与发射极/源电极19间正偏压、对栅电极12施加正电压，则开始从第一漏极区域18经过源极区域4向发射极/源电极19流动电流(MOSFET动作)。然后，如果集电极区域17下的漂移区域2的电位比集电极区域17的电位下降了约0.6V，则从集电极区域17向漂移区域2注入空穴，从MOSFET动作切换为IGBT动作。由此，可以减小半导体装置的导通电阻。
而且，由于接通时可以从第一漏极区域18拽出电子，所以，能够加速开关速度。
另外，本实施方式的开关元件21B与第一实施方式的开关元件21相比，能够通过一般的半导体工艺不增大制造成本地制造。
此外，本实施方式对在第一漏极区域18的基础上设置了集电极区域17的构成进行了具体说明，但本发明不限定于此，例如也可以是取代第一漏极区域而只设置集电极区域的构成。
另外，在第一～第三实施方式中，举例说明了半导体装置和半导体集成电路形成在独立的半导体基板的情况，但本发明不限定于此，也可以使两者形成在公共的半导体基板上。
而且，在第一～第三实施方式中，举例说明了电流相对半导体基板1横向流动的横型半导体装置，但本发明不限定于此，也可以是电流相对半导体基板纵向流动的纵型半导体装置。
并且，在第一、第三实施方式中，举例说明了具备形成在漂移区域2的表面上的第一、第二顶上半导体层9a、9b的半导体装置，另一方面，在第二实施方式中，举例说明了具备形成在漂移区域2中的第一、第二内部半导体层16a、16b的半导体装置，但本发明不限定于此。即，即使在不具备顶上半导体层及内部半导体层的半导体装置中，也可能够应用本发明。
工业上的可利用性
由于本发明在第一漏电极相对源电极为负偏压的情况下，也能够防止在半导体集成电路中发生闭锁，所以，可以使第一漏电极相对源电极为负偏压，因此，在半导体装置及使用了该半导体装置的能量传递装置中是有用的。

Claims (13)

1、一种半导体装置，具备含有开关元件和JFET元件的高耐压半导体元件，其中，
所述高耐压半导体元件具备：形成在第一半导体基板的表面的第一导电型的漂移区域；
在所述第一半导体基板的表面与所述漂移区域相邻形成的第二导电型的基极区域；
在所述基极区域的表面与所述漂移区域分离形成的第一导电型的源极区域；
形成在所述源极区域与所述漂移区域之间的所述基极区域上的栅极绝缘膜；
在所述漂移区域的表面与所述基极区域分离形成的区域；
在所述漂移区域的表面与所述区域分离形成的第一导电型的第二漏极区域；
形成在所述第一半导体基板上，与所述基极区域及所述源极区域电连接的源电极；
形成在所述栅极绝缘膜上的栅电极；
形成在所述第一半导体基板上，与所述区域电连接的电极；和
形成在所述第一半导体基板上，与所述第二漏极区域电连接的第二漏电极；
所述第二漏电极与在第二半导体基板的表面上形成的第二导电型的逆电流防止层电连接，
所述逆电流防止层被形成在所述第二半导体基板中的第一导电型的阱层覆盖。
2、根据权利要求1所述的半导体装置，其特征在于，
所述区域是第一导电型的第一漏极区域，
所述电极是第一漏电极。
3、根据权利要求1所述的半导体装置，其特征在于，
所述第一半导体基板与所述第二半导体基板独立形成。
4、根据权利要求1所述的半导体装置，其特征在于，
所述第一半导体基板与所述第二半导体基板共同形成。
5、根据权利要求2所述的半导体装置，其特征在于，
所述第一半导体基板的导电型是第二导电型，
所述高耐压半导体元件还具备：在所述基极区域与所述第一漏极区域之间的所述漂移区域的表面和所述第一漏极区域分离形成，并与所述基极区域电连接的第二导电型的第一顶上半导体层。
6、根据权利要求2所述的半导体装置，其特征在于，
所述第一半导体基板的导电型是第二导电型，
所述高耐压半导体元件还具备：在所述基极区域与所述第一漏极区域之间的所述漂移区域中和所述第一漏极区域分离形成，并与所述基极区域电连接的第二导电型的第一内部半导体层。
7、根据权利要求1所述的半导体装置，其特征在于，
所述区域是第二导电型的集电极区域，
所述电极是集电极电极，
所述集电极电极与所述集电极区域电连接。
8、根据权利要求1所述的半导体装置，其特征在于，
所述区域包括：第二导电型的集电极区域、和与该集电极区域相邻的第一导电型的第一漏极区域，
所述电极是集电极/漏电极，
所述集电极/漏电极与所述集电极区域及所述第一漏极区域电连接。
9、一种能量传递装置，具备：权利要求1～8中任意一项所述的半导体装置；
半导体集成电路，其具备含有所述逆电流防止层及所述阱层的逆电流防止二极管、和对反复开闭主电流的所述半导体装置的开闭进行控制的控制电路；
直流电压源；和
变压器；
所述变压器含有：与所述半导体装置及所述直流电压源串联连接的初级绕组、和与负载连接的第一次级绕组，
从所述变压器的所述第一次级绕组向所述负载供给电力，
所述半导体装置的所述第二漏电极与所述半导体集成电路的所述逆电流防止层电连接。
10、根据权利要求9所述的能量传递装置，其特征在于，
所述变压器还包含与所述控制电路连接的第二次级绕组，
从所述变压器的所述第二次级绕组向所述控制电路供给电力。
11、根据权利要求9所述的能量传递装置，其特征在于，
所述逆电流防止二极管还含有：在所述阱层的表面与所述逆电流防止层分离形成的第一导电型的阴极接触区域；
形成在所述第二半导体基板上，与所述逆电流防止层电连接的阳极电极；和
形成在所述第二半导体基板上，与所述阴极接触区域电连接的阴极电极；
所述阳极电极与所述半导体装置的所述第二漏电极连接。
12、根据权利要求9所述的能量传递装置，其特征在于，
所述半导体集成电路还具备第一导电型的第一晶体管；
所述第一晶体管借助第一电阻及所述逆电流防止二极管与所述半导体装置的所述第二漏电极连接，
所述第一晶体管借助第二电阻与接地电位连接，
所述第一晶体管的栅极电位与所述开关元件的栅极电位同步。
13、根据权利要求9所述的能量传递装置，其特征在于，
所述半导体集成电路还具备第一导电型的第二晶体管，
借助电阻及所述第二晶体管将所述半导体装置的所述第二漏电极与所述控制电路连接，
所述第二晶体管被所述控制电路控制成当向所述控制电路供给电流的偏压电源端子的电压为规定电压以下时导通。
CNA2009101327058A 2008-04-15 2009-04-14 半导体装置及使用了该半导体装置的能量传递装置 Pending CN101562177A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008105998A JP2009259972A (ja) 2008-04-15 2008-04-15 半導体装置、及び該半導体装置を用いたエネルギー伝達装置
JP2008105998 2008-04-15

Publications (1)

Publication Number Publication Date
CN101562177A true CN101562177A (zh) 2009-10-21

Family

ID=41163841

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101327058A Pending CN101562177A (zh) 2008-04-15 2009-04-14 半导体装置及使用了该半导体装置的能量传递装置

Country Status (3)

Country Link
US (1) US8017996B2 (zh)
JP (1) JP2009259972A (zh)
CN (1) CN101562177A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545571A (zh) * 2010-12-10 2012-07-04 立锜科技股份有限公司 应用在切换式电源供应器的电流感测电路
CN105322935B (zh) * 2014-07-30 2018-07-06 英飞凌科技股份有限公司 智能半导体开关

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8569842B2 (en) * 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
KR101671651B1 (ko) 2012-10-16 2016-11-16 아사히 가세이 일렉트로닉스 가부시끼가이샤 전계 효과 트랜지스터 및 반도체 장치
CN103000626B (zh) * 2012-11-28 2015-08-26 深圳市明微电子股份有限公司 合成结构的高压器件及启动电路
JP6562359B2 (ja) 2014-06-17 2019-08-21 パナソニックＩｐマネジメント株式会社 半導体装置
US9590507B1 (en) 2015-12-18 2017-03-07 Infineon Technologies Austria Ag Auxiliary supply for a switched-mode power supply controller using bang-bang regulation
US10153702B2 (en) 2017-02-07 2018-12-11 Infineon Technologies Austria Ag Switched-mode power supply controller using a single pin for both input voltage sensing and control of power supply charging

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592014A (en) 1987-02-26 1997-01-07 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
JP3158738B2 (ja) 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
US5285369A (en) 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JPH09266256A (ja) 1996-03-28 1997-10-07 Yokogawa Electric Corp 高耐圧ｍｏｓトランジスタ及びスイッチング電源装置
US5894164A (en) 1996-09-17 1999-04-13 Kabushiki Kaisha Toshiba High voltage semiconductor device
JP3560432B2 (ja) * 1996-12-18 2004-09-02 株式会社日立製作所 Ｍｏｓトランジスタの駆動装置
JP4046383B2 (ja) * 1997-04-01 2008-02-13 株式会社ルネサステクノロジ 半導体集積回路装置
JPH1169814A (ja) * 1997-08-14 1999-03-09 Toshiba Corp 電源装置およびその並列運転制御回路
JP4357127B2 (ja) 2000-03-03 2009-11-04 株式会社東芝 半導体装置
JP3548826B2 (ja) * 2001-09-07 2004-07-28 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
US6865093B2 (en) 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545571A (zh) * 2010-12-10 2012-07-04 立锜科技股份有限公司 应用在切换式电源供应器的电流感测电路
CN105322935B (zh) * 2014-07-30 2018-07-06 英飞凌科技股份有限公司 智能半导体开关

Also Published As

Publication number Publication date
US8017996B2 (en) 2011-09-13
US20090257249A1 (en) 2009-10-15
JP2009259972A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
CN101562177A (zh) 半导体装置及使用了该半导体装置的能量传递装置
CN105074922B (zh) 半导体器件
US9530885B2 (en) Normally on high voltage switch
US8841744B2 (en) Semiconductor apparatus
US9478543B2 (en) Semiconductor integrated circuit
CN101393916B (zh) 形成高电容二极管的方法及其结构
CN101587912A (zh) 半导体装置
KR20110019710A (ko) 집적 레지스터를 가진 고전압 트랜지스터 장치
WO2016002508A1 (ja) 半導体集積回路装置
CN1953203B (zh) 高耐压半导体开关元件及使用其的开关电源装置
KR20160029602A (ko) 전력 반도체 장치
JPH0215677A (ja) 単一導電型ｕｍｏｓ電界効果半導体デバイス
TWI629785B (zh) 高電壓積體電路的高電壓終端結構
CN106684073B (zh) Fet-双极晶体管组合
US6940126B2 (en) Field-effect-controllable semiconductor component and method for producing the semiconductor component
JP2009260119A (ja) 半導体装置、及び該半導体装置を用いたエネルギー伝達装置
CN109216461B (zh) 集成肖特基二极管的u型源槽vdmosfet器件
US6525392B1 (en) Semiconductor power device with insulated circuit
TWI517414B (zh) 具有增強崩潰電壓之蕭基特二極體
US6441446B1 (en) Device with integrated bipolar and MOSFET transistors in an emitter switching configuration
US20150378375A1 (en) Cascode Circuit
JP4514369B2 (ja) 半導体装置及びその製造方法
JPH09266256A (ja) 高耐圧ｍｏｓトランジスタ及びスイッチング電源装置
Lee et al. Dual-gate shorted-anode LIGBT with p/sup+/injector eliminating the negative resistance regime
CN109192776B (zh) 集成肖特基二极管的u型源槽vdmosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091021