CN101562141A - 电子器件的制造方法及制造装置 - Google Patents

电子器件的制造方法及制造装置 Download PDF

Info

Publication number
CN101562141A
CN101562141A CNA200910132839XA CN200910132839A CN101562141A CN 101562141 A CN101562141 A CN 101562141A CN A200910132839X A CNA200910132839X A CN A200910132839XA CN 200910132839 A CN200910132839 A CN 200910132839A CN 101562141 A CN101562141 A CN 101562141A
Authority
CN
China
Prior art keywords
sheet material
resin
material resin
heated
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200910132839XA
Other languages
English (en)
Other versions
CN101562141B (zh
Inventor
久米宗一
胜部彰夫
田中启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101562141A publication Critical patent/CN101562141A/zh
Application granted granted Critical
Publication of CN101562141B publication Critical patent/CN101562141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种电子器件的制造方法及其制造装置，该电子器件的制造方法及其制造装置即使使用溶剂挥发量较多的片材树脂，也可以得到较高的树脂填充性，抑制对已安装的元件的接合部的损坏，不产生空隙。在“片材树脂层叠工序”中，在金属制的底板(21)上依次层叠隔离物(22)、安装基板(23)以及片材树脂(24)，在其上部进一步配置隔离物(25)，装入包装(30)内，形成装有基板的包装(50)。之后，在“溶剂挥发工序”中，将装有基板的包装(50)放置在加热层压装置的加热台上，减压并将温度加热至不到片材树脂(24)的固化温度。据此使片材树脂中的溶剂挥发。在“树脂填充封固工序”中，将包装(30)进行密封，将层压包装进行密封，打开真空室，返回大气压下。之后，在保持包装的状态下进行加热，使片材树脂正式固化。

Description

电子器件的制造方法及制造装置
技术领域
本发明涉及例如芯片尺寸封装的电子器件的制造方法及其制造装置。
背景技术
以往，为了实现包括半导体裸芯片等芯片状电子功能元件的封装的小型化及轻薄化，正进行各种结构的芯片尺寸封装(CSP，chip size package)的开发。
作为以这样的目的进行树脂封固封装的技术在专利文献1中有所披露。
图1是专利文献1所披露的电子器件制造时的各工序图。
首先，在安装工序中，如图1(A)所示，在安装集合基板11上通过突起状电极3安装元件；在配置工序中，在各元件2上配置树脂薄膜12。在接下来的真空包装工序中，如图1(B)所示，将安装集合基板11与安装的各元件2与树脂薄膜12的层叠体装入真空包装用的袋13，对该袋13的内部减压，袋13的开口部的附近从两侧被热粘接用加热器粘接，将开口部封闭。
之后，如图1(C)所示，将每个袋13的温度加热至不到树脂薄膜12的固化温度。
据此，在被袋13真空包装的安装集合基板11上安装的各元件2之间，会浸入软化的树脂薄膜12，被来自树脂薄膜12的封固树脂先质4a封固。
在下面的固化工序中，各元件2与安装集合基板11被进一步加热至来自树脂薄膜12的封固树脂先质4a的固化温度，使封固树脂先质4a固化。结果如图1(D)所示，各元件2分别被封固树脂部4覆盖。
之后，在分割工序中如图1(E)所示，将安装集合基板11按照每个元件2沿虚拟分割线9进行分割。
专利文献1：再公表专利WO2005/071731号公报
发明内容
由于伴随着上述的减压及加热的树脂封固，除加热工序之外的工序一般是在室温下的工艺，所以可使用的树脂的粘度物理参数被限定。假设在使用脱离该物理参数的树脂材料时，存在的问题是：会给已安装的元件或接合部造成损坏；或者由于粘度高，流动性不够，不能确保所需的填充性。
另外，有的树脂包含挥发性的溶剂成分，但在正式固化时在该成分挥发的过程中有可能产生空隙(void，未填充树脂而留下的气泡)，导致填充不良或外观品质下降。因此，存在的问题是：需要严格限制挥发性溶剂成分的含有量；或者可使用的树脂材料限于无溶剂类材料。
并且，若芯片状电子功能元件大于某种程度以上，则树脂向该芯片状电子功能元件与安装集合基板之间的填充不够，即不完全形成底部填充(underfill)。因此，接合强度有可能不够。
因此，本发明的目的在于提供一种解决上述问题的电子器件的制造方法及其制造装置，以提高树脂的填充性，抑制对于已安装的元件的接合部的损坏，防止产生空隙，扩展可用作为封固树脂的树脂的物理参数的范围。
为解决上述问题，本发明如下进行电子器件的制造。
(1)制造电子器件，具有：
将多个芯片状电子功能元件分别安装在安装集合基板上的电子功能元件安装工序；
在安装有上述电子功能元件的上述安装集合基板上配置片材树脂，构成上述安装集合基板与上述片材树脂的层叠体的片材树脂层叠工序；
将上述层叠体装入具有阻气(gas barrier)性的袋，在减压下将温度加热至不到上述片材树脂的固化温度而使上述片材树脂中的溶剂挥发的溶剂挥发工序；
密封上述袋，对上述层叠体施加大气压或者超过大气压的压力，并且通过将上述层叠体加热到上述片材树脂的固化温度，在上述多个芯片状电子功能元件与上述安装集合基板之间填充上述片材树脂后，使上述片材树脂固化，将上述各电子功能元件在上述安装集合基板上进行树脂封固的树脂填充封固工序；以及
将包括上述被树脂封固的各电子功能元件的上述安装集合基板按照每个电子功能元件进行分割的分割工序。
根据该制造方法，通过在溶剂挥发工序中在减压时对片材树脂加热，使其粘度与室温时相比下降，不仅会降低树脂流动压力导致对器件或接合部的损坏，防止封固时的接合部毁坏，而且空隙或在树脂填充时混入树脂内的气泡(以下称作“空气混入”。)也会消失，树脂向空隙的浸入性、填充性也会提高。
另外，通过在溶剂挥发工序中将片材树脂在减压下加热(边减压边加热，或者边加热边减压)，可以使与以往加工方法的固化过程中产生的相同量的溶剂成分挥发蒸腾，在之后进行的树脂填充封固工序(正式固化过程)中，由于溶剂成分残留量已经减少，所以不会产生因溶剂的挥发所导致的空隙，也不会对元件产生损坏。因此，由于在树脂填充封固工序(正式固化过程)中也不需要进行例如将升温速度变慢这样的温度分布的控制，仅通过加热至片材树脂的固化温度以上就可以使上述片材树脂正式固化，所以也可以缩短固化时间(工艺时间)。另外，由于不用严格管理片材树脂中的溶剂量就可以进行无空隙的封固，所以可以降低管理成本。
(2)在上述树脂填充封固工序中，在密封上述袋的状态下，在返回大气压环境的状态下对上述层叠体加热。
根据该制造方法，不需要用于满足加压+加热+真空功能的大型压床或因此所需的大型真空室和泵等，用廉价的装置就可以得到同样的效果，能以低成本的工艺进行制造。另外，在树脂填充封固工序中，由于在大气压环境下仅通过加热至片材树脂的固化温度以上就可以使上述片材树脂正式固化，所以也可以缩短固化时间(工艺时间)，不必严格管理片材树脂中的溶剂量，可以降低管理成本。
(3)在上述树脂填充封固工序中，在密封上述袋的状态下，在利用加压装置施加大气压以上的压力的状态下对上述层叠体加热。
根据该制造方法，在溶剂挥发工序中，在出现因未从片材树脂跑掉的溶剂等而产生的空隙、或空气混入时，之后该气体挥发、膨胀，可能产生较大的空隙或者空气混入而形成的空间，但通过利用加压装置施加压力并提高至固化温度，可以使空隙或空气混入消失。
(4)在上述树脂填充封固工序中，对于上述层叠体，暂时将温度加热至不到上述片材树脂的固化温度，之后将温度加热至上述片材树脂的固化温度以上。
根据该制造方法，由于在温度不到上述片材树脂的固化温度下，在树脂的粘性下降的状态下加压，所以树脂的流动性非常好。因此，即使对于更大的芯片状电子功能元件，树脂也能填充至其下表面与安装集合基板之间。
为了解决上述问题，本发明的电子器件的制造装置构成如下。
(5)包括：
将在安装有多个芯片状电子功能元件的安装集合基板上配置片材树脂而成的层叠体，装入具有阻气性的袋的状态下进行减压的室；
对上述室内减压并且将温度加热至不到上述片材树脂的固化温度，使上述片材树脂中的溶剂挥发的减压下加热单元；以及
密封上述袋，在返回大气压环境后，通过将上述层叠体加热到上述片材树脂的固化温度，使上述片材树脂固化，将上述各电子功能元件在上述安装集合基板上进行树脂封固的加压加热固化单元。
根据该结构，不需要用于满足加压+加热+真空功能的大型压床或因此所需的大型真空室和泵等，用廉价的装置可以得到同样的效果，能以低成本的工艺进行制造。
(6)包括：
将在安装有多个芯片状电子功能元件的安装集合基板上配置片材树脂而成的层叠体，装入具有阻气性的袋的状态下减压的室；
对上述室内减压并且将温度加热至不到上述片材树脂的固化温度，使上述片材树脂中的溶剂挥发的减压下加热单元；以及
密封上述袋，对上述层叠体施加大气压以上的压力，并且将上述层叠体的温度加热至不到上述片材树脂的固化温度，之后通过将上述层叠体加热至上述片材树脂的固化温度以上，使上述片材树脂固化，将上述各电子功能元件在上述安装集合基板上进行树脂封固的加压加热固化单元。
根据该结构，因在减压下加热单元中未从片材树脂跑掉的溶剂等而产生的空隙或由于空气的混入产生的空气混入，会利用加压加热固化单元而消失。另外，由于在温度不到上述片材树脂的固化温度下，在树脂的粘性下降的状态下加压，所以即使对于更大的芯片状电子功能元件，树脂也能填充至其下表面与安装集合基板之间。
根据本发明，降低树脂流动压力所引起的对器件或接合部造成的损坏，可以防止封固时的接合部毁坏。另外，空隙或空气混入消失，提高树脂向空隙的浸入性、填充性。另外，不会产生因溶剂的挥发而导致的空隙，不会对元件产生损坏。并且，即使对于以往难以处理的较大的芯片状电子功能元件，树脂也能填充至其下表面与安装集合基板之间。
附图说明
图1是专利文献1所披露的电子器件制造时的各工序图。
图2是表示第一实施方式的片材树脂层叠工序的状态和树脂填充封固工序的状态的剖视图。
图3是进行第一实施方式的溶剂挥发工序和树脂填充封固工序的处理的装置的结构图。
图4是表示使用图3所示的加热层压装置及真空室，制造电子器件的电子器件的制造方法的各工序的图。
图5是表示对于以往使用的封固用树脂及在本发明中可应用的树脂的、树脂对于温度的粘度以及来自树脂的溶剂挥发量的特性。
图6是由本发明的第一实施方式所涉及的制造方法制造的电子器件和由以往的制造方法制造的电子器件的放大外观图(照片)及放大剖视图(照片)。
图7是表示第二实施方式所涉及的电子器件的制造方法的各工序的图。
图8是表示第二实施方式所涉及的电子器件的制造方法的树脂填充封固工序的后半部工序的图。
图9是由图8所示的温热静液压加压法进行的加热、加压分布图的例子。
图10是表示在第三实施方式所涉及的树脂填充封固工序中，对装有基板的包装加热加压的状态的图。
标号说明
21…底板
22、25…隔离物
23…安装基板(安装集合基板)
24…片材树脂
30…包装
40…芯片状电子功能元件
41…连接端子
42…金属纳米粒子凸点
50…装有基板的包装
51…加热台
52…密封加热器
53…密封用抵板
54…吸入导管
55…盖板
60…加压容器
61…加热加压水
71…单轴压床装置的台
72…单轴压床装置的可动部
S…密封部
V…空隙
具体实施方式
《第一实施方式》
参照图2～图6说明本发明的第一实施方式所涉及的电子器件的制造方法及其制造装置。
图2是表示在片材树脂层叠工序中的状态和在树脂填充封固工序中的状态的剖视图。
之后会详细说明各工序，在片材树脂层叠工序中，如图2(A)所示，与相当于本发明所涉及的“安装集合基板”的安装基板23层叠片材树脂24，并将其夹入隔离物22、25之间，进一步在将这些层叠体配置在底板21的上部的状态下，装入具有阻气性的袋(以下称作“包装”。)30，构成装有基板的包装50。
图2(B)是表示安装在此时的安装基板23上的、芯片状电子功能元件(例如半导体元件)40的安装状态的局部放大剖视图。在安装基板23的上表面形成金属纳米粒子等形成的凸点42，芯片状电子功能元件40的电路图案形成面的连接端子41利用凸点42进行连接。
在树脂填充封固工序中，如图2(C)所示，包装30被密封部S密封，返回大气压环境，从而上述层叠体在包装30内部被大气压加压，进行树脂封固。
图2(D)是表示芯片状电子功能元件40周围的树脂封固的形态的局部放大剖视图。这样安装在安装基板23的表面的芯片状电子功能元件40的周围以及在芯片状电子功能元件40与安装基板23的间隙部也填充片材树脂24。
图3是进行溶剂挥发工序和树脂填充封固工序的处理的装置的结构图。图3(B)是主要部分的剖视图；图3(A)是主要部分的俯视图。该装置是加热层压装置，包括：配置图中的装有基板的包装50(图2(A)所示的状态)的加热台(减压下加热单元)51；将装有基板的包装50的包装30的密封部S进行密封的密封加热器52；密封用抵板53；吸入导管54；以及覆盖这些的盖板55。关闭该盖板55，在到达规定的真空度后维持该状态规定的时间后，密封加热器52和密封用抵板53动作，使得从上下夹住成为包装30的密封部S的部位，对包装30的该部位进行加压、加热，形成密封部S，将装有基板的包装50进行密封。加热台51利用筒形加热板或感应加热等，对装有基板的包装50加热。
该加热层压装置装入未图示的真空室内，利用真空泵在减压时对真空室内减压。
图4用图表示使用图3所示的加热层压装置及未图示的真空室来制造电子器件的电子器件的制造方法的各工序。
首先，在“电子功能元件安装工序”中，在氧化铝等陶瓷基板、玻璃环氧等树脂基板的安装基板23的上表面形成金属纳米粒子等形成的凸点42，使用该凸点，以面朝下(face down)方式在安装基板23上分别安装多个芯片状电子功能元件40(参照图2)。
接下来，在“片材树脂层叠工序”中，如图4(A)所示，在金属制的底板21上依次层叠隔离物22、安装基板23以及片材树脂24，如图4(B)所示，通过在其上部进一步配置隔离物25并装入包装30内，形成装有基板的包装50。
另外，上述隔离物22、25是用于使具有粘性的片材树脂24不会粘贴在包装30的内表面，只要能达到这样的目的，对其材质没有特别限制。另外在包装的内表面本身具有脱模功能时，也可以不用隔离物22、25将安装基板23和片材树脂24夹入。例如可以利用涂覆脱模剂等方法而赋予这样的脱模功能。
作为包装30，使用具有柔软性和阻气性、在内层具有密封层的层压包装。上述底板21防止包装收缩时安装基板的翘曲或外部损坏。
另外，在安装基板23具有足够的刚性、在包装收缩时的翘曲是可以忽略的程度时，也可以不配置底板21而形成装有基板的包装50。
上述片材树脂是将封固树脂形成为片材状，搭载在安装基板的元件搭载面。该片材树脂具有完全覆盖安装元件的搭载区域的尺寸，使用厚度比搭载元件高度要厚(例如相对于元件高度约180μm，其厚度为230μm左右)的树脂。该厚度可以根据搭载元件在安装基板内的集成度而适当决定。
之后，在“溶剂挥发工序”中，如图4(C)及图3所示，将装有基板的包装50放置在加热层压装置的加热台上，减压并将温度加热至不到片材树脂24的固化温度。据此可以使片材树脂中的溶剂挥发。
具体而言，放置在加热台51上之后，进行70～120℃的加热，之后关闭真空室开始减压，使其到达规定的真空度(120Pa左右)。
上述加热和减压的时刻，只要在期望的真空度到达时刻能到达期望的温度(树脂温度)，就可以任意变更。与到达期望的温度时的真空度相比，最终到达的真空度更高也没关系。另外，到达温度是在基于片材树脂的温度-粘度特性、安装基板的空隙的状态和树脂的浸入量、以及片材树脂的溶剂成分的挥发量在正式固化后不产生空隙的范围内决定的。
在真空度及温度到达规定值后进行时间管理。例如等待经过30s左右的时间。
接下来，在“树脂填充封固工序”中，如图4(D)所示，将包装30进行密封，将层压包装进行密封，打开真空室，返回大气压下。之后，如图4(E)所示，在保持包装的状态下进行大气压下的固化条件即175℃/小时的加热处理，使树脂正式固化。
在上述加热处理中，也可以首先在温度不到片材树脂的固化温度下保持规定时间，之后加热至片材树脂的固化温度以上的温度，以这样的两个阶段进行加热。
进而，之后，在“分割工序”中，将包装开封，去掉底板21、和隔离物22、25，通过将安装基板23进行切割或者划线分割，成为多个子基板。
图5是表示对于以往使用的封固用树脂及在本发明中可应用的片材树脂的、片材树脂对于温度的粘度、以及从片材树脂的溶剂挥发量的特性。
在该图5中，特性曲线V1表示以往的封固用树脂的对于温度变化的树脂的粘度的特性。另外，特性曲线S1表示该以往的封固用树脂的对于温度变化的溶剂挥发量的特性。
以往的封固温度是室温，在该以往的封固用树脂进行树脂封固后加热至树脂固化设定温度的阶段，如特性曲线S1所示从树脂仅挥发一点点溶剂。
另一方面，特性曲线V2表示利用本发明可以首次应用的某种树脂的对于温度变化的树脂的粘度的特性。另外，特性曲线S2表示由本发明的电子器件的制造方法而产生的、因温度变化所引起的溶剂挥发量的变化。
由于在本发明中，将在溶剂挥发工序中的设定温度设定得高于该树脂的溶剂挥发温度(特性曲线S的最高温度)，所以随着减压下的温度上升，溶剂会挥发。所以，在之后，如图4(D)、(E)所示，在对包装进行密封并返回大气压环境时，溶剂已经从树脂中挥发。因此，即使使用与这样以往的封固用树脂相比溶剂挥发量更多的树脂，也可以制造没有空隙的电子器件。例如即使含有0.1wt％以上的溶剂成分，也可以应用。
顺便提及，若使用如特性曲线V2、S2所示的本发明可应用的树脂，通过以往的制造方法进行树脂封固，则在为了正式固化的温度上升过程中，如图5的特性曲线S3所示，会有大量的溶剂挥发。由于该挥发的溶剂被封在包装内，所以这会成为空隙出现。
图6是由本发明的实施方式所涉及的电子器件的制造方法制造的电子器件和由以往的制造方法制造的电子器件的放大外观图(照片)及放大剖视图(照片)。
根据本发明，如图6(B)所示，可知在芯片状电子功能元件40的周围和与安装基板23之间也不会产生空隙等，片材树脂24完全填充。另外，其外观如图6(A)所示，也比较好。
与之相反，在使用相同的片材树脂由以往的制造方法制造时，如图6(D)所示，可知在芯片状电子功能元件40的周围以及芯片状电子功能元件40与安装基板23之间会产生空隙V。另外，其外观也如图6(C)所示，其品质显著下降。
另外，芯片状电子功能元件的连接端子的接合材料不限于金属纳米粒子，可以使用导电性粘接剂、焊锡等各种材料。另外，还可以应用Au凸点接合形成的接合、引线键合、以及它们的组合形成的接合。
利用以上所示的方法，可以取得如下效果。
在将包装30进行密封之后，返回大气压下时，在包装内的压力(由真空度和密封时的内容积决定)与大气压之间产生差强压，包装30按压内容物。此时由于片材树脂24变形而对芯片状电子功能元件40会施加应力，但一般而言，由于通过对封固树脂加热会使其低粘度化，所以可以降低对芯片状电子功能元件40的损坏，可以防止芯片状电子功能元件40及其接合部的毁坏。
同样，防止由于片材树脂与室温时相比低粘度化而产生的空隙或空气混入，提高树脂向空隙的浸入性、填充性。
由于在减压下对片材树脂加热，所以与在大气压下加热时比较，会在更低温下有大量的溶剂成分从片材树脂挥发蒸腾，在包装后进行的正式固化加热过程中，成为空隙产生原因的溶剂成分不会残留，或者减少得非常少。所以不会产生空隙。其结果是，不受树脂材料有无溶剂带来的限制，可以使用很多树脂作为封固树脂，实现高可靠性及低成本化。
《第二实施方式》
参照图7～图9说明本发明的第二实施方式所涉及的电子器件的制造方法及其制造装置。
图7、图8用图表示电子器件的制造方法的各工序。图7(A)、(B)是表示在片材树脂层叠工序中的状态的剖视图，图7(C)是表示溶剂挥发工序中的状态的剖视图。另外，图7(D)是树脂填充封固工序的前半部工序。
在第二实施方式中，以搭载有较大的芯片状电子功能元件的电子器件作为对象。
首先，在片材树脂层叠工序中，如图7(A)所示，例如与安装有IC这样的较大的芯片状电子功能元件40的安装基板(安装集合基板)23层叠片材树脂24，并且在其上部层叠隔离物25，从而构成层叠体。
接下来，如图7(B)所示，将上述层叠体装入包装30，构成装有基板的包装50。
之后，在“溶剂挥发工序”中，如图7(C)所示，将装有基板的包装50放置在加热层压装置的加热台上，减压并将温度加热至不到片材树脂24的固化温度。据此使片材树脂中的溶剂挥发。
接下来，在“树脂填充封固工序”中，如图7(D)所示，将包装30进行密封，将层压包装进行密封，打开真空室，返回大气压下。
图7的(A)～(D)的各工序与第一实施方式的图4(A)～(D)所示的各工序基本相同。在第二实施方式中与第一实施方式不同的是，在树脂填充封固工序的后半部，对装有基板的包装50施加超过大气压的压力。
图8是表示接着图7(D)所示的树脂填充封固工序的前半部工序的后半部工序的图。如图7(D)所示，将包装30进行密封，将层压包装进行密封，打开真空室，返回大气压下后，利用图8所示的温热静液压加压法(WIP法)，对装有基板的包装50加热加压。
如图8所示，将装有基板的包装50装入加压容器60内，通过加热加压液体61进行加热及加压(加压加热固化单元)。
图9是利用图8所示的温热静液压加压法的加热、加压分布图的例子。
首先，加热至第一恒定温度Ta，另外，加压至规定压力P。该第一恒定温度Ta是不到片材树脂24的固化温度的温度，且是树脂粘性下降至片材树脂24的树脂流入芯片状电子功能元件的下表面与安装基板的表面之间所需的粘度的温度。使该第一恒定温度Ta持续规定时间T1。该时间T1是片材树脂24的树脂完全流入芯片状电子功能元件的下表面与安装基板的表面之间所需的时间。据此，使树脂浸入芯片状电子功能元件的下表面与安装基板的上表面之间。
之后，保持压力P为恒定，将温度提高至片材树脂24的固化温度以上的第二恒定温度Tb。使该状态持续规定时间T2。该时间T2是芯片状电子功能元件周围以及芯片状电子功能元件的下表面与安装基板的表面之间的树脂热固化所需的充分的时间。
接下来，使加热温度、加压压力缓缓下降，结束树脂填充封固工序的后半部工序。
另外，上述的实施方式是利用温热静液压加压法进行加热、加压的例子，但也可以使用水之外的惰性液体等，另外，也可以同样应用将气体加热、加压的压蒸(autoclave)法。
最后在分割工序中，将包装开封，去掉隔离物25，通过将安装基板23进行切割或者划线分割，成为多个子基板。
另外，在图9所示的例子中，分为保持不到片材树脂24的固化温度的温度Ta的时间、以及保持片材树脂24的固化温度以上的温度的时间，但也可以通过使加热温度缓缓上升，在加热温度不到片材树脂24的固化温度的时间内利用片材树脂的流动进行填充，在加热温度为片材树脂24的固化温度以上的时间内使片材树脂固化。
《第三实施方式》
参照图10说明本发明的第三实施方式所涉及的电子器件的制造方法及其制造装置。
图10是表示在树脂填充封固工序中、对装有基板的包装加热加压的状态的图。在第二实施方式中，是利用温热静液压加压法对装有基板的包装50加热加压，但在图10所示的例子中，是在单轴压床装置的台71上放置装有基板的包装50，利用单轴压床装置的可动部7，边加热边以规定按压力按压装有基板的包装50。
装有基板的包装50的构成由与图7(A)～(D)所示的工序相同的工序构成。
加压时的加热温度是不到片材树脂24的固化温度的温度，且是粘性下降至片材树脂24的树脂流入芯片状电子功能元件的下表面与安装基板的表面之间所需的粘度的温度。据此，使树脂浸入芯片电子功能元件的下表面与安装基板的上表面之间。
之后，保持压力P为恒定，将温度提高至片材树脂24的固化温度以上的温度。据此，芯片状电子功能元件周围以及芯片状电子功能元件的下表面与安装基板的表面之间的树脂热固化。
之后的工序与第一、第二实施方式的情况一样。
这样，若使用单轴压床装置，则由于以平坦性较高的刚体(台71及可动部72)对装有基板的包装加热和加压，所以因片材树脂流动而产生的树脂面的平面度提高。
另外，如安装基板是陶瓷基板时所示，由于该基板的凹凸或突起等有可能导致基板断裂时，也可以在装有基板的包装50和单轴压床装置的台71及可动部72之间夹有橡胶片材等、比陶瓷或树脂柔软的弹性体或柔软体。

Claims (6)

1.一种电子器件的制造方法，其特征在于，具有：
将多个芯片状电子功能元件分别安装在安装集合基板上的电子功能元件安装工序；
在安装有所述芯片状电子功能元件的所述安装集合基板上配置片材树脂，构成所述安装集合基板与所述片材树脂的层叠体的片材树脂层叠工序；
将所述层叠体装入具有阻气性的袋，在减压下将温度加热至不到所述片材树脂的固化温度以使所述片材树脂中的溶剂挥发的溶剂挥发工序；
密封所述袋，对所述层叠体施加大气压或者超过大气压的压力，并且通过将所述层叠体加热到所述片材树脂的固化温度，在所述芯片状电子功能元件与所述安装集合基板之间填充所述片材树脂后，使所述片材树脂固化，将所述芯片状电子功能元件在所述安装集合基板上进行树脂封固的树脂填充封固工序；以及
将包括所述被树脂封固的电子功能元件的所述安装集合基板按照每个电子功能元件进行分割的分割工序。
2.如权利要求1所述的电子器件的制造方法，其特征在于，
所述树脂填充封固工序中，
在密封所述袋的状态下，在返回大气压环境的状态下对所述层叠体加热。
3.如权利要求1所述的电子器件的制造方法，其特征在于，
所述树脂填充封固工序中，
在密封所述袋的状态下，在利用加压装置施加大气压以上的压力的状态下对所述层叠体加热。
4.如权利要求2或3所述的电子器件的制造方法，其特征在于，
所述树脂填充封固工序中，
暂时将所述层叠体加热至不到所述片材树脂的固化温度之后，将其加热至所述片材树脂的固化温度以上的温度。
5.一种电子器件的制造装置，其特征在于，包括：
将安装有多个芯片状电子功能元件的安装集合基板上配置片材树脂而得到的层叠体、在装入具有阻气性的袋的状态下进行减压的室；
对所述室内减压并且将温度加热至不到所述片材树脂的固化温度、以使所述片材树脂中的溶剂挥发的减压下加热单元；以及
密封所述袋，在返回大气压环境后，通过将所述层叠体加热到所述片材树脂的固化温度，使所述片材树脂固化，将所述芯片状电子功能元件在所述安装集合基板上进行树脂封固的加压加热固化单元。
6.一种电子器件的制造装置，其特征在于，包括：
将安装有多个芯片状电子功能元件的安装集合基板上配置片材树脂而得到的层叠体、在装入具有阻气性的袋的状态下减压的室；
对所述室内减压并且将温度加热至不到所述片材树脂的固化温度、以使所述片材树脂中的溶剂挥发的减压下加热单元；以及
密封所述袋，对所述层叠体施加大气压以上的压力，并且将所述层叠体的温度加热至不到所述片材树脂的固化温度之后，通过将所述层叠体加热至所述片材树脂的固化温度以上，使所述片材树脂固化，将所述芯片状电子功能元件在所述安装集合基板上进行树脂封固的加压加热固化单元。
CN200910132839XA 2008-04-16 2009-04-16 电子器件的制造方法及制造装置 Active CN101562141B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008106458 2008-04-16
JP2008106458 2008-04-16
JP2008-106458 2008-04-16
JP2008259168A JP5083161B2 (ja) 2008-04-16 2008-10-06 電子部品の製造方法及び製造装置
JP2008-259168 2008-10-06
JP2008259168 2008-10-06

Publications (2)

Publication Number Publication Date
CN101562141A true CN101562141A (zh) 2009-10-21
CN101562141B CN101562141B (zh) 2012-02-01

Family

ID=41131169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910132839XA Active CN101562141B (zh) 2008-04-16 2009-04-16 电子器件的制造方法及制造装置

Country Status (3)

Country Link
JP (1) JP5083161B2 (zh)
CN (1) CN101562141B (zh)
DE (1) DE102009017763B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105460888A (zh) * 2015-11-19 2016-04-06 博奥生物集团有限公司 一种芯片的封装方法
CN105938817A (zh) * 2015-03-03 2016-09-14 日东电工株式会社 中空型电子器件密封用片、和中空型电子器件封装件的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5223657B2 (ja) * 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
JP2012033885A (ja) * 2010-06-28 2012-02-16 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2013153012A (ja) * 2012-01-24 2013-08-08 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2017105527A (ja) * 2015-12-01 2017-06-15 信越化学工業株式会社 半導体封止用硬化性樹脂シートの梱包方法及び半導体封止用硬化性樹脂シートの梱包体
JP7394839B2 (ja) * 2019-03-29 2023-12-08 太陽ホールディングス株式会社 中空デバイス用ドライフィルム、硬化物および電子部品
TWI820917B (zh) 2022-09-19 2023-11-01 毅力科技有限公司 在電子模組上形成保護膜的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
JP4186667B2 (ja) * 2003-03-25 2008-11-26 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3870936B2 (ja) * 2003-07-14 2007-01-24 株式会社村田製作所 積層セラミック電子部品
TWI263403B (en) * 2004-01-22 2006-10-01 Murata Manufacturing Co Electronic component manufacturing method
JP2007129077A (ja) * 2005-11-04 2007-05-24 Casio Comput Co Ltd 半導体装置の製造方法及び脱泡装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105938817A (zh) * 2015-03-03 2016-09-14 日东电工株式会社 中空型电子器件密封用片、和中空型电子器件封装件的制造方法
CN105460888A (zh) * 2015-11-19 2016-04-06 博奥生物集团有限公司 一种芯片的封装方法
US10099218B2 (en) 2015-11-19 2018-10-16 Capitalbio Corporation Method for manufacturing and/or packaging a chip

Also Published As

Publication number Publication date
JP5083161B2 (ja) 2012-11-28
CN101562141B (zh) 2012-02-01
DE102009017763A1 (de) 2009-11-05
JP2009278058A (ja) 2009-11-26
DE102009017763B4 (de) 2014-12-04

Similar Documents

Publication Publication Date Title
CN101562141B (zh) 电子器件的制造方法及制造装置
JP4188337B2 (ja) 積層型電子部品の製造方法
JP4746646B2 (ja) 積層型電子部品
US8193644B2 (en) Pop precursor with interposer for top package bond pad pitch compensation
TWI413195B (zh) 減少模封膠體內氣泡之壓縮模封方法與裝置
US9028736B2 (en) Apparatuses and methods for fabricating semiconductor packages
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
CN109003907B (zh) 封装方法
CN106449525B (zh) 半导体封装件
KR20070085700A (ko) 적층형 패키징
TW201722681A (zh) 樹脂封裝裝置以及樹脂封裝方法
CN101436590A (zh) 具有提高的接合可靠性的层叠封装
JP2000243767A (ja) 半導体装置及びその製造方法
CN104428880A (zh) 覆有封装层的半导体元件和半导体装置的制造方法
US6960491B2 (en) Integrated circuit packaging for improving effective chip-bonding area
CN101471307B (zh) 半导体封装体及其制造方法
JP2005303267A (ja) 積層型電子部品
JP2002368028A (ja) 半導体パッケージ及びその製造方法
JP6820934B2 (ja) パワーモジュールおよびその製造方法
CN100440464C (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
JPS6328052A (ja) 電力用半導体モジュ−ル
US9721859B2 (en) Semi-hermetic semiconductor package
US20040180472A1 (en) Method of assembling a semiconductor device including sweeping (with a squeegee) encapsulant over the device repeatedly
CN103762200A (zh) 芯片封装件及其封装方法
WO2006020428A1 (en) Methods and systems for attaching die in stacked-die packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant