CN101556827B - 使用自升压对闪存器件编程的方法 - Google Patents

Abstract

一种对闪存器件编程的方法控制沟道升压电平以确保器件特性。通过施加编程电压给选择的存储单元以及施加通过电压给未选择的存储单元、以增量步进脉冲编程(ISPP)的方式对闪存器件进行编程。通过改变通过电压以使得在所述未选择的存储单元的沟道电压和字线电压之间保持预定范围的差距来执行所述编程。

Description

使用自升压对闪存器件编程的方法

相关申请的交叉引用 

本申请要求2008年4月11日提出的申请号为10-2008-0033603的韩国申请的优先权，其全部内容通过引用合并于此。 

技术领域

本发明涉及一种非易失性存储器件的操作，且特别地，涉及一种使用自升压对闪存器件编程的方法。 

背景技术

闪存器件特别是NAND闪存器件已被越来越多地用作数据存储介质。闪存器件以相对低的成本提供高的存储密度。最近，为增加小芯片的存储容量，开发了能够在一个存储单元中存储多于2位数据的多位单元。这种类型的存储单元总称为多层单元(MLC)。单层单元(SLC)包括一个具有两种状态(即编程/擦除)的存储单元。MLC可以在一个存储单元中存储2位、3位、4位或者更多位的数据。因此，MLC可以实现SLC存储容量两倍以上的存储容量。MLC通常具有两个或者更多个阈值电压分布，并且还具有对应于阈值电压分布的两个或者更多个数据存储状态。 

利用佛洛-诺罕隧穿效应(Fowler-Nordheim Tunneling)来擦除和编程NAND闪存器件。在编程期间，给选择的存储单元的字线施加预定编程电压，且给位线施加地电压。为防止对未选择的存储单元编程，给位线施加电源电压。当给选择的存储单元的字线施加编程电压以及给位线施加地电压时，在浮栅和存储单元的沟道之间形成高电场。通过该电场产生隧穿效应，其中沟道电子穿过浮栅和沟道之间的隧道氧化层。通过在浮栅中积聚电子，存储单元的阈值电压(Vt)增加。 

根据过编程问题和读取容限，NAND闪存器件中的处于编程状态的存储单元的阈值电压(Vt)分布是影响器件特性的重要因素。通过增量 步进脉冲编程(ISPP)法来编程MLC闪存器件，其中根据编程循环逐步增加编程电压。ISPP法精确地控制存储单元的阈值电压分布。当重复程序周期的编程循环时，编程电压(Vpgm)根据ISPP法而逐步增加。每个编程循环包括编程期和编程验证期。编程电压(Vpgm)被增加预定的阶跃电压(ΔV1)，并且对于每个编程循环保持编程时间为恒定值。 

在MLC闪存器件中，由于已编程存储单元的阈值电压被设置成在第一读取电压和通过电压(Vpass)之间被互相隔开，因此对已编程存储单元的阈值电压的控制是非常重要的因素。然而，很难控制由存储单元之间的串扰引起的干扰特性。而且，随着相应于单元尺寸的减少而导致的耦合率减少，沟道升压下降，因此变得更难确保编程干扰特性。当沟道升压不充分时，产生编程干扰。特别地，当沟道升压太高时，由于产生栅致漏极泄漏(GIDL)导致的热载流子注入(HCI)，第一字线也受到干扰。 

发明内容

本发明的实施方式致力于一种对闪存器件编程的方法，该方法通过改变施加给未选择的存储单元字线的通过电压来控制沟道升压电平以确保器件特性。 

在一个实施方式中，对闪存器件编程的方法是通过施加编程电压给选择的存储单元以及施加通过电压给未选择的存储单元、以增量步进脉冲编程(ISPP)的方式对闪存器件编程。通过相对于在ISPP的在前编程循环期间的在前通过电压而增加所述通过电压，其中所述通过电压被增加以使得在所述未选择的存储单元的沟道电压和字线电压之间保持预定范围的差距来执行所述编程。 

相对于编程电压的电平增加通过电压。优选地，当编程电压的电平高于1.9V时，通过电压被增加第一阶跃电压。 

相对于针对选择的存储单元而执行编程循环的次数来改变通过电压。优选地，在执行了编程循环总数目的一半之后，通过电压被增加第一阶跃电压。 

在又一个实施方式中，使用增量步进脉冲编程ISPP对闪存器件编 程的方法包括通过施加编程电压给选择的存储单元以及施加通过电压给未选择的存储单元而对选择的存储单元编程；验证选择的存储单元；当编程没有通过时，确定编程电压是否高于第一电压；以及当编程电压高于第一电压时，通过分别将逐渐增加第一阶跃电压的编程电压施加给选择的存储单元以及将相对于在ISPP的在前编程循环期间的在前编程电压增加第二阶跃电压的通过电压施加给未选择的存储单元而重复对选择的存储单元进行编程和验证，直到编程通过为止。 

在再一个实施方式中，一种使用增量步进脉冲编程ISPP对闪存器件编程的方法包括通过施加编程电压给选择的存储单元以及施加通过电压给未选择的存储单元而对选择的存储单元编程；验证选择的存储单元；确定编程循环的数目是否大于第一数目；以及当编程循环的数目大于第一数目时，通过分别将逐渐增加第一阶跃电压的编程电压施加给选择的存储单元以及将增加第二阶跃电压的通过电压施加给未选择的存储单元而重复对选择的存储单元进行编程和验证，直到编程通过为止。 

对选择的存储单元编程包括：接通漏极选择晶体管且关断源极选择晶体管；通过给位线施加电源电压而执行预充电；通过关断漏极选择晶体管而浮置存储单元的沟道；以及施加编程电压给选择的存储单元且施加通过电压给未选择的存储单元。 

附图说明

结合以下附图的详细描述，将更清楚地理解本公开的主题的以上以及其它的方面、特征和其它优点： 

图1是示出典型NAND闪存器件的单元串和页缓冲器的结构的视图； 

图2是常规的自升压编程法的时序图； 

图3是示出对NAND闪存器件的常规编程操作期间，单元串的电路模型的视图； 

图4是示出根据本发明的实施方式对闪存器件编程操作期间，编程电压和通过电压变化的视图； 

图5是示出为根据本发明的一个实施方式的对NAND闪存器件编程方法的流程图；以及 

图6是示出为根据本发明的另一个实施方式的对NAND闪存器件编程方法的流程图。 

具体实施方式

在下文中，将参照附图描述本发明的示例性实施方式。然而，这些实施方式仅用于说明性目的并不用于限制本发明的范围。 

在NAND闪存器件的编程/擦除操作中，单元的数据为“1”意味着其中阈值电压为负值(-)的已擦除单元，且单元的数据为“0”意味着其中阈值电压为正值(+)的已编程单元。以每个块为基础执行NAND存储器件的擦除操作。当一个块被擦除时，块中的所有单元变成数据为“1”的状态。使用者可以在块中的所有数据被擦除的状态下通过编程操作来在存储单元中编程数据“0”或“1”。在存储单元中写入数据“0”的操作意味着编程存储单元以将存储单元的阈值电压从负值(-)改变为正值(+)。写入数据“0”的操作是改变存储单元初始状态的操作，而写入数据“1”的操作是保持擦除状态的存储单元的阈值电压。也就是说，执行防止存储单元被编程的操作。 

为了将存储单元的阈值电压从负值(-)改变为正值(+)以在存储单元中写入数据“0”，有必要在浮栅和沟道之间制造大于某个电平的电压差以产生佛洛-诺罕隧穿效应。为此，为选择的存储单元的字线施加约18V的编程电压(Vpgm)并为沟道施加0V的电压。给位线施加地电压。当给选择的存储单元的字线施加编程电压(Vpgm)并给位线施加地电压时，在存储单元的浮栅和沟道之间形成高电场。通过该电场，产生其中沟道电子穿过浮栅和沟道之间的隧道氧化层的隧穿效应，并且通过浮栅中电子的积聚，升高存储单元的阈值电压(Vt)以变成正值(+)。 

为了在存储单元中写入数据“1”，有必要使浮栅和沟道之间的电压差较小以防止佛洛-诺罕隧穿效应的产生以使得存储单元的状态不被改变。为此，当给选择的存储单元的字线施加18V电压时，沟道电压应当是编程抑制电压，即约8V的电压。如果沟道电压不够高，由于存储单元的浮栅与沟道之间的电压差变大，则增加了编程干扰。 

利用自升压，在存储单元中存储数据“1”的同时仅通过给位线施 加电源电压(Vcc)，就可以获得编程抑制电压。 

图1是示出NAND闪存器件的单元串和页缓冲器结构的视图。 

NAND闪存器件的存储单元阵列100或者数据存储区域包括多个分别与对应的位线BLe、BLo连接的单元串110、120。尽管图1示出了两个单元串，但是可以在存储单元阵列100中提供更多的单元串。一个单元串110包括与位线BLe连接的漏极选择晶体管111、与公共源极线CLS连接的源极选择晶体管112以及在漏极选择晶体管111和源极选择晶体管112之间串联设置的多个存储单元晶体管113、114。与一个单元串连接的存储单元晶体管的数目可以是32个。根据存储器件可以提供更多或者更少的存储单元晶体管。 

多个存储单元晶体管113、114被交替地设置在与偶数位线BLe和奇数位线BLo连接的单元串中。偶数位线BLe和奇数位线BLo被连接到一个页缓冲器200。 

页缓冲器200在读取/检验操作期间起到感测放大器的作用，并且在编程操作期间根据要被编程的数据起到驱动位线的驱动器的作用。页缓冲器200包括位线选择及偏置电路210、预充电电路220和寄存器电路230。 

位线选择及偏置电路210选择偶数位线BLe和奇数位线BLo之一，并且给偶数位线BLe和奇数位线BLo中选择的位线施加预设偏压。 

预充电电路220将选择的位线预充电到某个电平的电压。 

寄存器电路230锁存和存储输入数据。尽管图中示出了适于SLC结构的页缓冲器，但是在MLC的情况下，分开地设置分别锁存和存储最低有效位(LSB)与最高有效位(MSB)的寄存器。 

图2是使用自升压编程操作的时序图。 

同时参照图1和图2，施加信号“高”给漏极选择线(DSL)以接通漏极选择晶体管111且关断源极选择晶体管112。当漏极选择晶体管111接通且源极选择晶体管112关断时，电源电压(Vcc)被施加给位线。通过要被预充电至值(Vcc-Vt)的漏极选择晶体管111给存储单元沟道 提供电荷，值(Vcc-Vt)由电源电压(Vcc)减去阈值电压(Vt)得到。当沟道电压(Vch)达到Vcc-Vt时，给DSL施加信号“低”以关断漏极选择晶体管111。存储单元沟道变成浮置状态。当存储单元沟道浮置时，给选择的字线施加约18V的编程电压(Vpgm)以及给未选择的字线施加约10V的固定通过电压(Vpass)。由此通过在字线和沟道之间耦合电容，沟道电压(Vch)被提升为编程抑制电压。 

图3是示出在对NAND闪存器件编程操作期间，单元串的电路模型的视图。 

如图所示，每个存储单元可以被模型化以使得控制栅和浮栅之间的电容(CONO)与由浮栅和沟道之间的隧穿层产生的电容(COX)串联连接。沟道电容(CCH)是除了选择的存储单元之外的剩余三十一个存储单元的反转区和P阱之间以及源极/漏极区域和P势阱之间的结电容的总和。 

字线电压升高后的沟道电压可以由下面的等式表达： 

Vch＝Vchi+ΔV 

Vchi指沟道的初始电压。沟道升压电压(ΔV)随未选择的存储单元的状态而改变。如果所有的存储单元具有负(-)阈值电压，即所有的存储单元都被擦除，则在字线电压升高之前已经接通了所有存储单元，且因此所有沟道都被预充电至Vcc-Vt。沟道升压电压(ΔV)由下面的等式表达： 

ΔV＝31yVpass+yVpgm 

其中，y是沟道升压率，且其值为C_ONO//C_OX/(31C_ONO//C_OX+C_CH)。 

如果未选择的存储单元具有正(+)阈值电压，即它们被编程，当字线电压升高到超过Vth+Vchi时存储单元接通。在这种情况下，沟道的升压电压由下面的等式表达： 

ΔV＝31y(Vpass-Vth-Vchi)+yVpgm 

因此，有必要增加沟道升压率以便通过升高沟道电压降低编程干扰。 当隧道氧化层的厚度与浮栅和控制栅之间形成的层间绝缘层的厚度减少，以及存储单元的沟道的掺杂浓度降低时，或者在编程期间给未选择的存储单元的字线施加通过电压时，可以减少编程干扰。然而，所有这些参数的调整应该由诸如单元电流的单元特性和未选择的存储单元接收的干扰之间的折衷而确定。 

本发明公开了一种用于通过将通过电压(Vpass)增加预定电压范围以便当编程电压(Vpgm)超过预定电平或者程序循环执行多于预定次数时增加沟道的升压电压而改善与未选择的串连接的单元的干扰特性的方法。 

通常，在根据ISPP方法的编程操作中，编程电压(Vpgm)根据程序循环而逐步增加。每个程序循环包括编程期和编程验证期。编程电压(Vpgm)被增加预定的阶跃电压(ΔV₁)，并且对于每个程序循环一致地保持编程时间。 

在常规的ISPP方法中，由于一致地固定了施加给未选择的存储单元的通过电压(Vpass)，因此在低编程电压下可足够地执行沟道升压，但是随着编程电压的增加，升压的电压变得相对不足。也就是说，编程电压(Vpgm)随着每个后续的程序循环而增加。由于通过电压(Vpass)固定时存储单元的沟道偏压也固定，因此编程电压和沟道偏压之间的差距增大并产生其中在选择的存储单元附近的未被选择的存储单元被编程的干扰。因此当编程电压(Vpgm)超过预定电平并且由此编程电压和沟道偏压之间的差距超过预定电平时，通过增加通过电压(Vpass)以保持差距一致，可以防止编程干扰。 

图4是示出根据本发明的一个实施方式的在对闪存器件编程操作期间编程电压和通过电压变化的视图。 

当编程起始电压设置在17V且通过电压设置在7.0V时执行编程，随着程序循环执行的次数增加，编程电压增加预定电平，例如0.3V的阶跃电压(ΔV₁)。当程序循环执行的次数超过预定数量时，例如8次之后，或者当编程电压变成大于19V时，通过电压也增加阶跃电压(ΔV₂)。由此，通过基于编程电压或者程序循环增加通过电压，编程电压和沟道偏压之间的差距保持在预定范围内，从而防止编程干扰。 

然而，在从编程的初始阶段增加通过电压时，由于增加了沟道的耗尽层宽度，因此会引起热载流子注入。相反，当通过电压太低时，未选择的存储单元由于佛洛-诺罕隧穿效应会被编程。因此，优选地在编程电压超过预定电平或者程序循环执行的次数超过预定数量时增加通过电压(Vpass)。由此在编程电压和未选择的存储单元的沟道偏压之间可以保持合适的偏压差。 

图5是示出了根据本发明的一个实施方式的对NAND闪存器件编程的方法的流程图。 

根据图5，首先设置锁存逻辑电路(步骤310)。锁存逻辑电路包括例如页缓冲器的控制电路，用于给存储单元施加合适的偏压以及用于在存储单元中存储和锁存数据。在该过程中，在页缓冲器内的寄存器中执行对包括编程数据的数据的锁存。当执行数据锁存时，给与要被编程的存储单元连接的字线施加编程电压(Vpgm)(步骤320)。给未选择的存储单元的字线施加通过电压(Vpass)以防止未选择的存储单元被不期望地编程。可以以一定范围内如7.0到11.0V的范围内的合适的电平来提供通过电压(Vpass)，以防止未选择的存储单元被编程。 

在存储单元被编程之后，施加验证电压以验证选择的存储单元被编程至期望的电平(步骤330)。作为验证结果，确定是否所有的存储单元都通过了编程步骤(步骤340)，且当所有的存储单元都通过了编程步骤时结束编程操作。 

作为验证结果，如果存储单元不能被编程为合适的电平且因此不能通过编程步骤，将编程电压(Vpgm)增加预定的阶跃电压(ΔV₁)并再次对存储单元编程。在存储单元再次被编程之前，确定编程电压(Vpgm)是否超过预定电平，例如19V(步骤350)。如上所述，该步骤防止了沟道升压电平在编程电压增加时减少，并且当编程电压(Vpgm)超过预定电平时，该步骤将通过电压(Vpass)增加预定电平。 

当给存储单元的字线施加的编程电压(Vpgm)高于设置电平如19V时，将编程电压(Vpgm)增加第一阶跃电压(ΔV₁)，且同时，将施加给未选择的存储单元的通过电压增加第二阶跃电压(ΔV₂)(步骤370)。由于当增加第一阶跃电压和第二阶跃电压的电平时，编程速度变快，但 是阈值电压分布的宽度增加，因此在考虑编程速度和阈值电压分布宽度的情况下可以将第一阶跃电压和第二阶跃电压设置在合适的电平。另外，第二阶跃电压ΔV₂可以低于或者等于第一阶跃电压ΔV₁。在一个优选实施方式中，第二阶跃电压(ΔV₂)可以为0.2到1.0V。 

当施加给存储单元字线的编程电压(Vpgm)不大于设置的电平如19V时，可以单独将编程电压(Vpgm)增加第一阶跃电压(ΔV₁)而不增加通过电压(Vpass)(步骤360)。重复执行对存储单元的编程和验证操作直到存储单元通过该编程步骤。 

通过根据施加给选择的存储单元的编程电压(Vpgm)而改变通过电压(Vpass)，可以增加沟道的升压电平以减少编程干扰。因此，存储单元的阈值电压分布被变窄，且因此可以提高器件的操作性能。 

在程序循环执行了预定的次数之后，可以增加施加给未选择的存储单元的通过电压(Vpass)。换句话说，在程序循环执行预定的次数之后，可以允许通过电压(Vpass)增加预定的阶跃电压。 

图6是示出了根据本发明的又一个实施方式的对NAND闪存器件编程的方法的流程图，其中在程序循环执行预定的次数之后，增加通过电压。 

根据图6，首先设置锁存逻辑电路(步骤410)。给与要被编程的存储单元连接的字线施加编程电压Vpgm(步骤420)。给未选择的存储单元的字线施加通过电压Vpass以防止未选择的存储单元被不期望地编程。可以以一定范围内如7.0到11.0V的范围内的合适的电平来提供通过电压(Vpass)，以防止未选择的存储单元被编程。 

在存储单元被编程之后，施加验证电压以验证选择的存储单元被编程至期望的电平(步骤430)。作为验证结果，确定是否所有的存储单元都通过了编程步骤(步骤440)，且当所有的存储单元都通过了编程步骤时结束编程操作。 

作为验证结果，如果存储单元不能通过编程步骤，即在存储单元不能被编程为合适的电平时，将编程电压(Vpgm)增加预定的阶跃电压(ΔV₁)并再次对存储单元编程。在存储单元再次被编程之前，确定编程步骤是否已执行了预定的次数，如8次(步骤450)。当编程步骤已执 行了8次并且将要施加第9次编程脉冲时，将编程电压Vpgm增加第一阶跃电压(ΔV₁)，且同时将施加给未选择的存储单元的通过电压增加第二阶跃电压(ΔV₂)(步骤470)。 

在考虑编程速度和阈值电压分布宽度的情况下可以将第一阶跃电压和第二阶跃电压设置在合适的电平。另外，第二阶跃电压(ΔV₂)可以低于或者等于第一阶跃电压(ΔV₁)，第二阶跃电压(ΔV₂)可以为0.2到1.0V。此外，在其之后将增加通过电压Vpass的程序循环执行的次数并不固定在8次，而是可以跟据存储器件的特性而变化。 

在具有MLC结构的闪存器件的情况下，其中存储单元包括LSB和MSB，首先LSB被编程且之后根据LSB的编程状态执行对MSB的编程。当通过ISPP方法对LSB和MSB编程时，可以利用前述方法根据编程电压或程序循环将施加给未选择存储单元的字线的通过电压(Vpass)增加至合适的电平来减少或防止编程干扰。在这种情况下，在考虑编程速度和阈值电压分布宽度的情况下也可以将第一阶跃电压和第二阶跃电压设置在合适的电平。而且，第二阶跃电压(ΔV₂)可以低于或者等于第一阶跃电压(ΔV₁)，并且第二阶跃电压(ΔV₂)可以为0.2到1.0V。或者，可以根据在LSB或MSB编程操作中的编程验证电压来增加通过电压(Vpass)的电平。 

虽然已经根据具体的实施方式描述了本发明，但是显然在不脱离本发明的精神和范围的情况下，本领域的普通技术人员可以进行多种变化和改进。 

Claims (19)

1.一种使用增量步进脉冲编程ISPP对闪存器件编程的方法，所述方法包括：

(a)将编程电压施加给选择的存储单元；

(b)将通过电压施加给未选择的存储单元；以及

(c)重复(a)和(b)，

其中，多个编程循环中的每个均包括(a)和(b)，

其中相对于在所述ISPP的多个编程循环中的在前编程循环期间的在前通过电压而增加所述通过电压，其中所述通过电压被增加以使得在所述未选择的存储单元的沟道电压和字线电压之间保持预定范围的差距。

2.根据权利要求1所述的方法，其中所述通过电压基于所述编程电压的电平而增加。

3.根据权利要求2所述的方法，其中当所述编程电压的电平高于19V时，将所述通过电压增加第一阶跃电压。

4.根据权利要求1所述的方法，其中所述通过电压基于所述选择的存储单元的编程循环的数目而增加。

5.根据权利要求4所述的方法，其中在所述编程循环执行了编程循环的总数目的一半之后，将所述通过电压增加第一阶跃电压。

6.根据权利要求3所述的方法，其中所述第一阶跃电压为0.2到1.0V。

7.根据权利要求5所述的方法，其中所述第一阶跃电压为0.2到1.0伏。

8.根据权利要求4所述的方法，其中所述编程循环的数目为大约8。

9.一种使用增量步进脉冲编程ISPP对闪存器件编程的方法，所述方法包括：

(a)通过将编程电压施加给选择的存储单元且将通过电压施加给未选择的存储单元而对所述选择的存储单元编程；

(b)验证所述选择的存储单元；

(c)当所述编程没有通过时，确定所述编程电压是否高于第一电压；以及

(d)通过分别将逐渐增加第一阶跃电压的所述编程电压施加给所述选择的存储单元以及将相对于在所述ISPP的多个编程循环中的在前编程循环期间的在前通过电压增加第二阶跃电压的所述通过电压施加给所述未选择的存储单元而重复(a)和(b)，直到所述编程通过为止

其中，多个编程循环中的每个均包括(a)和(b)。

10.根据权利要求9所述的方法，其中所述第一电压为大约19V。

11.根据权利要求9所述的方法，其中所述第二阶跃电压等于或低于所述第一阶跃电压。

12.根据权利要求9所述的方法，其中所述第二阶跃电压为0.2到1.0V。

13.根据权利要求9所述的方法，还包括：

当所述编程电压不高于所述第一电压时，通过将逐渐增加所述第一阶跃电压的所述编程电压施加给所述选择的存储单元以及将所述通过电压施加给所述未选择的存储单元而重复对所述选择的存储单元进行编程和验证。

14.一种使用增量步进脉冲编程ISPP对闪存器件编程的方法，所述方法包括：

通过将编程电压施加给选择的存储单元且将通过电压施加给未选择的存储单元而对所述选择的存储单元编程；

验证所述选择的存储单元；

确定编程循环的数目是否大于第一数目；以及

当所述编程循环的数目大于所述第一数目时，通过分别将逐渐增加第一阶跃电压的所述编程电压施加给所述选择的存储单元以及将增加第二阶跃电压的所述通过电压施加给所述未选择的存储单元而重复对所述选择的存储单元进行编程和验证，直到所述编程通过为止。

15.根据权利要求14所述的方法，其中所述第一数目为所述编程循环的总数目的一半。

16.根据权利要求14所述的方法，其中所述第一数目为大约8。

17.根据权利要求14所述的方法，其中所述第二阶跃电压等于或低于所述第一阶跃电压。

18.根据权利要求14所述的方法，其中所述第二阶跃电压为0.2到1.0V。

19.根据权利要求14所述的方法，还包括：

当所述编程循环的数目不大于所述第一数目时，通过将逐渐增加所述第一阶跃电压的所述编程电压施加给所述选择的存储单元以及将所述通过电压施加给所述未选择的存储单元而重复对所述选择的存储单元进行编程和验证。

Images