CN101553915B - 具有垂直定向纳米棒的泄漏降低的dram存储器单元及其制造方法 - Google Patents

具有垂直定向纳米棒的泄漏降低的dram存储器单元及其制造方法 Download PDF

Info

Publication number
CN101553915B
CN101553915B CN200780034711.9A CN200780034711A CN101553915B CN 101553915 B CN101553915 B CN 101553915B CN 200780034711 A CN200780034711 A CN 200780034711A CN 101553915 B CN101553915 B CN 101553915B
Authority
CN
China
Prior art keywords
vertical
channel
nanometer rods
arbitrary
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780034711.9A
Other languages
English (en)
Other versions
CN101553915A (zh
Inventor
古尔特杰·S·桑胡
钱德拉·穆利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101553915A publication Critical patent/CN101553915A/zh
Application granted granted Critical
Publication of CN101553915B publication Critical patent/CN101553915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明描述用于在半导体存储器存储单元中降低泄漏电流的方法及结构。可在存取晶体管(400)的沟道区(403)中使用垂直定向的纳米棒(410)。可使纳米棒直径足够小以使所述存取晶体管的所述沟道区中的电子带隙能量增加，从而可用以在所述存取晶体管的关闭状态下限制沟道泄漏电流。在各种实施例中，所述存取晶体管可电耦合到双面电容器(425)。本发明还揭示根据本发明实施例的存储器装置及包括所述装置的系统。

Description

具有垂直定向纳米棒的泄漏降低的DRAM存储器单元及其制造方法
相关申请案
本发明申请案主张2006年9月20日申请的第11/524,343号美国申请案的优先权权益，所述美国申请案以引用的方式并入本文中。
技术领域
本文所揭示的信息大体上涉及包括存储器单元在内的半导体装置的实施例。
背景技术
半导体装置工业具有对减小(例如)在计算机及移动通信系统中所发现的动态随机存取存储器(DRAM)中所使用的装置的尺寸的市场驱动的需求。当前，所述工业依赖于减小或缩放其基本装置的尺寸的能力来提高装置密度。这包括缩放金属氧化物半导体场效应晶体管(MOSFET)的沟道长度。MOSFET的增加的沟道缩放可降低沟道电阻。因此，沟道泄漏电流可能增加。此关系已使得当前MOSFET沟道设计较不适用于提供越来越小的存储器单元，且因此，需要寻找其它机制以产生减小的单元几何形状。
附图说明
在附图(其未必按比例绘制)中，相同数字在若干视图中始终描述大致相似的组件。具有不同字母后缀的相同数字表示大致相似组件的不同实例。附图大体上借助于实例而非限制来说明本文献中所论述的各种实施例。
图1A到图1C为说明根据本发明各种实施例的纳米棒形成的横截面。
图1D为根据本发明各种实施例的纳米棒的透视图。
图2A到图2B为说明根据本发明各种实施例的MOSFET的横截面。
图3为说明根据本发明各种实施例的MOSFET的表面视图。
图4为说明根据本发明各种实施例的存储器单元的横截面。
图5为根据本发明各种实施例的存储器装置的框图。
图6说明根据本发明各种实施例的半导体晶片。
图7说明根据本发明各种实施例的电路模块。
图8为说明根据本发明各种实施例的作为存储器模块的电路模块的框图。
图9为说明根据本发明各种实施例的电子系统的框图。
图10为说明根据本发明各种实施例的作为存储器系统的电子系统的框图。
图11为说明根据本发明各种实施例的作为计算机系统的电子系统的框图。
具体实施方式
一种用以增加半导体的芯片上存储容量的方法是增加每单位面积的电容器单元的数目，其大体上意味着减小电容器的总尺寸。然而，减小电容器尺寸可导致每单元具有较低电容。如果较低单元电容意味着需要较多电容性元件来维持或改进性能特征(例如随时间维持存储电荷的能力)，则电容器密度中的任何增益可能被抵销。双面电容器提供一种有用的装置结构，其用于在没有相应面积增大的情况下增加电容。可(例如)通过增加分离电容器极板的绝缘体材料的介电常数来将双面电容器缩放得较小。
用于DRAM存储器单元的双面电容器通常耦合到位于紧密接近之处的存取晶体管。出于性能原因且为了最大化单元密度，存取晶体管及双面电容器可以堆叠式电容器-晶体管布置来形成。那么，用于此布置的双面电容器的尺寸的持续减小可涉及存取晶体管的进一步减小(或缩放)。在MOSFET的情况下，缩放得较小通常意味着减小沟道长度以及沟道宽度，这可导致较低漏极-源极电阻(rds)。较低rds可允许较高关闭状态泄漏电流在漏极与源极之间流动。较低rds可能是由于短沟道效应(例如漏极诱发势垒降低(DIBL))引起的沟道导电性增加的结果。在接近沟道反转阈值时，可能在源极与沟道之间形成阻挡漏极电流流动的电位势垒。漏极电压的施加可减小源极与沟道之间的电位势垒高度，从而在接近及低于阈值时增加漏极电流。漏极电流可因此是由于漏极电压以及栅极电压引起的，从而在接近或低于反转阈值时有效地减小rds。还可能在较短沟道长度处由于较高栅极电场的缘故而发生较高栅极泄漏电流。随着沟道长度减小，本发明的许多实施例可操作以降低泄漏电流。
半导体材料的主体(或本征)带隙能量是具有三维能态连续区的在导电带与价带之间的能量分离。具有三维能态连续区的半导体材料通常不会展现显著的量子尺寸效应，例如离散的能级、重空穴带与轻空穴带的自旋轨道分裂以及带隙分离的改变。量子尺寸效应可通过更改晶体的尺寸来引入。如果所有三个晶体尺寸均足够大，则单晶半导体材料的物理尺寸的改变通常不会改变所述材料的主体带隙能量。相反，如果使所述三个晶体尺寸中的至少一者足够小，则减小半导体材料的尺寸可致使所述材料的带隙能量增加或偏移到较高能量。举例来说，随着由半导体材料成形的棒的直径或长度减小，所述棒可致使所述材料的能带隙增加为高于其主体带隙能量状态。可利用由杆成形材料的小尺寸引起的其能带隙改变。直径大约为1纳米的棒可称为“纳米棒”。
在许多实施例中，使用大致垂直于衬底表面而定向的一个或一个以上半导体纳米棒来形成垂直晶体管沟道。在一些情况下，所述沟道包含纳米棒形状。在一些情况下，使用多个纳米棒来形成沟道区。并且，在一些情况下，纳米棒包括沟道区。
纳米棒向基于MOSFET的装置的设计者提供替代方案，因为可使用量子尺寸效应将几何形状用于更改MOSFET沟道的电子特性。随着纳米棒沟道的直径减小，在沟道区中可能发生状态密度从三维状态连续区到二维状态密度的偏移。因此，可减小电子及空穴的有效质量且可在沟道中增加半导体材料的带隙能量。电荷载流子的较低有效质量可提供改进的载流子传送特性，例如较高的载流子移动性。具有较高带隙能量的MOSFET沟道可提供源极区与漏极区之间的低泄漏电流、较低的栅极-沟道泄漏电流及较快的切换速度。
常见的MOSFET沟道材料为单晶硅。硅是一种电子带隙随晶体的物理尺寸减小而增加的材料。对于具有经成形为纳米棒的硅垂直电子沟道的MOSFET或具有形成有多个纳米棒的硅垂直电子沟道的MOSFET来说，减小纳米棒的直径(例如，从13nm减小到7nm)在室温下使带隙能量从其主体(或本征)带隙能量1.12eV增加到3.5eV。可通过更进一步减小纳米棒直径来使额外的能带隙分离成为可能。使用带隙能量超过纳米棒的较高能量的电介质或半导体来降低沿纳米棒侧面的沟道的表面状态密度也可增加带隙分离。增加带隙分离可减少DIBL及其它短沟道效应，包括带间穿隧诱发的关闭状态泄漏。
图1A为说明根据本发明各种实施例的纳米棒形成的横截面。在许多实施例中，衬底101A包含硅衬底，但可使用除了硅以外的衬底材料，例如硅锗。在一些实施例中，衬底101A可包含晶片，例如硅晶片。在各种实施例中，衬底101A可包含蓝宝石上硅或绝缘体上硅。衬底101A还可包含等电子材料，例如等电子硅。各种实施例包括具有(001)、(011)及(111)定向的晶体表面的衬底101A。在一些实施例中，衬底101A可相对于轴上切割表面法线(图示为Y)以在0.5°到15°范围内的角度进行离轴切割且/或抛光。
可调整层102A中的杂质及/或电载流子浓度以获得所需的层导电性。举例来说，层102A可经掺杂以提供n型导电性。在一些实施例中，层102A可具有p型导电性。在各种实施例中，层102A可为大致无意掺杂(或未掺杂)的层。在各种实施例中，层102A可具有与衬底101A相同的导电类型。在一些实施例中，层102A具有与衬底101A大致相同的电杂质浓度。在各种实施例中，层102A由衬底101A形成。在一些实施例中，层102A可包含衬底101A的一部分。在各种实施例中，层102A可包含外延生长或沉积膜。在一些实施例中，可使用离子植入来调整层102A的杂质浓度及导电类型以实现所需的电浓度。
层103A可形成于层102A上，且在一些实施例中，可由层102A形成。层103A可使用外延工艺或沉积工艺来形成。层103A及层102A可具有相同或不同的导电类型。在各种实施例中，层103A为大致无意掺杂的层。在一些实施例中，层103A为具有小于1×1017cm-3的杂质浓度的掺杂层。n型杂质的实例包括P、As及Sb。p型杂质的实例包括B、Ga及In。在一些实施例中，层103A可具有小于1×1017cm-3的电活性浓度。在各种实施例中，杂质及/或电活性浓度在大致垂直于表面法线的方向上分级。在各种实施例中，杂质及/或电活性浓度在大致平行于表面法线的方向上分级。在一些实施例中，可使用离子植入来调整层103A的杂质浓度及导电类型以提供特定的电浓度。在一些实施例中，层103A具有与衬底101A大致相同的导电类型。在各种实施例中，层103A由衬底101A形成。在一些实施例中，层103A可形成衬底101A的一部分。在各种实施例中，层103A、102A及衬底101A可由例如硅晶片的单一晶片形成。
如图1A中所示，层105A可作为掩模层形成于层103A的表面上。视需要，可以直线、正方形、圆形或其它几何形状的形状来形成层105A。层105A可由任何数目的可图案化材料形成，所述材料例如为适于各种光刻工艺的光致抗蚀剂、金属或电介质。可使用适当的抗蚀刻材料来在邻近于层105A处形成间隔物104A。在一些实施例中，层104A可包含(但不限于)半导体材料(例如，SiGe、SiC及SiGeC)、电介质(例如，氮化硅、氮氧化物及SiO2)、聚合物(例如，光致抗蚀剂)、嵌段聚合物(例如，聚苯乙烯及聚甲基丙烯酸甲酯的二嵌段共聚物掺合物)、金属(例如，W、MO、Ta及Al)，或者一层或一层以上半导体、聚合物、嵌段聚合物、电介质及金属的某组合。在各种实施例中，间隔物104A可以环孔形状而形成为自组装层。在一些实施例中，间隔物可形成为具有岛状轮廓的自组装层。在各种实施例中，间隔物104A可形成为形成圆形孔的自组装层。在一些实施例中，间隔物104A可在没有层105A的情况下通过自组装层工艺形成。
图1B为说明根据本发明各种实施例的纳米棒形成的横截面。此处，图1A的层105A经展示为被移除，从而剩下间隔物104B在层103B上大致未改变。此时，视需要，可使用(例如)扩散、植入及退火工艺来进一步处理层102B及/或103B，以调整间隔物104B之间的相应层的电特性及机械特性。在一些实施例中，可进一步处理102B及/或103B以使用间隔物作为掩模而调整间隔物104B正下方的相应层的一部分的电特性及机械特性。在各种实施例中，可调整层102B的电特性以提供邻近于间隔物104B的导电区。在各种实施例中，可调整层102B的电特性以形成至少部分地在间隔物104B下方侧向延伸的一个或一个以上共用掺杂区。在一些实施例中，可调整层102B的电特性以形成与掺杂区接触的区。
图1C为说明根据本发明各种实施例的纳米棒形成的横截面。此处，层103C及层102C的一部分经展示为在间隔物104C之间被移除，从而形成垂直纳米棒结构110C。可使用蚀刻工艺(例如，湿式化学蚀刻，例如等离子体蚀刻等气体蚀刻及其它适当工艺)来移除在间隔物104C之间的材料。在各种实施例中，蚀刻的深度可小于1μm。垂直纳米棒结构110C的层103C形成沟道区，且层102C形成晶体管的共用掺杂漏极/源极区。在一些实施例中，垂直结构的沟道部分可小于0.5μm。
纳米棒110C可形成为支柱或柱状物且可具有大致以呈现如图1D中所说明的垂直棒形结构的圆盘形式成形的侧向横截面。
图1D说明根据本发明各种实施例而形成的纳米棒110D。在间隔物104C以下的层103D的直径可在约0.5nm到约15nm的范围内。在一些实施例中，在间隔物104D以下的103D层的直径可在约1nm到约10nm的范围内。一般来说，可根据所需的能带偏移来选择直径。在各种实施例中，可部分地移除在间隔物102D之间的层103D。在一些实施例中，可在间隔物104D之间移除层102D、层103D及衬底材料101D的一部分，使得不存在使用未经进一步处理的层102D的共用掺杂区(未图示)。
在一些实施例中，层102D及103D由衬底材料101D形成。举例来说，层102D及103D可为衬底材料101D的一部分，所述衬底材料101D为半导体晶片。在各种实施例中，衬底101D为单晶硅晶片。在一些实施例中，层102D、103D及101D包含硅层。在各种实施例中，层102D及103D可包含SiGe层。在一些实施例中，层102D可为SiGe层，且层103D可包含硅层。在各种实施例中，层102D可包含硅层，且层103D可包含SiGe层。在一些实施例中，层102D及/或层103D可包含SiC层或SiGeC层。
图2A为说明根据本发明各种实施例的MOS晶体管的横截面。此处，首先形成垂直纳米棒210A，接着形成与垂直纳米棒的沟道区203A接触的栅极电介质206A。可在层202A上方的纳米棒之间形成绝缘体207A。可进一步在纳米棒之间形成可选的场绝缘体(未图示)。可沿纳米棒210A的侧面形成围绕或封闭沟道区的栅极电介质206A。在一些实施例中，绝缘体207A及栅极电介质206A由相同介电材料形成。在各种实施例中，绝缘体207A及栅极电介质206A可为不同材料。栅极介电材料的实例包括(但不限于)SiO2、SiN以及用Si、Mo、W、Ta、Hf及Al形成的氮化物与氮氧化物。在一些实施例中，栅极电介质可包含复合多层电介质。依据栅极介电材料及相关的特性(例如，介电常数)而定，栅极电介质206A的厚度可在约2nm到约20nm的范围内。在一些实施例中，可以相同厚度或以不同厚度形成绝缘体207A及栅极电介质206A。
图2B为说明根据本发明各种实施例的MOS晶体管的横截面。此处，两个存取晶体管200B经展示为由形成于衬底201B上的隔离区212B分离。隔离区212B可为形成于共用漏极/源极区202B中以电隔离存取晶体管200B的浅沟槽隔离区。隔离区212B可为由介电材料(例如，汽相沉积的SiO2)填充的蚀刻区。在一些实施例中，隔离区212B可形成于衬底201B的一部分中。存取晶体管包括垂直纳米棒210B，其中在纳米棒的一端处具有与沟道区203B接触的漏极/源极区211B且在第二端处具有与沟道区接触的共用漏极/源极区202B。在一些实施例中，隔离区可用于电隔离经平行配置的多个垂直纳米棒以形成垂直沟道晶体管。在一些实施例中，垂直沟道区203B的长度可小于250nm。在各种实施例中，垂直沟道区203B的长度可在约20nm与约150nm之间。
栅极导体208B可形成于在沟道区203B中围绕纳米棒的栅极电介质206B上方。可通过用适当的导电材料填入纳米棒210B之间的区域来将栅极区形成为共用导电栅极区。在一些实施例中，可形成栅极区以使得不存在共用栅极区。导电栅极区材料的实例包括(但不限于)多晶硅、金属(例如，Al、W、Mo及Ta)、二元化合物(例如，TiN及TaN)、金属硅化物(例如，WSix、NiSi、CoSix及TiSix)、dacecamine以及导电材料层的组合。场绝缘体209B可形成为覆盖栅极导体208B且可包含任何适当的绝缘体，包括(但不限于)SiO2、SiN及含有Si、Al、W、Ta、Ti及Mo的基于氮氧化物的电介质。
漏极/源极区211B及共用源极/漏极区202B可经配置以使用纳米棒的垂直沟道区203B而电接触，使得在将零栅极偏压施加到栅极导体208B的情况下没有电流流动穿过沟道区。可通过外延生长、离子植入及沉积工艺形成漏极/源极区211B。在一些实施例中，漏极/源极区211B可形成为共用区。在各种实施例中，漏极/源极区211B可包含硅、掺杂多晶硅、SiC、SiGe或SiGeC。可使用所属领域的技术人员已知的化学机械工艺来获得用于场电介质209B及漏极源极区211B的大致平坦表面。在各种实施例中，覆盖绝缘体209B及漏极/源极区211B的导电区可经形成以耦合纳米棒210B(未图示)。
图3为根据本发明各种实施例的MOS晶体管的表面视图。此处，存取晶体管300经展示为具有九个纳米棒310及一隔离区312，但可包括更多或更少的纳米棒。图2B的耦合到漏极/源极区302的垂直沟道区203B形成平行沟道的复合物，所述平行沟道可在311处电耦合到电容器(未图示)。在一些实施例中，隔离区312可用于电隔离多个垂直沟道区。在各种实施例中，隔离区312可用于将存取晶体管300的垂直沟道区与邻近存取晶体管300的垂直沟道区电隔离。在一些实施例中，隔离区312可用于将耦合到存取晶体管300的电容器与邻近电容器单元(未图示)隔离。如图3中以实例方式所示(但并不限制)，可使用具有约10nm直径的垂直纳米棒沟道(未图示)、具有约2nm径向厚度的栅极电介质306及具有约5nm径向厚度的栅极导体308来以24nm的中心间距来形成九个纳米棒310的共用环形栅极布置。各种实施例包括在约2nm到约20nm的范围内的栅极电介质厚度、在约0.5nm到约15nm的范围内的沟道区直径及在约3nm到约10nm的范围内的导电栅极区厚度。形成为存取晶体管或其它此类晶体管的一部分的经平行耦合的纳米棒及/或沟道的数目可影响所需的性能特征。一般来说，可根据用于特定制造工艺的指定设计规则来确定并调整每一表面面积的垂直沟道的数目。
图4为说明根据本发明各种实施例的存储器单元的横截面。此处，DRAM单元430包括存取晶体管400及双面电容器425，但任何类型的电容器可经配置以由存取晶体管支撑和/或耦合到存取晶体管。双面电容器存储从输入电路(未图示)接收的电荷，使得所述电荷跨越电容器极板421与423之间的绝缘体422而建立电场。关于存储单元电容器的制造的更多信息可参见题为“用于形成与高介电常数材料兼容的存储电容器的方法(Method for Forming a Storage Capacitor Compatible with High Dielectric ConstantMaterial)”的第6,030,847号美国专利以及题为“使用套环的半导体制造(SemiconductorFabrication Using a Collar)”的第10/788,977号美国专利申请案，所述两者的全部内容均以引用的方式并入本文中。
在各种实施例中且如图4中所示，存取晶体管400的n型漏极/源极区411与纳米棒沟道403及电容器极板421接触。支持电容器极板421与423之间的电场的电荷可将与电容器极板421接触的每一漏极/源极区411置于大致相等的电位处。在此情况下，在栅极导体408上不存在偏压电位的情况下，电荷不会流经任何纳米棒410的垂直沟道区403。在一些实施例中，栅极导体408共用耦合一个或一个以上纳米棒的栅极区的导体。因此，栅极导体408可包含使用导体耦合的多个离散栅极电极。纳米棒410的垂直沟道403的直径可足够小以使得沟道区403中的材料的电子带隙能量大于在非沟道区中(例如，在n型漏极/源极区402的未蚀刻部分及衬底层401中)的电子带隙能量。在各种实施例中，衬底401、n型共用漏极/源极区402、沟道区403及/或n型漏极/源极区411由具有相同晶格常数的材料形成。在一些实施例中，衬底401、共用漏极/源极区402、沟道区403及/或漏极/源极区411由硅形成。在各种实施例中，使漏极/源极区411足够大以消除量子尺寸效应(例如，较高的能带隙偏移)。在一些实施例中，漏极/源极区411可为共用漏极/源极区。在各种实施例中，使共用漏极/源极区402的一部分足够大以消除所述部分中的量子尺寸效应。在一些实施例中，使用通孔(未图示)将共用漏极/源极区402耦合到接地平面413。在各种实施例中，共用源极/漏极区402可用作接地平面或类似导电区。在一些实施例中，将衬底耦合到接地平面413。在各种实施例中，衬底形成导电平面(例如，接地平面)的至少一部分。在一些实施例中，可在衬底中在纳米棒410之间形成电隔离区(未图示)。在各种实施例中，衬底可包含非导电材料(例如，具有低载流子浓度的硅晶片)。在一些实施例中，接地平面413可包含一系列接地平面。在各种实施例中，接地平面413形成为耦合到一个或一个以上导体、电极、电路元件、电压及其类似物的多个导体。
举例来说，可在存取晶体管的关闭状态期间存储由通过导体从输入/输出电路(未图示)传输的电压信号放置于电容器425上的电荷，因为未提供另外的电流路径。对于图4中所说明的存储器单元来说，可将电荷用于在垂直方向上在电容器极板421与导电接地平面413之间建立电场。所述电场的一部分可具有跨越存取晶体管400的在源极/漏极区402、411之间的纳米棒410的沟道区403的垂直电位梯度。在不存在施加到栅极导体408的电压的情况下，在漏极/源极区402、411之间大致上没有电流流动(关闭状态)。
将电压施加到栅极导体408可建立跨越栅极电介质406的电场，其中场分量垂直于沟道403。与栅极介电层406协作的栅极电压可进一步产生沿漏极/源极区402、411之间的沟道403从栅极电介质向内延伸的电荷反转层(未图示)。电荷反转层可电耦合漏极/源极区402、411以在其间形成电流路径。在一些实施例中，纳米棒可具有圆形横截面且电场包括径向电位梯度。在与漏极/源极区411接触的电容器极板421与共用漏极/源极区402及/或衬底401及/或导电接地平面413之间形成电流路径可允许电容器425通过沟道区放电，从而移除电容器的电荷及相应电压与电场。
在晶体管关闭状态中，电容器极板421与沟道区403之间的能带不连续性(或能带偏移)在纳米棒410的情形下可大于由具有主体带隙能量的相同材料形成的晶体管沟道(例如，无纳米棒)的情形。此增加的能带偏移可提供用于阻挡电子进而减少通过沟道区403从电容器极板421逃逸的电荷量的增加的电子势垒。源极/漏极区402与沟道区403之间的增加的能带隙差可通过改进亚阈值理想因数及亚阈值电压摆动来减少DIBL。因此，可通过存取晶体管400发生随时间从电容器425泄漏的电荷量的减少。因而，DRAM单元430可将电荷保持较长时间。
图5为根据本发明各种实施例的存储器装置500的框图。存储器装置500可包括一阵列的存储器单元502、地址解码器504、行存取电路506、列存取电路508、控制电路510及输入/输出(I/O)电路512。存储器单元502可包含一个或一个以上电容器单元，其以操作方式耦合到行存取电路506及列存取电路。存储器装置500可以可操作方式耦合到外部处理器514或存储器控制器(未图示)以提供对存储器内容的存取。存储器装置500经展示为接收来自处理器514的控制信号，例如WE*、RAS*及CAS*信号。存储器装置500可存储经由I/O线而存取的数据。所属领域的技术人员将了解，可提供额外电路及控制信号，且图5的存储器装置已被简化以有助于集中于(而并非混淆)本发明的各种实施例。存储器单元、晶体管及相关联的电路中的任一者可包括根据本发明各种实施例的集成电路结构及/或元件。举例来说，可根据本发明实施例来制造所述阵列的存储器单元502，以便包括一个或一个以上纳米棒，如图1D中所示。
应了解，以上对存储器装置500的描述希望提供对可能的存储器结构的一般理解，且不是对特定类型的存储器(例如，DRAM)的所有元件及特征的完整描述。另外，本发明的许多实施例同样可适用于任何尺寸及类型的存储器电路且并不希望受限于上文所描述的DRAM。其它替代类型的装置包括SRAM(静态随机存取存储器)及快闪存储器。另外，DRAM可包含同步DRAM，其通常称作SGRAM(同步图形随机存取存储器)、SDRAM(同步DRAM)、SDRAM II及DDR SDRAM(双数据速率SDRAM)，以及SynchlinkTM或RambusTMDRAM及其它技术。
图6说明根据本发明各种实施例的半导体晶片600。如图示，可从晶片600生产半导体电路小片610。可在含有电路或集成电路装置的衬底层或晶片600上个别地图案化半导体电路小片610，以执行特定功能。半导体晶片600可含有具有相同功能性的此类半导体电路小片610的重复图案。半导体电路小片610可封装于防护罩(未图示)中，所述防护罩具有从其延伸的导线(未图示)，从而提供对电路小片的电路的接入以用于单边或双边通信及控制。半导体电路小片610可包括根据本发明各种实施例的集成电路结构或元件，其包括一个或一个以上纳米棒，如图1D中所示。
图7说明根据本发明各种实施例的电路模块700。如图7中所示，可(使用或不使用防护罩)将两个或两个以上半导体电路小片610组合到电路模块700中以增强或扩展个别半导体电路小片610的功能性。电路模块700可包含表示多种功能的半导体电路小片610的组合，或含有相同功能性的半导体电路小片610的组合。电路模块700的一个或一个以上半导体电路小片610可含有根据本发明实施例的至少一个集成电路结构或元件，其包括一个或一个以上纳米棒，如图1D中所示。
电路模块的一些实例包括存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块，且可包括多层多芯片模块。电路模块700可为多种电子系统(例如，时钟、电视、手机、个人计算机、个人数字助理、例如文件服务器或应用服务器的网络服务器、汽车、工业控制系统、飞机及其它)的子组件。电路模块700可具有从其延伸并耦合到半导体电路小片610从而提供单边或双边通信及控制的多种导线710。
图8说明根据本发明各种实施例的作为存储器模块800的电路模块。存储器模块800可包括支撑件815上所含有的多个存储器装置810(数目大体上取决于所需的总线宽度及对奇偶校验的要求)。存储器模块800可在命令链路820上接受来自外部控制器(未图示)的命令信号并在数据链路830上提供数据输入及数据输出。命令链路820及数据链路830可连接到从支撑件815延伸的导线840。所述导线840出于概念目的来展示，且并不限于图8中所示的位置。存储器装置810中的至少一者可含有根据本发明实施例的集成电路结构或元件，其包括一个或一个以上纳米棒，如图1D中所示。
图9说明根据本发明各种实施例的电子系统900的框图。图9展示含有一个或一个以上电路模块700的电子系统900。电子系统900可包括用户接口910，其向电子系统900的用户提供对由电子系统900产生的结果的某种形式的控制或观察。用户接口910的一些实例包括个人计算机的键盘、定点装置、监视器或打印机；无线电的调谐标度盘、显示器或扬声器；汽车的点火开关、计量表或气动踏板；及自动提款机的读卡器、小键盘、显示器或付款机，以及其它人机接口。
用户接口910可进一步包括提供到电子系统900的接入端口。接入端口用于将电子系统900连接到先前以实例方式提供的较有形的用户接口组件。电路模块700中的一者或一者以上可包含处理器，其提供对来自用户接口710的输入或传到用户接口710的输出或者预先编程到或以其它方式提供到电子系统900的其它信息的某种形式的操纵、控制或引导。如将从先前给出的实例列表中容易明白，电子系统900可与除电路模块700及用户接口910以外的某些机械组件(未图示)相关联。应了解，电子系统900中的所述一个或一个以上电路模块700可由单一集成电路来替换。此外，电子系统900可为较大电子系统的子组件。所属领域的技术人员在阅读本发明之后还应了解，存储器模块700中的至少一者可含有根据本发明实施例的集成电路结构或元件，其包括一个或一个以上纳米棒，如图1D中所示。
图10说明根据本发明各种实施例的作为存储器系统1000的电子系统的框图。存储器系统1000可含有一个或一个以上存储器模块800及一存储器控制器1010。存储器模块800可每一者含有一个或一个以上存储器装置810。存储器装置810中的至少一者可含有根据本发明实施例的集成电路结构或元件，其包括一个或一个以上纳米棒，如图1D中所示。
存储器控制器1010可提供并控制存储器系统1000与外部系统总线1020之间的双向接口。在一些实施例中，存储器控制器1010还可含有一个或一个以上纳米棒，如图1D中所示。存储器系统1400可从外部系统总线1020接受命令信号并在命令链路830上将其中继到所述一个或一个以上存储器模块800。存储器系统1000可在数据链路1040上在所述一个或一个以上存储器模块800与外部系统总线1020之间提供数据输入及数据输出。
图11说明根据本发明各种实施例作为计算机系统1100的电子系统的框图。计算机系统1100可含有容纳于计算机单元1105中的处理器1110及存储器系统1000。计算机系统1100还充当含有另一电子系统(即，存储器系统1000)作为子组件的电子系统的实例。计算机系统1100任选地含有用户接口组件，例如键盘1120、定点装置1130、监视器1140、打印机1150及大容量存储装置1160。还可包括与计算机系统1100相关联的其它组件，例如调制解调器、装置驱动器卡、额外存储装置等。计算机系统1100的处理器1110及存储器系统1000可并入在单一集成电路上。此类单封装处理单元可操作以减少处理器与存储器电路之间的通信时间。处理器1110及存储器系统1000可含有一个或一个以上纳米棒，如图1D中所示。在一些实施例中，打印机1150或大容量存储装置1160可含有根据本发明实施例的集成电路结构或元件，包括一个或一个以上纳米棒，如图1D中所示。
以上具体实施方式包括对附图的参考，附图形成具体实施方式的一部分。附图以说明方式展示特定实施例。本文中还被称作“实例”的这些实施例经足够详细地描述以使得所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下，可组合所述实施例，可使用其它实施例，或可进行结构、逻辑及电学改变。因此，不应以限制性意义看待具体实施方式，且各种实施例的范围仅由所附权利要求书及其等效内容界定。
在此文献中，如专利文献中常见的，使用术语“一”以包括一个或一个以上而非一个。在此文献中，术语“或”用于指代非排他性或，除非另有指示。另外，此文献中所引用的所有公开案、专利及专利文献的全部内容以引用的方式并入本文中，如同个别地以引用的方式并入一样。在此文献与以引用的方式并入的那些文献之间具有不一致使用的情况下，所并入的参考文献中的使用应视为对此文献的使用的补充；对于不可调和的非一致性，此文献中的使用进行控制。
应了解，以上描述希望为说明性的而非限制性的。举例来说，上文所描述的实施例(及/或其方面)可彼此组合来使用。所属领域的技术人员在回顾以上描述后将容易明白许多其它实施例。因此，本发明的范围应参看所附权利要求书以及所述权利要求书所具有的等效物的全部范围来确定。在所附权利要求书中，术语“包括”及“在其中”用作相应术语“包含”及“其中”的简明英语等效物。而且，在所附权利要求书中，术语“包括”及“包含”均为开放式的，即，包括除在权利要求中在此术语之后所列举的元件之外的元件的系统、装置、物品或工艺仍被认为属于所述权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标记，且并不希望在其对象上强加数字要求。
提供发明摘要以符合37C.F.R.§1.72(b)，所述37C.F.R.§1.72(b)要求其允许读者快速确定所述技术性揭示内容的本质。其服从以下理解：其将不用于解释或限制权利要求书的范围或意义。而且，在以上具体实施方式中，可将各种特征分组在一起以将揭示内容连成整体。这不应被解释为希望使得未主张的所揭示特征对任何权利要求均为必要的。而是，发明性标的物可在少于特定所揭示实施例的所有特征的情况下存在。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求可独立作为单独实施例。

Claims (49)

1.一种存储器单元，其包含：
垂直沟道，其在所述垂直沟道的第一端处耦合到电容器和在第二端处耦合到SiC间隔层，所述垂直沟道包括至少一个纳米棒，其中每一纳米棒包括半导体材料的垂直传送区，所述垂直沟道经配置以增加形成所述沟道的材料的本征带隙能量，其中所述半导体材料包括SiGeC，所述SiGeC接触且垂直延伸自所述SiC间隔层；
电介质，其围绕所述垂直沟道，所述电介质包括一个以上Mo、W、Ta的氮氧化物；及
场电极，其使用所述电介质而耦合到所述垂直沟道，所述场电极是栅极导体。
2.根据权利要求1所述的存储器单元，其中所述电容器是与动态随机存取存储器相关联的双面电容器。
3.根据权利要求1或2中任一权利要求所述的存储器单元，其中所述垂直沟道使用至少一个共用掺杂区而耦合到所述电容器。
4.根据权利要求3所述的存储器单元，其中所述至少一个掺杂区由硅衬底形成。
5.根据权利要求4所述的存储器单元，其中所述垂直沟道包括具有圆形横截面的沟道部分。
6.根据权利要求5所述的存储器单元，其中所述圆形横截面具有介于0.5nm到15nm之间的直径。
7.根据权利要求1所述的存储器单元，其中所述场电极经配置以调节与所述电容器相关联的放电电流。
8.根据权利要求1所述的存储器单元，其中所述垂直沟道的长度小于250nm。
9.根据权利要求1所述的存储器单元，其中所述电介质经配置以支持沿所述垂直沟道的电场以便在所述第一端处使电荷与共用掺杂区耦合。
10.根据权利要求1所述的存储器单元，其中所述电介质经配置以与沟道尺寸及所述沟道材料中的至少一者协作以增加所述本征带隙能量。
11.一种存储器单位，其包含：
沟道区，其包含至少一个纳米棒，其中所述至少一个纳米棒包括半导体材料的垂直传送区，所述垂直传送区的所述半导体材料具有从其在体形式中的本征带隙能量增加的带隙能量，其中所述半导体材料包括SiGeC层，所述SiGeC层接触且垂直延伸自SiC层；
栅极区，其将所述至少一个纳米棒的至少一部分包围在所述垂直传送区中；
沟道区，其包括至少一个纳米棒，其中所述至少一个纳米棒包括半导体材料的垂直传送区；
电介质，所述电介质接触所述沟道区，所述电介质包括一个以上Mo、W、Ta、Hf、Al的氮氧化物；及
第一漏极/源极区，其耦合到所述至少一个纳米棒的支撑电容器单元的一端处。
12.根据权利要求11所述的存储器单位，其中所述第一源/漏区具有足够大的尺寸，以使所述第一源/漏区不具有量子尺寸效应。
13.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述沟道区在第二源/漏区上且与其相接触，所述第二源/漏区使用穿过衬底的通孔耦合至接地平面，所述存储器单位的组件布置在所述衬底上。
14.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述沟道区经配置以降低与所述电容器单元相关联的关闭状态泄漏电流。
15.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述栅极区包括共用栅极材料，所述共用栅极材料包含栅极电介质及栅极导体中的至少一者。
16.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述栅极区经配置以使用共同栅极电极。
17.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述至少一个纳米棒的直径介于0.5nm与20nm之间。
18.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述沟道区、所述栅极区、所述电介质以及所述第一源/漏区布置在单晶硅衬底上。
19.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述沟道区耦合到第二漏极/源极区。
20.根据权利要求19所述的存储器单位，其中所述第二漏极/源极区或所述至少一个纳米棒中的至少一者由单晶半导体衬底形成。
21.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述垂直传送区包括硅、硅锗或碳化硅中的至少一者。
22.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述栅极区包括包含金属及多晶硅中的至少一者的材料。
23.根据权利要求11或12中任一权利要求所述的存储器单位，其中所述电容器单元耦合到行存取电路及列存取电路中的至少一者。
24.一种操作存储器装置的方法，所述方法包含：
根据指定信号而将电荷传播穿过半导体材料中的预定垂直区，所述垂直区包括垂直沟道和电介质，所述垂直沟道包括至少一个纳米棒，所述纳米棒包括垂直传送区，所述垂直沟道与电容器在所述垂直沟道的第一端耦合且与SiC间隔层在第二端耦合，所述电介质围绕所述垂直沟道，所述电介质包括一个以上Mo、W、Ta的氮氧化物，所述垂直区耦合到与所述电容器相关联的电极，所述垂直传送区的直径经配置以增加形成所述沟道的材料的本征带隙能量，其中所述半导体材料由SiGeC所组成，所述SiGeC接触且垂直延伸自所述SiC间隔层；及
使用所述预定垂直区阻挡电荷流动，其中所述半导体材料具有大于其本征带隙能量的电子能带隙。
25.根据权利要求24所述的方法，其中传播包括传播穿过所述至少一个纳米棒。
26.根据权利要求24或25中任一权利要求所述的方法，其中传播包括传播电荷以使所述电容器放电。
27.根据权利要求24或25中任一权利要求所述的方法，其中阻挡包括阻挡与泄漏电流相关联的电荷。
28.根据权利要求24或25中任一权利要求所述的方法，其中阻挡包括结合与栅极电位相关联的偏压场使用所述电子能带隙来选择性地阻挡。
29.一种形成存储器装置的方法，所述方法包含：
形成包含至少一个垂直纳米棒的存取晶体管，包括：
形成垂直沟道，所述垂直沟道包括所述至少一个垂直纳米棒，所述至少一个垂直纳米棒具有半导体材料的垂直传送区，其中所述半导体材料具有从其在体形式中的本征带隙能量增加的带隙能量以与所述垂直传送区的直径相应，其中所述半导体材料由SiGeC所组成，所述SiGeC接触且垂直延伸自SiC间隔层；形成围绕所述垂直沟道的电介质，所述电介质包括一个以上Mo、W、Ta的氮氧化物；
以及形成场电极，所述场电极使用所述电介质而耦合到所述垂直沟道；
形成电容器单元，所述电容器单元在所述垂直沟道的第一端由所述存取晶体管支撑；及
将所述存取晶体管连接到所述电容器单元。
30.根据权利要求29所述的方法，其中形成存取晶体管包括形成环形栅极结构。
31.根据权利要求30所述的方法，其中形成环形栅极结构包括形成环形栅极电介质及环形栅极电极。
32.根据权利要求29或30或31中任一权利要求所述的方法，其中形成存取晶体管包括形成共用漏极/源极区。
33.根据权利要求29或30或31中任一权利要求所述的方法，其中形成存取晶体管包括使用间隔物层来移除材料。
34.根据权利要求33所述的方法，其中移除包括移除由衬底支撑的材料。
35.根据权利要求33中任一权利要求所述的方法，其中移除包括移除衬底材料及一部分半导体晶片中的至少一者。
36.根据权利要求29或30或31中任一权利要求所述的方法，其中形成存取晶体管包括首先形成所述至少一个垂直纳米棒。
37.根据权利要求29或30或31中任一权利要求所述的方法，其中连接所述存取晶体管包括使用电容器极板将所述至少一个纳米棒耦合到所述电容器单元。
38.根据权利要求29或30或31中任一权利要求所述的方法，其中所述方法包括形成所述垂直沟道，包括形成一个以上具有相关联场电极的额外垂直纳米棒，所述场电极形成所述存取晶体管的栅极电极。
39.一种操作存储器装置的方法，所述方法包含：
在垂直电子沟道中建立第一电场，所述垂直电子沟道包括至少一个纳米棒，其中所述至少一个纳米棒包括半导体材料的垂直传送区；
在所述垂直电子沟道中建立第二电场以使电容器放电，其中所述垂直电子沟道包括具有第一带隙能量的所述半导体材料，所述第一带隙能量增加自所述半导体材料在体形式中的本征带隙能量，所述第一带隙能量比体硅的带隙能量高，所述垂直电子沟道耦合到具有低于所述第一带隙能量的第二带隙能量的材料区，且所述至少一个纳米棒在与所述电容器耦合的第一端处耦合到漏极/源极且在第二端处耦合到SiC间隔层，且所述至少一个纳米棒被电介质围绕，所述电介质耦合所述垂直沟道至场电极，所述电介质包括一个以上Mo、W、Ta的氮氧化物，所述半导体材料由SiGeC所组成，所述SiGeC接触且垂直延伸自所述SiC间隔层。
40.根据权利要求39所述的方法，其中建立第一电场包括在电容器极板上建立电荷。
41.根据权利要求40所述的方法，其中建立电荷包括在与双面电容器相关联的所述电容器极板上建立电荷。
42.根据权利要求39或40或41中任一权利要求所述的方法，其中建立第一电场包括在电容器极板上建立电荷。
43.根据权利要求39或40或41中任一权利要求所述的方法，其中建立第一电场包括建立具有垂直电位梯度的第一电场。
44.根据权利要求39或40或41中任一权利要求所述的方法，其中建立第二电场包括使与动态只读存储器单元相关联的电容器放电。
45.根据权利要求39或40或41中任一权利要求所述的方法，其中建立第二电场包括建立具有径向电位梯度的第二电场。
46.一种存储器系统，其包含：
用户接口，其耦合到存储器，所述存储器包含多个电容器单元，所述电容器单元中的至少一部分包括至少一个存取晶体管，所述存取晶体管包含：
成形为纳米棒的至少一个垂直沟道，所述至少一个垂直沟道与电容器在所述至少一个垂直沟道的第一端耦合且与SiC间隔层在第二端耦合，其中所述纳米棒包括半导体材料的垂直传送区，所述半导体材料具有从其在体形式中的本征带隙能量增加的带隙能量，其中所述半导体材料包括SiGeC，所述SiGeC接触且垂直延伸自所述SiC间隔层；
漏极/源极区，其耦合到所述纳米棒的支撑电容器单元的一端处，
围绕所述垂直沟道的电介质，所述电介质包括一个以上Mo、W、Ta的氮氧化物；以及
场电极，其使用所述电介质而耦合到所述至少一个垂直沟道。
47.根据权利要求46所述的存储器系统，其中所述用户接口耦合到个人数字助理、手机、电视、计算机及网络服务器中的至少一者。
48.根据权利要求46或47中任一权利要求所述的存储器系统，其中所述用户接口经配置以接收与处理器及调制解调器中的至少一者相关联的信号。
49.根据权利要求46或47中任一权利要求所述的存储器系统，其中所述用户接口经配置以将信号传输到处理器、显示器或存储装置中的至少一者。
CN200780034711.9A 2006-09-20 2007-09-20 具有垂直定向纳米棒的泄漏降低的dram存储器单元及其制造方法 Active CN101553915B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/524,343 2006-09-20
US11/524,343 US8643087B2 (en) 2006-09-20 2006-09-20 Reduced leakage memory cells
PCT/US2007/020403 WO2008036371A2 (en) 2006-09-20 2007-09-20 Reduced leakage dram memory cells with vertically oriented nanorods and manufacturing methods thereof

Publications (2)

Publication Number Publication Date
CN101553915A CN101553915A (zh) 2009-10-07
CN101553915B true CN101553915B (zh) 2014-03-26

Family

ID=39167777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780034711.9A Active CN101553915B (zh) 2006-09-20 2007-09-20 具有垂直定向纳米棒的泄漏降低的dram存储器单元及其制造方法

Country Status (8)

Country Link
US (2) US8643087B2 (zh)
EP (1) EP2067168B1 (zh)
JP (1) JP5445945B2 (zh)
KR (1) KR20090054472A (zh)
CN (1) CN101553915B (zh)
SG (1) SG176497A1 (zh)
TW (1) TWI397168B (zh)
WO (1) WO2008036371A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667260B2 (en) 2006-08-09 2010-02-23 Micron Technology, Inc. Nanoscale floating gate and methods of formation
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US20090251968A1 (en) * 2008-04-08 2009-10-08 Christoph Andreas Kleint Integrated circuit having a base structure and a nanostructure
US7972926B2 (en) * 2009-07-02 2011-07-05 Micron Technology, Inc. Methods of forming memory cells; and methods of forming vertical structures
JP2013026397A (ja) * 2011-07-20 2013-02-04 Toshiba Corp メモリ用シフトレジスタ及びその製造方法
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
DE112011105987T5 (de) 2011-12-19 2014-09-11 Intel Corporation Nichtplanarer III-N-Transistor
US9054215B2 (en) * 2012-12-18 2015-06-09 Intel Corporation Patterning of vertical nanowire transistor channel and gate with directed self assembly
US10276664B2 (en) * 2014-02-10 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-dimension of nanowire diameter to improve drive current
US10854735B2 (en) * 2014-09-03 2020-12-01 Taiwan Semiconductor Manufacturing Company Limited Method of forming transistor
US9755013B2 (en) * 2015-04-22 2017-09-05 Globalfoundries Inc. High density capacitor structure and method
GB201516246D0 (en) * 2015-09-14 2015-10-28 Univ College Cork Nat Univ Ie Tunnel field effect transistor
WO2017081727A1 (ja) * 2015-11-09 2017-05-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法及び半導体装置
US9627478B1 (en) 2015-12-10 2017-04-18 International Business Machines Corporation Integrated vertical nanowire memory
KR102519699B1 (ko) * 2016-12-02 2023-04-07 카버 싸이언티픽, 아이엔씨. 메모리 장치 및 용량성 에너지 저장 장치
CN106601912A (zh) * 2016-12-16 2017-04-26 深圳大学 一种基于高分子复合材料的存储器及其制备方法
US10396145B2 (en) * 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR102558973B1 (ko) 2017-01-18 2023-07-24 삼성디스플레이 주식회사 트랜지스터 표시판
US10964701B2 (en) 2017-03-31 2021-03-30 Intel Corporation Vertical shared gate thin-film transistor-based charge storage memory
US11031400B2 (en) * 2018-08-10 2021-06-08 Micron Technology, Inc. Integrated memory comprising secondary access devices between digit lines and primary access devices
KR102582668B1 (ko) 2018-10-01 2023-09-25 삼성전자주식회사 집적회로 소자의 제조 방법
US10833206B2 (en) 2018-12-11 2020-11-10 Micron Technology, Inc. Microelectronic devices including capacitor structures and methods of forming microelectronic devices
US11158715B2 (en) 2019-06-20 2021-10-26 International Business Machines Corporation Vertical FET with asymmetric threshold voltage and channel thicknesses
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR20210158258A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 집적회로 소자
US11563007B2 (en) * 2020-10-26 2023-01-24 Nanya Technology Corporation Semiconductor structure with vertical gate transistor
TWI794092B (zh) * 2021-12-20 2023-02-21 南亞科技股份有限公司 具有雙面電容器的記憶體元件
CN116230764B (zh) * 2022-03-30 2024-03-15 北京超弦存储器研究院 场效应管、存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130142A (en) * 1996-10-28 2000-10-10 Sony Corporation Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
US6337497B1 (en) * 1997-05-16 2002-01-08 International Business Machines Corporation Common source transistor capacitor stack

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258635A (en) * 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
KR100223807B1 (ko) 1997-06-04 1999-10-15 구본준 반도체 소자의 제조방법
US6246083B1 (en) * 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
EP1299914B1 (de) * 2000-07-04 2008-04-02 Qimonda AG Feldeffekttransistor
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
JP4064607B2 (ja) 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
US7205604B2 (en) * 2001-03-13 2007-04-17 International Business Machines Corporation Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof
JP4246929B2 (ja) * 2001-06-29 2009-04-02 株式会社東芝 半導体記憶装置およびその製造方法
US6606251B1 (en) * 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US6534824B1 (en) * 2002-02-20 2003-03-18 International Business Machines Corporation Self-aligned punch through stop for 6F2 rotated hybrid DRAM cell
US7192533B2 (en) 2002-03-28 2007-03-20 Koninklijke Philips Electronics N.V. Method of manufacturing nanowires and electronic device
AU2003249254A1 (en) * 2002-07-19 2004-02-09 Aviza Technology, Inc. Metal organic chemical vapor deposition and atomic layer deposition of metal oxynitride and metal silicon oxynitride
DE10250984A1 (de) 2002-10-29 2004-05-19 Hahn-Meitner-Institut Berlin Gmbh Feldeffekttransistor sowie Verfahren zu seiner Herstellung
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
JP2005197612A (ja) 2004-01-09 2005-07-21 Sony Corp 集積型量子細線トランジスタおよびその製造方法ならびに集積型細線トランジスタおよびその製造方法ならびに電子応用装置
US7372091B2 (en) * 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
KR100574317B1 (ko) * 2004-02-19 2006-04-26 삼성전자주식회사 게이트 구조물, 이를 갖는 반도체 장치 및 그 형성 방법
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7345296B2 (en) 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
KR100688542B1 (ko) * 2005-03-28 2007-03-02 삼성전자주식회사 수직형 나노튜브 반도체소자 및 그 제조방법
US7120046B1 (en) * 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
US20070052012A1 (en) * 2005-08-24 2007-03-08 Micron Technology, Inc. Vertical tunneling nano-wire transistor
JP4496371B2 (ja) 2005-09-16 2010-07-07 株式会社東芝 半導体素子の製造方法
KR100685659B1 (ko) * 2006-01-26 2007-02-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
SG170827A1 (en) 2006-04-04 2011-05-30 Micron Technology Inc Grown nanofin transistors
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130142A (en) * 1996-10-28 2000-10-10 Sony Corporation Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
US6337497B1 (en) * 1997-05-16 2002-01-08 International Business Machines Corporation Common source transistor capacitor stack

Also Published As

Publication number Publication date
JP2010504643A (ja) 2010-02-12
US8643087B2 (en) 2014-02-04
SG176497A1 (en) 2011-12-29
WO2008036371A2 (en) 2008-03-27
KR20090054472A (ko) 2009-05-29
CN101553915A (zh) 2009-10-07
US20140146598A1 (en) 2014-05-29
US20080068876A1 (en) 2008-03-20
EP2067168A2 (en) 2009-06-10
TWI397168B (zh) 2013-05-21
JP5445945B2 (ja) 2014-03-19
TW200828574A (en) 2008-07-01
EP2067168B1 (en) 2015-08-12
WO2008036371A3 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
CN101553915B (zh) 具有垂直定向纳米棒的泄漏降低的dram存储器单元及其制造方法
US10741456B2 (en) Vertically stacked nanosheet CMOS transistor
US20190221663A1 (en) Semiconductor device with adjacent source/drain regions connected by a semiconductor bridge, and method for fabricating the same
JP5234439B2 (ja) エッチングで作成したナノＦｉｎトランジスタ
CN113491014B (zh) 具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道
US20160372474A1 (en) Semiconductor device and method of fabricating the same
US9171845B2 (en) Integrated junction and junctionless nanotransistors
US10276694B2 (en) Semiconductor device and method of fabricating the same
TWI357112B (en) Etched nanofin transistors
US20150035061A1 (en) Semiconductor Device and Method for Fabricating the Same
US20070090363A1 (en) Dram including a vertical surround gate transistor
US9941280B2 (en) Semiconductor device using three dimensional channel
CN102148199A (zh) 静态随机存取存储器的制造方法与半导体装置的制造方法
KR20150108039A (ko) 집적 회로 및 이를 형성하는 방법
US9466703B2 (en) Method for fabricating semiconductor device
US20150097250A1 (en) Semiconductor Devices and Methods for Fabricating the Same
CN113498555A (zh) 具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道
US11990548B2 (en) Transistor with low leakage currents and manufacturing method thereof
US20230343825A1 (en) Boundary gate structure for diffusion break in 3d-stacked semiconductor device
CN117412583A (zh) Sram单元及包括sram单元的存储器和电子设备
CN116978909A (zh) 一种cmos反相器、存储芯片、存储器及电子装置
CN116895655A (zh) 多堆叠半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant