CN101546789B - 半导体光电二极管及其制造方法 - Google Patents
半导体光电二极管及其制造方法 Download PDFInfo
- Publication number
- CN101546789B CN101546789B CN2008101826475A CN200810182647A CN101546789B CN 101546789 B CN101546789 B CN 101546789B CN 2008101826475 A CN2008101826475 A CN 2008101826475A CN 200810182647 A CN200810182647 A CN 200810182647A CN 101546789 B CN101546789 B CN 101546789B
- Authority
- CN
- China
- Prior art keywords
- layer
- depression
- stacking
- substrate
- window layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 8
- 239000002019 doping agent Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 33
- 238000002513 implantation Methods 0.000 claims description 30
- 230000005684 electric field Effects 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 25
- 230000005611 electricity Effects 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- 238000002156 mixing Methods 0.000 claims description 7
- 238000013459 approach Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 230000002520 cambial effect Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 12
- 239000002800 charge carrier Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 210000001161 mammalian embryo Anatomy 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
一种制造雪崩光电二极管的方法，涉及在雪崩光电二极管层堆叠的上部窗口层中制作凹陷的步骤，使得环绕所述凹陷的壁从凹陷的水平面平滑并逐渐的延伸到窗口层的水平面。进一步，在整个窗口层上扩散掺杂剂，以便在凹陷的底部形成p-n结，以及通过掩埋离子注入法或湿式氧化法围绕着所述凹陷提供第一电隔离区域，以限制电流流向p-n结。围绕光电二极管形成隔离沟槽并通过离子注入所述沟槽形成第二电隔离区域，使得第二电隔离区域延伸越过光电二极管的吸收层。
Description
技术领域
本发明涉及一种半导体光电二极管，诸如正-本征-负(p-i-n)光电二极管或雪崩光电二极管，尤其涉及InAlAs/InGaAs雪崩光电二极管。
发明背景
在光通信系统中，光电探测器被用于将光信号转换成电信号。最常用的光电探测器是PIN(p-i-n)光电二极管和雪崩光电二极管。
典型的p-i-n光电二极管包括本征(即未特意掺杂)吸收层、非本征(即掺杂)区域之间的半导体材料、第一导电类型(即n-型或p-型)的半导体材料以及第二导电类型(即p-型或n-型)的非本征半导体材料区域，这种排列方式可以在吸收层中产生电场。在光电导模式的操作中，反向电压被施加给p-i-n光电二极管以增强吸收层中的电场。在吸收过程中，入射到p-i-n光电二极管上的光被吸收层吸收，以产生载流子(即电子和空穴)。产生的载流子被吸收层中的电场分离并向非本征半导体材料区域漂移：空穴向p-型半导体材料区域漂移，并且电子向n-型半导体材料区域漂移。最终的光电流与入射光的光功率成正比。
典型的雪崩光电二极管除了包括本征半导体材料的吸收层，还包括在第一导电类型的非本征半导体材料区域和第二导电类型材料的非本征半导体材料区域之间的本征半导体材料或轻度掺杂的非本征半导体材料的倍增层，这种排列方式可以在倍增层和吸收层中产生电场。在操作时，高反向电压被施加给雪崩光电二极管以增强吸收层中和倍增层中的电场。就像在p-i-n光电二极管中，在吸收过程中，入射到雪崩光电二极管上的光被吸收层吸收以产生载流子。所产生的载流子被吸收层中的电场分离，使得或者空穴或者电子向倍增层的方向漂移。倍增层中的电场足够大，使空穴或电子获得充足的动能通过碰撞电离产生额外的载流子。所产生的载流子反过来通过碰撞电离产生额外的载流子。因此，在雪崩式倍增过程中载流子在倍增层中发生倍增，以致产生倍增光电流。
在长距离接收器应用中通常特别关注工作在光通信波长大约为1.3和1.5微米的光电二极管的可靠性问题。为了探测到具有这些波长的光，使用诸如InGaAs的具有窄禁带的吸收层材料。避免将窄禁带材料暴露于外界环境非常重要，特别是在用于长距离、高数据速率应用的光电探测器中。虽然为了减少表面缺陷和陷阱(trap)已经将努力投入 到表面钝化技术的开发中，但是，很多类型的光电探测器，特别是台面基(mesa-based)光电探测器，仍不能提供(deliver)令人满意的性能以通过严格的Telcordia老化测试。因此，本发明的目的是能够制造未暴露窄禁带光子吸收层或优选未暴露InGaAs层的光电二极管。
涉及雪崩光电二极管的可靠性和整体性能的另一个需要关注的问题是，在场-电荷和碰撞倍增层中包含的高电场。器件模型显示了在这些层内的电场保持很高的值并从光子探测区进一步延伸，所述电场可以导致光电二极管特性随时间漂移。
对于p-i-n光电探测器和雪崩光电探测器而言，终止窄禁带光子吸收层和/或在场-电荷层和碰撞倍增层内的电场的传统方法可以归为三种类型中的一种：
1)仅将感光层暴露于锯切或切割成芯片的晶片上面的空气。全世界大部分单顶接触(one-top-contact)扩散p-i-n光电二极管采用这种方法制作。窄禁带光子吸收层在整个装置区域保持其完整性。大部分单顶接触(没有n阱)InP/InGaAs和InAlAs/InGaAs雪崩光电二极管也可通过这种方法制作。
2)仅在沟槽或台面刻蚀过程中暴露感光层，随后用下面方法中的一种钝化暴露的面积：a)外延再生长和b)等离子体增强化学气相沉积(PECVD)或溅射诸如SiNx或SiO2的电介质薄膜，或c)旋转涂覆聚酰亚胺或BCB薄膜。
3)通过在台面表面内或刻蚀的沟槽内离子注入以钝化感光区域。
在现有技术的所有实践中，仅扩散-生成(diffusion-created)场终止和表面钝化可以提供(deliver)满意的可靠性能以满足严格的数据通信或电信需要。在本发明中，在场-电荷和碰撞倍增层中的电场可以通过使用最接近上述第三种方法的方法，在离凹陷窗口预定的距离终止。此外，可以通过使用本发明的方法获得额外的电容减小。
一种可接受的光电探测器性能的测量方法是增益带宽积。这通常被表达为以dB为单位的增益数值乘以以GHz为单位的探测器带宽。为了制作高性能雪崩光电二极管，必须最大化光电流倍增同时最小化整个装置的电容量。
为了最大化光电流倍增，可以增大穿越倍增层的电场。不幸的是，增大电场会导致另一个问题的出现。不需要的边缘电场(fringe electricfield)经常出现在光电二极管的电极的边缘，这会导致在雪崩进行过程中的不可控。为了减小边缘场，上电极，即面向入射光的电极，经常被制作成环形位于光电二极管的感光区域的上部，并且有时可以实现附加的场控制环结构。这些附加的场控制环结构可以增加雪崩光电二极管的电容量。
在操作中，上电极的环形结构阻挡了一些光敏区域并因此增加了将光传递到光电二 极管的元件的光学对准的需要。当然所述环可以被制作的更大；但会导致增加电容量，该增加的电容量进一步减小增益带宽积并且，因而，首先减小了具有较高光电流倍增系数的有益效果。因此，雪崩光电二极管的较高增益被由较大电极结构引起的增大的电容量和减小的带宽抵消。
在现有技术中已经建议了很多方法，其目的在于减小光电二极管电容量和控制边缘场。在一种方法中，台面在半导体堆叠的侧面上被刻蚀并被钝化，所述半导体堆叠与所述环形电极侧面相对，使得电场被限制在半导体堆叠的未刻蚀区域。其他方法以及各种方法中的器件依赖于使用掺杂剂扩散在半导体堆叠的倍增层中刻蚀凹面部分，该掺杂剂扩散使用光刻产生的掩膜将其限制在凹面部分。
虽然在一定程度上能够限制边缘电场，由于所需扩散步骤数量的增加，也由于所需的光刻步骤仅限制掺杂扩散在凹面区域，使得现有技术的方法既复杂又昂贵。而且，现有技术的方法在制造过程中的某点将感光层暴露在环境下，如前面所述这对整个装置的可靠性是有害的。最后，在一些现有技术的器件中，电阻环接触阻挡了一些光，否则这些光可以被用于产生光载流子。
[17]本发明可以被用于在雪崩光电二极管中有效的控制边缘场，而不损害光电二极管的增益带宽积或感光区域的大小。此外，在本发明的方法中，在完成这些层的初始沉积之后，半导体堆叠的感光层没有被暴露于环境。
发明概述
本发明的目的是提供一种半导体光电二极管，其具有高增益带宽积参数并满足光通信系统的高可靠性标准。本发明的另一目的在于提供可以减少制造这种光电二极管所需制造步骤的方法。
根据本发明提供了一种制造半导体光电二极管的方法，包括：
提供半导体衬底；
在所述衬底上形成层的堆叠，所述堆叠包括吸收层以及在所述堆叠上部的窗口层；
以预定的深度和横向伸展在所述窗口层中形成凹陷，其中，所述凹陷具有横向外围；
通过掺杂剂将所述窗口层掺杂，以便在所述窗口层中形成掺杂的子层，其中，在所述窗口层的所述凹陷中的所述堆叠中，所述掺杂的子层与下一层在交界处形成p-n结，其中，所述p-n结限定了所述光电二极管的感光区域；
通过离子注入或湿式氧化形成环绕所述凹陷的所述外围的第一电隔离区域，其中，所述第一电隔离区域被掩埋在所述掺杂的子层的下面，以限制电流流向p-n结。
根据本发明的另一方面，进一步提供了一种半导体光电二极管，其包括：
半导体衬底；
层的堆叠，所述层的堆叠位于所述衬底上，所述层的堆叠包括吸收层和在所述堆叠的上部的窗口层；
其中，所述窗口层具有以预定的深度和横向伸展的凹陷，以及所述凹陷具有横向外围；
其中，所述凹陷具有基本平坦的部分，以及环绕着所述凹陷的壁，所述壁从所述凹陷的水平面平滑并逐渐的延伸到所述窗口层的表面的水平面，使得邻近所述壁的电场强度小于接近以及位于所述凹陷的所述基本平坦的部分的电场强度的200％；
其中，所述窗口层被掺杂以便在其中形成掺杂的子层，以及在所述窗口层的所述凹陷中，所述掺杂的子层与所述堆叠中的下一层在交界处形成p-n结，以及其中，所述p-n结限定了所述光电二极管的感光区域；以及
电隔离区域，所述电隔离区域环绕所述凹陷的所述外围，其中，所述第一电隔离区域通过离子注入法或湿式氧化法形成并被掩埋在所述掺杂子层的下面，以便限制电流流向所述p-n结。
附图说明
下面将结合附图对根据本发明的实施例进行描述，其中：
图1是现有技术中的雪崩光电二极管的示意图；
图2是根据本发明的半导体光电二极管的基本结构的横截面视图和平面视图；
图3是根据本发明的雪崩光电二极管的横截面视图；
图4是在隔离沟槽中具有离子注入的雪崩光电二极管的横截面视图；
图5A-图5C是制造如图4中的雪崩光电二极管所需的步骤；
图6是具有用于窄禁带吸收层钝化的掩埋离子注入的雪崩光电二极管的横截面视图；以及
图7是具有用于钝化整个雪崩光电二极管堆叠的多能量(multi-energy)掩埋离子注入的雪崩光电二极管的横截面视图。
具体实施例
虽然根据本发明的教导通过不同的实施例和例子描述，但是这并不意味着根据本发明的教导被限制于这些实施例。相反，根据本发明的教导包括所属领域的技术人员可了解的不同的替代实施例、修改实施例以及等同实施例。同样，应了解只要本发明保持可操作性，则根据本发明的方法中的每个步骤可以以任何顺序和/或被同时操作。
如图1所示，现有技术雪崩光电二极管100在倍增层106内具有如图所示的浮动保护环102和凹面部分104。需要具有两种中间光刻掩膜形成步骤的双步骤掺杂剂扩散以制造包括中央区110和保护环102的掺杂图案。P-型欧姆金属层108位于雪崩光电二极管100的感光区域中以限制光电二极管的有效面积。
图2是根据本发明优选实施例的基本的半导体光电二极管结构。半导体光电二极管200，如其横截面视图201和平面视图203所示，包括衬底202和半导体层堆叠204。所述层堆叠204包含窗口层206，所述窗口层206由掺杂子层208和掩埋离子注入区域210组成。凹陷212通过在窗口层206中被完成。掺杂子层208在界面211与所述堆叠中的下一层接触，所述堆叠可以是窄禁带吸收层或缓变层，因此形成光电二极管200的感光区域214。所述感光区域214是界面211的俯视图，或者，换言之，是界面211在衬底202的平面上的面积的投影。
界面211和感光区域214之间的关系如投影线216所示。类似地，凹陷212的外围用环绕感光区域214的圆218表示，线220象征凹陷212到衬底202的平面上的投影。在俯视投影203中，掩埋离子注入区域210环绕凹陷212的外围218。
凹陷212提供双重功能：第一，被用于限定光电二极管200的感光区域214以及第二，被用作减小边缘电场。如下文详细描述的光电二极管200的制造方法，先在窗口层206中形成凹陷212，并随后对整个窗口层206进行掺杂，使得在凹陷212的区域内，掺杂子层208接触到堆叠204中的下一层，因而形成感光区域214。边缘电场的减小通过控制凹陷212的侧壁斜率实现，所述凹陷212的侧壁斜率通过确保围绕凹陷212的壁222平滑并逐渐的从凹陷212的水平面延伸到窗口层206表面的水平面，使得任何接近壁222的电场的强度小于，例如，接近以及位于凹陷212的基本平坦的部分的电场强度的200％。
掩埋离子注入区域210的作用在于限制流到感光区域214的电流流量，并因此减小了电容并增大了光电二极管200的增益带宽积。增大增益带宽积的效果将在下面作更详细的说明。
图3更详细的说明了根据本发明的雪崩光电二极管300的结构。光电二极管300在n+-InP衬底302上形成，以及在其自下而上的次序中，包含n+-InP缓冲层304、用于调节晶格失配的n+-InAlAs缓冲层306、用于通过雪崩倍增过程倍增载流子的i-InAlAs倍增层308，用于控制倍增层308中的电场的n+-InP或InAlAs场控制电荷层310、用于吸收光以产生载流子的i-InGaAs吸收层312、用于促进(facilitating)电流流动的i-InGaAsP或InAlGaAs缓变层314、用于减小光电二极管电容量并引导电流流动的掩埋离子注入区域316、p+掺杂子层318、用于钝化光电二极管300的上表面的钝化层320、以及用于提供与光电二极管300的掺杂子层318电接触的p金属环层322。层304-314通过使用现有技术中的适当方法形成，例如，使用金属有机化学气相沉积(MOCVD)外延生长。掺杂子层318，例如，使用大约1018cm-3的浓度的Zn扩散形成。下面的层描述可以被用作典型例子以制造根据本发明的雪崩光电二极管：
n+-InP缓冲层304为：0.5微米；
n+-InAlAs缓冲层306为：0.5微米；
i-InAlAs倍增层308为：0.2微米；
n+-InP或InAlAs场控制电荷层310为：0.1微米；
i-InGaAs吸收层312为：0.9微米；
i-InGaAsP或InAlGaAs缓变层314为：0.1微米；
由掩埋离子注入区域316和p+-掺杂子层组成的n-InP或InAlAs/InP窗口层318为：1微米。
图3的掩埋离子注入区域316的作用和图2的掩埋离子注入区域210的作用相似；即，限制流向凹陷320下面区域的电流并因此减小电容量且增大光电二极管300的增益带宽积而不减损其感光区域。电容量被减小是因为掩埋离子注入区域316在接触金属环层322下面分散，并使其与堆叠的剩余部分相掩蔽，以便有效的减小与由环层322和衬底302形成的电容有关的总电容量的一小部分。
图4描绘的雪崩光电二极管结构400的特征，与图3的结构类似，衬底402、缓冲层404和406、倍增层408、场控制电荷层410、吸收层412、缓变层414、掩埋离子注入区域416、p+-掺杂子层418、钝化层420和p-金属环层422。在芯片划片过程中为了保护感光层，环绕着环422的外围提供了隔离沟槽424。在隔离沟槽424下面的掩埋离子注入区域426环绕感光层404-418，在划片和装置封装过程中有效的保护了感光低禁带能量层412。因此，雪崩光电二极管400不仅继承了如图3的光电二极管300的增大 的增益带宽积，而且此外，增加了如图4的雪崩光电二极管400的可靠性，因为感光层诸如，例如窄禁带层412，从未被暴露于环境。
图5A-图5C说明了制造图4的雪崩光电二极管的步骤，在图5A中，雪崩光电二极管半导体堆叠504通过现有技术中已知的方法形成。在窗口层506中光刻产生凹陷528。为了产生凹陷528，光刻胶被旋转涂覆在窗口层506上，所需的凹陷图案被暴露，光刻胶被处理以形成开口，以及凹陷528被刻蚀在窗口层506中。光刻胶被剥离，并且然后通过在整个窗口层506区域内扩散Zn形成在窗口层506内的掺杂子层518。注意，因为掺杂是在窗口层506的整个区域内进行的，不需要额外的光刻步骤。掩埋离子注入区域516然后通过下面的步骤形成：第一，使用光刻将中央凹陷区域掩膜；第二，沉积离子注入；以及第三，去除注入光刻胶。
图5B说明了围绕器件的隔离沟槽524和离子注入区域526的形成过程。沟槽524通过适当的光刻胶的旋转涂覆、曝光和处理过的层的掩膜被刻蚀。然后，注入光刻胶被涂覆并被处理，并且第二离子注入步骤通过注入光刻胶掩膜来进行，以便限制离子注入到沟槽524。
最后，如图5C所示，为了钝化整个窗口层506并同时在p-n结511上提供抗反射涂层，在半导体层堆叠504上形成钝化氮化物层520。通孔形式的开口在钝化层520中形成并且上部金属522被沉积在所述通孔上，以提供与掺杂子层518的金属接触。底部电极，未示出，然后被施加在衬底502上。因此形成雪崩光电二极管500。
图6示出了，雪崩光电二极管的替代实施例600。光电二极管600具有衬底602用以支撑半导体层堆叠604，该半导体层堆叠604包含具有掺杂子层618和第一掩埋注入层616的窗口层606。在光电二极管600中，第二注入区域通过在隔离沟槽624下面掩埋离子注入而形成。上部接触622以与图5中的光电二极管类似的方式形成，通过在钝化层620中刻蚀通孔并围绕着凹陷区域628在通孔上面沉积上部接触金属622而形成。制造图6中的雪崩光电二极管的步骤类似于如图5所示的制造步骤，不同之处在于第二注入步骤为掩埋注入步骤。
图7是根据本发明的雪崩光电二极管的另一个优选实施例的结构视图。雪崩光电二极管700包括支撑缓冲层703的衬底702和半导体层堆叠704，该半导体堆叠704通过利用多能量离子注入工艺生成全部围绕接触金属722的掩埋离子注入区域726，对其整体厚度进行钝化。宽的多能量掩埋离子注入区域726优选与例如图6中的区域626和图4中的区域426的区域相比具有类似的区域，是由于两个主要的原因。第一，光电二极 管700的可靠性被提高，因为它通过在上部的保护氮化物层720和在雪崩光电二极管700的侧面的扩大的多能量掩埋离子注入区域726被完全钝化，所述区域726从上部的保护氮化物层720一直延伸到半导体层堆叠的底部的缓冲层703。第二，计算表明，即使有如图4所示的掩埋离子注入区域416和如图6所示的区域616，电场具有在隔离区域416和616下面延伸的趋势，因而有些增大电容量。然而，具有扩大的多能量掩埋离子注入区域726，电场通过堆叠704的整个厚度被始终限制在接触金属722下面的区域728。结果，光电二极管700的电容量甚至进一步减小，而增益带宽积甚至进一步增大。
图2到图7所示具体实施例对于光电二极管的上部照明结构(configuration)最为有用，但是根据本发明的一些方面，诸如通过掩埋离子注入钝化和减小电容量，也可以被用于底部照明结构。根据本发明的精神，本领域的技术人员可以在单一器件或一组器件中，以及在n+-InP衬底或Si衬底上实现在掺杂衬底上的单上部接触(one-top contact)结构和在掺杂或半绝缘衬底上的双上部接触(two-top-contact)结构。其它对于提高感光性能的设计方法，诸如分布布拉格反射器共振腔设计和/或金属镜反射器设计，也可以被成功的用于提高光电二极管的特性。
Claims (19)
1.一种制造半导体光电二极管的方法，包括：
提供半导体衬底；
在所述衬底上形成层的堆叠，所述堆叠包括吸收层以及在所述堆叠上部的窗口层；
以预定的深度和横向伸展在所述窗口层中形成凹陷，其中，所述凹陷具有横向外围；
通过掺杂剂将所述窗口层掺杂，以便在所述窗口层中形成掺杂的子层，其中，在所述窗口层的所述凹陷中的所述堆叠中，所述掺杂的子层与下一层在交界处形成p-n结，其中，所述p-n结限定了所述光电二极管的感光区域；
通过离子注入或湿式氧化形成环绕所述凹陷的所述外围的第一电隔离区域，其中，所述第一电隔离区域被掩埋在所述掺杂子层的下面，以限制电流流向所述p-n结；
其中，所述凹陷部分具有基本平坦的区域，以及环绕所述凹陷的壁，所述壁平滑并逐渐地从所述凹陷的水平面延伸到所述窗口层表面的水平面，使得在工作时，邻近所述壁的电场强度小于接近以及位于所述凹陷的所述基本平坦的部分的电场强度的200％。
2.如权利要求1所述的制造方法，进一步包括，
在所述窗口层中形成隔离沟槽，其中，所述沟槽以预定的距离环绕在所述窗口层中的所述凹陷的所述外围；以及
通过离子注入法或湿式氧化法在所述隔离沟槽中形成第二电隔离区域，其中，所述第二隔离区域延伸穿过所述吸收层。
3.如权利要求1所述的制造方法，进一步包括，通过多能量掩埋离子注入法或湿式氧化法形成第二电隔离区域，所述第二电隔离区域以预定的距离环绕所述窗口层中的所述凹陷的所述外围并从所述窗口层连续延伸到所述堆叠的底层。
4.如权利要求1所述的制造方法，其中，所述半导体光电二极管层堆叠包括p-i-n光电二极管的p-层、i-层以及n-层。
5.如权利要求1所述的制造方法，其中，所述半导体光电二极管层堆叠包括雪崩光电二极管的倍增层、场控制电荷层以及吸收层。
6.如权利要求1所述的制造方法，其中，所述衬底是n-衬底或Si衬底。
7.如权利要求4所述的制造方法，其中，所述吸收层是InGaAs层。
8.如权利要求5所述的制造方法，其中，所述衬底是n+-InP衬底，所述倍增层是InAlAs层，所述场控制电荷层是InP或InAlAs层，所述吸收层是i-InGaAs层，以及所述窗口层是n-InP或InAlAs/InP层，以及其中，所述半导体层堆叠进一步包括：位于所述衬底和所述倍增层之间的n+-InP缓冲层和n+-InAlAs缓冲层；以及位于所述吸收层和所述窗口层之间的i-InGaAsP或InAlGaAs缓变层。
9.如权利要求1所述的制造方法，进一步包括：
在所述窗口层的上部形成钝化层，其中，所述钝化层从包括BCB、聚酰亚胺、SiNx，和SiO2层的组中选取；
在所述钝化层中形成通孔，其中，所述通孔位于所述凹陷的所述横向外围的周围；以及
在所述钝化层的上部形成金属接触层，其中，所述金属接触层环绕着所述凹陷的所述外围并通过所述通孔与所述窗口层的所述掺杂子层接触。
10.一种半导体光电二极管，其包括：半导体衬底，层的堆叠，以及第一电隔离区域；其中，
所述层的堆叠位于所述衬底上，所述层的堆叠包括吸收层和在所述堆叠的上部的窗口层；其中，
所述窗口层具有以预定的深度和横向伸展的凹陷，以及所述凹陷具有横向外围；
其中，所述凹陷具有基本平坦的部分，以及环绕着所述凹陷的壁，所述壁从所述凹陷的水平面平滑并逐渐的延伸到所述窗口层的表面的水平面，使得在工作时，邻近所述壁的电场强度小于接近以及位于所述凹陷的所述基本平坦的部分的电场强度的200％；
其中，所述窗口层被掺杂以便在其中形成掺杂的子层，以及在所述窗口层的所述凹陷中，所述掺杂的子层与所述堆叠中的下一层在交界处形成p-n结，以及其中，所述p-n结限定了所述光电二极管的感光区域；以及
所述第一电隔离区域环绕所述凹陷的所述外围，其中，所述第一电隔离区域通过离子注入法或湿式氧化法形成并被掩埋在所述掺杂子层的下面，以便限制电流流向所述p-n结。
11.如权利要求10所述的半导体光电二极管，进一步包括：
隔离沟槽，所述隔离沟槽位于所述窗口层中，其中，所述沟槽以预定的距离环绕所述窗口层中的所述凹陷的所述外围；以及
第二电隔离区域，其在所述隔离凹槽中，其中，所述第二隔离区域延伸穿过所述吸收层，以及所述第二隔离区域通过离子注入法或湿式氧法化形成。
12.如权利要求10所述的半导体光电二极管，进一步包括第二电隔离区域，所述第二电隔离区域以预定的距离环绕所述窗口层中的所述凹陷的所述外围并从所述窗口层连续延伸到所述堆叠的底层，其中，所述第二电隔离区域通过多能量掩埋离子注入法或湿式氧化法形成。
13.如权利要求10所述的半导体光电二极管，其中，所述半导体光电二极管层堆叠包括p-i-n光电二极管的p-层、i-层以及n-层。
14.如权利要求10所述的半导体光电二极管，其中，所述半导体光电二极管层堆叠包括，雪崩光电二极管的倍增层、场控制电荷层和吸收层。
15.如权利要求10所述的半导体光电二极管，其中，所述衬底是n-衬底或Si衬底。
16.如权利要求13所述的半导体光电二极管，其中，所述吸收层是InGaAs层。
17.如权利要求14所述的半导体光电二极管，其中，所述衬底是n+-InP衬底，所述倍增层是InAlAs层，所述场控制电荷层是InP或InAlAs层，所述吸收层是i-InGaAs层，以及所述窗口层是n-InP或InAlAs/InP层，以及其中，所述半导体层堆叠进一步包括：位于所述衬底和所述倍增层之间的n+-InP和n+-InAlAs缓冲层；以及位于所述吸收层和所述窗口层之间的i-InGaAsP或an InAlGaAs缓变层。
18.如权利要求10所述的半导体光电二极管，还包括：
钝化层，所述钝化层位于所述窗口层的上部，其中，所述钝化层从包括BCB、聚酰亚胺、SiNx，和SiO2层的组中选取；
通孔，所述通孔位于所述钝化层中，其中，所述通孔位于所述凹陷的所述横向外围；以及
第一金属接触层，所述第一金属接触层位于所述钝化层的上部，其中，所述第一金属接触层环绕着所述凹陷的所述外围并通过所述通孔与所述窗口层的所述掺杂子层接触。
19.如权利要求10所述的半导体光电二极管，其中，所述层的堆叠形成共振光学腔。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/057,937 US7893464B2 (en) | 2008-03-28 | 2008-03-28 | Semiconductor photodiode and method of manufacture thereof |
| US12/057,937 | 2008-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101546789A CN101546789A (zh) | 2009-09-30 |
| CN101546789B true CN101546789B (zh) | 2013-03-13 |
Family
ID=41115748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101826475A Active CN101546789B (zh) | 2008-03-28 | 2008-12-10 | 半导体光电二极管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7893464B2 (zh) |
| CN (1) | CN101546789B (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US8008688B2 (en) * | 2008-04-01 | 2011-08-30 | Jds Uniphase Corporation | Photodiode and method of fabrication |
| US9673243B2 (en) * | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| EP2583312A2 (en) | 2010-06-18 | 2013-04-24 | Sionyx, Inc. | High speed photosensitive devices and associated methods |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US8704272B2 (en) * | 2011-06-24 | 2014-04-22 | SiFotonics Technologies Co, Ltd. | Avalanche photodiode with special lateral doping concentration |
| JP2014525091A (ja) | 2011-07-13 | 2014-09-25 | サイオニクス、インク． | 生体撮像装置および関連方法 |
| TWI458111B (zh) * | 2011-07-26 | 2014-10-21 | Univ Nat Central | 水平式累崩型光檢測器結構 |
| US9466747B1 (en) * | 2011-10-25 | 2016-10-11 | Radiation Monitoring Devices, Inc. | Avalanche photodiode and methods of forming the same |
| US8778725B1 (en) * | 2011-10-25 | 2014-07-15 | SiFotonics Technologies Co, Ltd. | Avalanche photodiode with special lateral doping concentration |
| CN102412343B (zh) * | 2011-11-30 | 2013-05-08 | 中国科学院半导体研究所 | 可用于单光子探测的平面型雪崩二极管探测器的制作方法 |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| JP6466346B2 (ja) | 2013-02-15 | 2019-02-06 | サイオニクス、エルエルシー | アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| CN104617181B (zh) * | 2015-01-22 | 2017-05-24 | 苏州苏纳光电有限公司 | 基于ITO电流扩展层的InGaAs雪崩红外探测器及其制备方法 |
| CN107437570B (zh) * | 2016-05-27 | 2019-07-26 | 比亚迪股份有限公司 | 雪崩光电二极管及其制造方法 |
| CN106353785B (zh) * | 2016-09-05 | 2019-12-24 | 中国科学院高能物理研究所 | 基于雪崩光电二极管的传感器及探测器 |
| CN107507858B (zh) * | 2017-08-28 | 2021-04-20 | 电子科技大学 | 一种限流二极管 |
| KR102017125B1 (ko) * | 2018-03-28 | 2019-09-03 | 주식회사 포셈 | 포토다이오드의 제조방법 |
| CN108666382B (zh) * | 2018-07-09 | 2024-03-19 | 长沙理工大学 | Soi基lsambm雪崩光电二极管及其制备方法 |
| EP3748698A1 (en) * | 2019-06-03 | 2020-12-09 | Ams Ag | Semiconductor body, avalanche photodiode and method for fabricating a semiconductor body |
| US11056604B1 (en) * | 2020-02-18 | 2021-07-06 | National Central University | Photodiode of avalanche breakdown having mixed composite charge layer |
| CN112382689B (zh) * | 2021-01-07 | 2021-05-11 | 武汉敏芯半导体股份有限公司 | 一种雪崩光电探测器及其制备方法 |
| CN114220877A (zh) * | 2021-11-27 | 2022-03-22 | 苏州大学 | 基于近红外光电探测器与oled的上转换器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015721A (en) * | 1996-12-30 | 2000-01-18 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing an avalanche photodiode |
| US6753214B1 (en) * | 2001-02-16 | 2004-06-22 | Optical Communication Products, Inc. | Photodetector with isolation implant region for reduced device capacitance and increased bandwidth |
| CN1851939A (zh) * | 2006-04-14 | 2006-10-25 | 中国科学院上海技术物理研究所 | 铟镓砷焦平面探测器的列阵微台面的制备方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147286A (en) | 1981-03-06 | 1982-09-11 | Olympus Optical Co Ltd | Photodetector element and manufacture thereof |
| JPH02159775A (ja) | 1988-12-14 | 1990-06-19 | Toshiba Corp | 半導体受光素子及びその製造方法 |
| JP2941349B2 (ja) | 1990-04-06 | 1999-08-25 | 株式会社日立製作所 | 超格子ａｐｄ |
| JPH08204224A (ja) | 1995-01-23 | 1996-08-09 | Sumitomo Electric Ind Ltd | 化合物半導体受光素子及びその製造方法 |
| EP0725447B1 (en) | 1995-02-02 | 2007-11-14 | Sumitomo Electric Industries, Ltd. | Pin type light-receiving device and its fabrication process |
| US5610416A (en) | 1995-02-16 | 1997-03-11 | Hewlett-Packard Company | Avalanche photodiode with epitaxially regrown guard rings |
| US5866936A (en) | 1997-04-01 | 1999-02-02 | Hewlett-Packard Company | Mesa-structure avalanche photodiode having a buried epitaxial junction |
| JP3177962B2 (ja) | 1998-05-08 | 2001-06-18 | 日本電気株式会社 | プレーナ型アバランシェフォトダイオード |
| US6515315B1 (en) | 1999-08-05 | 2003-02-04 | Jds Uniphase, Corp. | Avalanche photodiode for high-speed applications |
| US6706542B1 (en) | 2000-01-07 | 2004-03-16 | Triquint Technology Holding Co. | Application of InAIAs double-layer to block dopant out-diffusion in III-V device Fabrication |
| US6756613B2 (en) | 2000-11-03 | 2004-06-29 | Multiplex, Inc. | Shallow-mesa structure for planar PIN and APD photodiodes |
| WO2003065418A2 (en) | 2002-02-01 | 2003-08-07 | Picometrix, Inc. | Planar avalanche photodiode |
| JP4084958B2 (ja) | 2002-05-24 | 2008-04-30 | 日本オプネクスト株式会社 | 半導体受光装置の製造方法 |
| US6730979B2 (en) | 2002-09-12 | 2004-05-04 | The Boeing Company | Recessed p-type region cap layer avalanche photodiode |
| JP4318981B2 (ja) | 2003-07-29 | 2009-08-26 | 三菱電機株式会社 | 導波路型受光素子 |
| JP4291085B2 (ja) | 2003-08-25 | 2009-07-08 | 三菱電機株式会社 | 導波路型受光素子 |
| JP4306508B2 (ja) | 2004-03-29 | 2009-08-05 | 三菱電機株式会社 | アバランシェフォトダイオード |
| JP4611066B2 (ja) | 2004-04-13 | 2011-01-12 | 三菱電機株式会社 | アバランシェフォトダイオード |
| JP4370203B2 (ja) | 2004-05-25 | 2009-11-25 | 三菱電機株式会社 | 半導体素子 |
| JP2006040919A (ja) | 2004-07-22 | 2006-02-09 | Mitsubishi Electric Corp | アバランシェフォトダイオード |
-
2008
- 2008-03-28 US US12/057,937 patent/US7893464B2/en active Active
- 2008-12-10 CN CN2008101826475A patent/CN101546789B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015721A (en) * | 1996-12-30 | 2000-01-18 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing an avalanche photodiode |
| US6753214B1 (en) * | 2001-02-16 | 2004-06-22 | Optical Communication Products, Inc. | Photodetector with isolation implant region for reduced device capacitance and increased bandwidth |
| CN1851939A (zh) * | 2006-04-14 | 2006-10-25 | 中国科学院上海技术物理研究所 | 铟镓砷焦平面探测器的列阵微台面的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090242933A1 (en) | 2009-10-01 |
| US7893464B2 (en) | 2011-02-22 |
| CN101546789A (zh) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101546789B (zh) | 半导体光电二极管及其制造方法 | |
| CN101950775B (zh) | 一种采用外延设备制作双扩散式背面入光的光雪崩管方法 | |
| JP3010389B2 (ja) | 集積光ガイド／検出器構造の形成方法 | |
| JP4609430B2 (ja) | アバランシェフォトダイオード | |
| US7259439B2 (en) | Semiconductor photodetector and its production method | |
| CN110176507B (zh) | 一种台面pin的钝化结构和光电二极管及其制备方法 | |
| US4876209A (en) | Method of making avalanche photodiode | |
| JPH0945954A (ja) | 半導体素子，及び半導体素子の製造方法 | |
| US8999744B2 (en) | Avalanche photodiodes and methods of fabricating the same | |
| US6495380B2 (en) | Epitaxially grown avalanche photodiode | |
| US20050173772A1 (en) | Photodiode having light-absorption part separated by PN junction and method of fabricating the same | |
| CN103094398B (zh) | 一种免扩散的雪崩光电二极管及其制备方法 | |
| CN209675304U (zh) | 一种雪崩光电二极管 | |
| CN115548157B (zh) | 一种具有宽漂移区的双结单光子雪崩二极管及其制备方法 | |
| Tarof et al. | Planar InP-InGaAs single-growth avalanche photodiodes with no guard rings | |
| US10658538B2 (en) | Optical detection device | |
| CA1078948A (en) | Method of fabricating silicon photodiodes | |
| CN111312835B (zh) | 单电子传输雪崩光电二极管结构及制作方法 | |
| CN113964238A (zh) | 一种雪崩光电探测器的制备方法 | |
| CN105552161B (zh) | 平面双面电极模拟光电探测器芯片 | |
| CN115207142B (zh) | 光电探测器及其制备方法 | |
| JP2763352B2 (ja) | 半導体受光素子 | |
| CN103050565A (zh) | 突发式光模块用浅沟栅状背光探测器及其制作方法 | |
| WO2023206813A1 (zh) | 光电探测器及其制作方法 | |
| US20230343886A1 (en) | Photodiodes with serpentine shaped electrical junction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151111 Address after: American California Patentee after: JDS UNIPHASE CORPORATION Address before: No. 430 California Milpitas Boulevard Mccarthy Patentee before: Flex Products Inc. A. JDS Unipha |